JP2016149516A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016149516A
JP2016149516A JP2015092059A JP2015092059A JP2016149516A JP 2016149516 A JP2016149516 A JP 2016149516A JP 2015092059 A JP2015092059 A JP 2015092059A JP 2015092059 A JP2015092059 A JP 2015092059A JP 2016149516 A JP2016149516 A JP 2016149516A
Authority
JP
Japan
Prior art keywords
solder
connector
semiconductor chip
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015092059A
Other languages
English (en)
Inventor
井 剛 福
Takeshi Fukui
井 剛 福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US14/826,520 priority Critical patent/US20160233150A1/en
Publication of JP2016149516A publication Critical patent/JP2016149516A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】コネクタの金属放熱板を半導体チップの上部電極のサイズより大きくすることを可能とする半導体装置を提供する。【解決手段】本実施形態による半導体装置は、第1金属部を備えている。半導体チップは、第1金属部上に搭載され上面に第1電極を有する。半田は、半導体チップの第1電極上に設けられている。コネクタは、半田上に設けられ第1電極に対向する第1面において半田の周囲に設けられた第1部分を有する。第1部分における半田との接触角がコネクタの第1部分以外の領域における半田との接触角よりも大きい。樹脂は、半導体チップの周囲に設けられている。【選択図】図1

Description

本発明による実施形態は、半導体装置に関する。
近年、半導体パッケージの熱抵抗を低減させるために、コネクタの金属放熱板を封止樹脂から露出させる半導体パッケージが開発されている。また、熱抵抗をさらに低減させるために、半導体チップよりも大きな金属放熱板を半導体チップ上に搭載した半導体パッケージも開発されている。
しかし、半田のリフロー時に、半導体チップがリードフレームと金属放熱板との間で移動可能となる。このとき、コネクタの金属放熱板が半導体チップの上部電極のサイズより大きいと、金属放熱板が半導体チップの位置を制限または固定することができなくなってしまう。この場合、金属放熱板において半田が半導体チップの上部電極のサイズよりの広い範囲に流れて広がると、半導体チップの位置がリードフレームと金属放熱板との間においてずれてしまい、あるいは、半導体チップがリードフレームと金属放熱板との間において傾斜するおそれもある。
また、コネクタの金属放熱板を大型化すると、リフローにおいて、半田および樹脂にかかる熱応力が増大する。この場合、信頼性試験(例えば、TCT(Thermal Cycle Test)、TFT(Thermal Fatigue Test)、PCT(Pressure Cooker Test) 等)のレベルが低下するおそれがある。さらに、実装時や製品の取り扱い時に半導体チップに衝撃がかかり、不良を引き起こすおそれがある。
特開2005−286187号公報
半導体チップの電極上に平面サイズの大きな金属放熱板を搭載でき、かつ、信頼性の高い半導体装置を提供する。
本実施形態による半導体装置は、第1金属部を備えている。半導体チップは、第1金属部上に搭載され上面に第1電極を有する。半田は、半導体チップの第1電極上に設けられている。コネクタは、半田上に設けられ第1電極に対向する第1面において半田の周囲に設けられた第1部分を有する。第1部分における半田との接触角がコネクタの第1部分以外の領域における半田との接触角よりも大きい。樹脂は、半導体チップの周囲に設けられている。
第1の実施形態による半導体装置1の構成の一例を示す平面図および断面図。 第1刻印部71の構成の一例を示す断面図。 第2の実施形態による半導体装置1の構成の一例を示す平面図および断面図。 半田51の接触角を示す図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
(第1の実施形態)
図1(A)および図1(B)は、第1の実施形態による半導体装置1の構成の一例を示す平面図および断面図である。図1(B)は、図1(A)のB−B線に沿った断面を示す。
半導体装置1は、リードフレーム10〜12と、半導体チップ20と、ソースコネクタ31と、ゲートコネクタ32と、樹脂40と、半田50〜52と、メッキ60と、刻印部70〜73とを備えている。
第1金属部としてのリードフレーム(ベッド)10は、その上方に半導体チップ20を搭載する。リードフレーム10は、樹脂40に被覆されているが、その一部(10p)が樹脂40から突出している。リードフレーム10の突出部10pは、樹脂40から突出しており、ドレイン端子として機能する。リードフレーム10は、例えば、半導体チップ30の裏面に設けられたドレイン電極に電気的に接続されており、ドレイン端子として機能する。
第2金属部としてのリードフレーム(ポスト)11は、リードフレーム10と離間しており、樹脂40によってリードフレーム10と電気的に絶縁されている。リードフレーム11は、ソースコネクタ31を介して半導体チップ20の上面に設けられたソース電極(第1電極)21に電気的に接続されている。リードフレーム11の突出部11pは、樹脂40から突出しており、ソース端子として機能する。
リードフレーム12は、リードフレーム10、11と離間しており、樹脂40によってリードフレーム10、11と電気的に絶縁されている。リードフレーム12は、ゲートコネクタ32を介して半導体チップ20のゲート電極22に電気的に接続されている。リードフレーム12の突出部12pは、樹脂40から突出しており、ゲート端子として機能する。リードフレーム10〜12には、例えば、銅、ニッケルメッキされた銅、銀メッキされた銅、金メッキされた銅、銅合金、または、アルミニウム等の低抵抗かつ熱伝導率の高い金属を用いている。
半導体チップ20は、半導体基板上に任意の半導体素子を備えている。例えば、半導体チップ20は、その裏面に半導体素子のドレインを有し、その表面に半導体素子のソース21およびゲート電極22を有する。図1(B)に示すように、半導体チップ20は、リードフレーム10の上方に配置されており、半田50によって固定されている。半田50は、リードフレーム10と半導体チップ20との間に設けられている。
ソースコネクタ31は、半導体チップ20のソース電極(第1電極)21の上方に設けられており、図1(B)に示すように半田51によって固定されている。半田51は、半導体チップ20とソースコネクタ31との間に設けられている。また、ソースコネクタ31は、半田52によってリードフレーム11と接続されている。半田52は、ソースコネクタ31とリードフレーム11との間に設けられている。これにより、ソースコネクタ31は、半導体チップ20のソース電極21とリードフレーム11とを電気的に接続する。このように、ソースコネクタ31は、半導体チップ20のソース電極21に半田51を介して接続されるベッド側コネクタ31aと、リードフレーム11に半田52を介して接続されるポスト側コネクタ31bとを含む。本実施形態では、ソース電極21に対向するベッド側コネクタ31aの面(第1面)F1の面積は、ソース電極21の面積より広い。また、樹脂40から露出されメッキ60で被覆されているベッド側コネクタ31aの上面の面積もソース電極21の面積より広い。これにより、ベッド側コネクタ31aは、高い放熱性を有する。さらに、ベッド側コネクタ31aの厚みは、図1(B)に示すように比較的厚く、ポスト側コネクタ31bの厚みは、ベッド側コネクタ31aに比べて薄い。
ゲートコネクタ32は、半導体チップ20のゲート電極22上に設けられており半田(図示せず)によって固定されている。また、ゲートコネクタ32は、半田(図示せず)によってリードフレーム12と接続されている。これにより、ゲートコネクタ32は、半導体チップ20のゲート電極22とリードフレーム12とを電気的に接続する。ゲートコネクタ31、32には、例えば、銅、ニッケルメッキされた銅、銀メッキされた銅、金メッキされた銅、銅合金、または、アルミニウム等の低抵抗かつ熱伝導率の高い金属を用いている。
樹脂40は、半導体チップ20の周囲、半田50〜52の周囲を封止し、リードフレーム10〜12およびコネクタ31、32を部分的に被覆している。これにより、樹脂40は、半導体チップ20および半田50〜52を保護し、ドレイン、ソースおよびゲートを相互に絶縁する。リードフレーム10〜12およびコネクタ31、32の一部は、樹脂40から露出されており、メッキ60で被覆されている。
メッキ60は、樹脂40から露出されたリードフレーム10〜12、コネクタ31、32を被覆する。メッキ60は、リードフレーム10〜12、コネクタ31、32を腐食から保護し、かつ、見栄えを良くする。メッキ60は、放熱性を向上させるために、樹脂40の表面よりも外側へ張り出している。尚、メッキ60は、外部からの衝撃を半導体チップ20へ与えないように、樹脂40の表面よりも内側に窪んでいてもよい。この場合、メッキ60の上には、グリース等の衝撃緩衝材が塗布されていてもよい。
ここで、本実施形態によるソースコネクタ31は、第1部分としての第1刻印部71を有する。図1(B)に示すように、第1刻印部71は、ソース電極21と対向するベッド側コネクタ31aの第1面(裏面)F1に設けられている。第1刻印部71は、ソースコネクタ31の第1面F1において半田51の周囲に設けられている。第1刻印部71は、ソースコネクタ31よりも半田51をはじきやすい性質を有する。即ち、第1刻印部71は、半田51と接触するソースコネクタ31の部分と比べて半田51に濡れ難く、半田51に対して濡れ性が悪い。さらに換言すると、第1刻印部71における半田51との接触角は、ソースコネクタ31の第1刻印部71以外の領域における半田51との接触角よりも大きい。
例えば、ソースコネクタ31を半田51上に搭載した後、半導体チップ20をリードフレーム10とソースコネクタ31との間に挟んだ状態で加圧しながら半田50〜52をリフローする。このとき、もし、半田51がソースコネクタ31の第1面F1上をソース電極21の外部へ流れ出すと、半田51とともに半導体チップ20の位置がずれ、あるいは、半導体チップ20が傾斜するおそれがある。
一方、本実施形態では、第1刻印部71がベッド側コネクタ31aの第1面F1に設けられている。これにより、半田51は、ソース電極21とソースコネクタ31との間において、第1刻印部71で囲まれたソースコネクタ31の領域R71の内側に抑制され、領域R71の外側にはみ出し難くなる。第1刻印部71は、図1(A)の破線で示すように、半導体チップ20のソース電極21の平面形状と略相似の形状を有する。半導体チップ20の表面上方から見たときに、領域R71の平面形状の中心または重心は、ソース電極21の平面形状の中心または重心とほぼ一致する。従って、半田51の広がる範囲は、ソース電極21の平面形状の範囲内(第1刻印部71で囲まれた平面形状の範囲内)に抑制される。
第1刻印部71は、例えば、図2に示すように、溝TR71と、溝TR71の表面を被覆する酸化膜OX71とからなる。図2は、第1刻印部71の構成の一例を示す断面図である。第1刻印部71は、例えば、レーザ等を用いてソースコネクタ31の裏面を加工することによって形成される。レーザは、ソースコネクタ31を削ることによって溝TR71を形成し、かつ、溝TR71の内表面を酸化することによってソースコネクタ31の酸化膜OX71を形成する。例えば、ソースコネクタ31の材料が銅である場合、酸化膜OX71は、酸化銅である。酸化銅は、銅よりも半田51に対して濡れ性が悪い。従って、第1刻印部71は、領域R71以外のソースコネクタ31の裏面に半田51がはみ出すことを抑制することができる。第1刻印部71の幅は、例えば、約10〜50μmでよい。尚、第1刻印部71の他の材料(例えば、ニッケルメッキされた銅、銀メッキされた銅、金メッキされた銅、銅合金、または、アルミニウム等)についても同様のことが言える。このように本実施形態による半導体装置1は、第1刻印部71を有するソースコネクタ31を備えている。上述のように、第1刻印部71は、半田51の広がる範囲をソース電極21の平面形状の範囲内に抑制することができる。従って、ベッド側コネクタ31aの第1面F1の面積をソース電極21の表面の面積よりも大きくしても、半田51はソース電極21からはみ出さない。これにより、樹脂40から露出されるソースコネクタ31の部分の面積(金属放熱板の面積)は、ソース電極21の面積または半導体チップ20の面積より大きくすることができる。その結果、本実施形態による半導体装置1は、半導体チップ20からの熱を高効率で発散させることができる。即ち、本実施形態による半導体装置1は、従来よりも熱抵抗を低くすることができる。尚、樹脂40から露出されるソースコネクタ31の部分の面積は、ソースコネクタ31のベッド側コネクタ31aの上面の面積よりも小さくてもよい。これにより、樹脂40とソースコネクタ31との接触面積が増大し、半導体装置1の信頼性を向上させることができる。
また、半田51の広がる範囲を領域R71内に抑制することによって、半田51が領域R71の外へ流出し難くなるので、ソースコネクタ31の配置がリフローにおいても自己整合的に決定される。よって、ソースコネクタ31の位置精度が向上する。また、リフローにおいて、半導体チップ20をソースコネクタ31およびリードフレーム10〜12に対して略平行(水平)に維持することができる。これにより、ソースコネクタ31とリードフレーム11との間のオープン不良、あるいは、ソースコネクタ31と他の部材とショート不良を抑制することができる。また、半田51が領域R71内に留まることによって、半田51の厚みを比較的厚くすることができる。半田51が厚いと、応力耐性が向上するので、半導体装置1の信頼性(例えば、TCT、TFT、PCT等)がさらに向上する。
また、図1(A)および図1(B)に示すように、ソースコネクタ31は、その裏面にコイニング(第1溝)78を有する。コイニング78は、ソースコネクタ31の裏面において半田51との接触領域R71以外の領域に設けられている。コイニング78の深さは、例えば、約100μmでよい。コイニング78には、樹脂40が充填されている。これにより、樹脂40とソースコネクタ31との接触面積が増大し、アンカー効果により、樹脂40とソースコネクタ31との密着性が向上する。その結果、耐リフロー性、耐温度サイクル性、耐湿性等の信頼性試験のレベルを向上させることができる。
さらに、ソースコネクタ31は、第2部分としての第2刻印部72を有する。図1(B)に示すように、第2刻印部72は、第2金属部としてのリードフレーム11と対向するポスト側コネクタ31bの面(第2面)F2に設けられている。第2刻印部72は、第1刻印部71と同様に、ソースコネクタ31よりも半田52をはじきやすい性質を有する。即ち、第2刻印部72は、半田52と接触するソースコネクタ31の部分と比べて半田52に濡れ難く、半田52に対して濡れ性が悪い。さらに換言すると、第2刻印部72における半田52との接触角は、ソースコネクタ31の第2刻印部72以外の領域における半田52との接触角よりも大きい。これにより、半田52は、ポスト側コネクタ31bとリードフレーム11との間において、第2刻印部72で囲まれたソースコネクタ31の領域R72の内側に抑制され、領域R72の外側にはみ出し難くなる。即ち、半田52の広がる範囲は、ポスト側コネクタ31bのうち第2刻印部72で囲まれた領域R72内に抑制される。半田52の広がる範囲を領域R72内に抑制することによって、半田52が領域R72の外へ流出し難くなるので、ソースコネクタ31の配置がリフローにおいて自己整合的に決定され、ソースコネクタ31の位置精度が向上する。また、半田のリフローにおいて、半導体チップ20をソースコネクタ31およびリードフレーム10〜12に対して略平行(水平)に維持することができる。これにより、ソースコネクタ31とリードフレーム11との間のオープン不良、あるいは、ソースコネクタ31と他の部材とショート不良を抑制することができる。また、半田52が領域R72内に留まることによって、半田52の厚みを比較的厚くすることができる。半田52が厚いと、応力耐性が向上するので、半導体装置1の信頼性がさらに向上する。
また、第2刻印部72は、図1(A)の破線で示すように、ソースコネクタ31のポスト側コネクタ31bの平面形状を複数に分割した形状を有する。このように、半田52は、ポスト側コネクタ31bとリードフレーム11との間において複数に分割されている。これにより、応力により発生するクラックが半田52の一部に発生しても、そのクラックは、半田52の他の部分に伝搬し難くなる。これにより、半導体装置1の信頼性が向上する。尚、第2刻印部72の構成は、図2に示す第1刻印部71のそれと同様でよい。
さらに、図1(B)に示すように、第1金属部としてのリードフレーム10は、第3部分としての第3刻印部70を有する。第3刻印部70は、半導体チップ20と対向する面(第3面)F3に設けられている。第3刻印部70は、リードフレーム10よりも半田50をはじきやすい性質を有する。即ち、第3刻印部70は、半田50と接触するリードフレーム10の部分と比べて半田50に濡れ難く、半田50に対して濡れ性が悪い。さらに換言すると、第3刻印部70における半田50との接触角は、リードフレーム10の第3刻印部70以外の領域における半田50との接触角よりも大きい。これにより、半田50は、リードフレーム10と半導体チップ20との間において、第3刻印部73で囲まれた領域の内側に抑制され、その領域の外側にはみ出し難くなる。このように、半田50の広がる範囲を制限することによって、半田50がその範囲外へ流れ出し難くなる。これにより、半導体チップ20の配置がリフローにおいて自己整合的に決定され、半導体チップ20の位置精度が向上する。また、リフローにおいて、半導体チップ20をソースコネクタ31およびリードフレーム10〜12に対して略平行(水平)に維持することができる。これにより、半導体チップ20とリードフレーム10との間のオープン不良、半導体チップ20とソースコネクタ31との間のオープン不良、あるいは、半導体チップ20と他の部材とショート不良を抑制することができる。また、半田50の広がる範囲を制限することによって、半田50の厚みを比較的厚くすることができる。半田50が厚いと、応力耐性が向上するので、半導体装置1の信頼性がさらに向上する。尚、第3刻印部70の断面形状は、図2に示す第1刻印部71のそれと同様でよい。
さらに、図1(B)に示すように、第2金属部としてのリードフレーム11は、第4部分としての第4刻印部73を有する。第4刻印部73は、ソースコネクタ31のポスト側コネクタ31bと対向する面(第4面)F4に設けられている。第4刻印部73は、リードフレーム11よりも半田52をはじきやすい性質を有する。即ち、第4刻印部73は、半田52と接触するリードフレーム11の部分と比べて半田52に濡れ難く、半田52に対して濡れ性が悪い。さらに換言すると、第4刻印部73における半田52との接触角は、リードフレーム11の第4刻印部73以外の領域における半田52との接触角よりも大きい。これにより、半田52は、ポスト側コネクタ31bとリードフレーム11との間において、第4刻印部73で囲まれた領域の内側に抑制され、その領域の外側にはみ出し難くなる。このように、半田52の広がる範囲を制限することによって、半田52がその範囲外へ流れ出し難くなる。また、第4刻印部73は、第2刻印部72に対向するように設けられていてもよい。即ち、第4刻印部73は、リードフレーム11の上面上において複数に分割され、第2刻印部72と同様の形状を有していてもよい。これにより、第4刻印部73は、第2刻印部72と同様の効果を有することができる。第2刻印部72および第4刻印部73の両方を設けることによって、半導体装置1の信頼性をより一層向上させることができる。
(第2の実施形態)
図3(A)および図3(B)は、第2の実施形態による半導体装置1の構成の一例を示す平面図および断面図である。図3(B)は、図3(A)のB−B線に沿った断面を示す。第2の実施形態は、ソースコネクタ31のポスト側コネクタ31bがベッド側コネクタ31aと略等しい厚みを有する点で第1の実施形態と異なる。即ち、ソースコネクタ31は、全体としてディスク状であり、リードフレーム10の上方の部分と、リードフレーム11の上方の部分とで厚みが略等しい。第2の実施形態による半導体装置1のその他の構成は、第1の実施形態による半導体装置1の対応する構成と同様でよい。
このように、ポスト側コネクタ31bの厚みをベッド側コネクタ31aのそれと略等しくすることによって、樹脂40から露出されるソースコネクタ31の部分の面積(金属放熱板の面積)は、さらに大きくなる。これにより、第2の実施形態による半導体装置1は、半導体チップ20からの熱をさらに高効率で発散させることができる。第2の実施形態は、さらに第1の実施形態の効果を得ることができる。
尚、半田の接触角は、溶融した液体半田を固体材料(例えば、第1〜第4刻印部70〜73、ソースコネクタ31、リードフレーム11〜12)の表面上に滴下し、半田と固体材料との接点において半田に接する第1接線と固体材料の表面とが成す角度(第1接線と固体材料の表面とが半田を挟む側の角度)を測定することにより得られる。例えば、図4(A)および図4(B)は、半田51の接触角を示す図である。図4(A)は、ソースコネクタ31(またはリードフレーム10、11)の表面上に滴下した半田51の接触角θ1を示す。図4(B)は、第1刻印部71の表面上に滴下した半田51の接触角θ2を示す。このように、第1刻印部71の表面上に滴下した半田51の接触角θ2は、ソースコネクタ31の表面上に滴下した半田51の接触角θ1よりも大きい。同様に、第2〜第4刻印部72、70、73の表面上に滴下した半田の接触角は、それぞれ、ソースコネクタ31、リードフレーム10、11の表面上に滴下した半田の接触角よりも大きい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1・・・半導体装置、10〜12・・・リードフレーム、20・・・半導体チップ、31・・・ソースコネクタ、32・・・ゲートコネクタ、40・・・樹脂、50〜52・・・半田、60・・・メッキ、71・・・第1刻印部、72・・・第2刻印部、70・・・第3刻印部、73・・・第4刻印部、78・・・コイニング

Claims (8)

  1. 第1金属部と、
    前記第1金属部上に搭載され第1電極を有する半導体チップと、
    前記半導体チップの前記第1電極上に設けられた半田と、
    前記半田上に設けられ、前記第1電極に対向する第1面において前記半田の周囲に設けられた第1部分を有するコネクタであって、前記第1部分における前記半田との接触角が前記コネクタの前記第1部分以外の領域における前記半田との接触角よりも大きいコネクタと、
    前記半導体チップの周囲に設けられた樹脂とを備えた半導体装置。
  2. 前記第1部分で囲まれた前記コネクタの領域の平面形状は、前記第1電極の平面形状と略相似の形状を有し、前記半導体チップの表面上方から見たときに、前記第1部分で囲まれた前記コネクタの領域の平面形状の中心または重心は、前記第1電極の平面形状の中心または重心とほぼ一致する、請求項1に記載の半導体装置。
  3. 前記半田は、前記第1部分で囲まれた前記コネクタの領域と前記第1電極との間に挟まれている、請求項1または請求項2に記載の半導体装置。
  4. 前記第1部分は、溝と、該溝の表面を被覆する酸化膜とを含む、請求項1から請求項3のいずれか一項に記載の半導体装置。
  5. 前記樹脂から露出される前記コネクタの面積は、前記第1電極の面積または前記半導体チップの面積より大きい、請求項1から請求項4のいずれか一項に記載の半導体装置。
  6. 前記コネクタは、前記第1面において前記半田との接触領域以外の領域に第1溝を有し、
    前記樹脂は、前記第1溝内に設けられている、請求項1から請求項5のいずれか一項に記載の半導体装置。
  7. 前記第1金属部から離間され、前記コネクタと電気的に接続される第2金属部をさらに備え、
    前記コネクタは、前記第2金属部に対向する第2面に設けられた第2部分をさらに有し、前記第2部分における前記半田との接触角が前記コネクタの前記第1および第2部分以外の領域における前記半田との接触角よりも大きい、請求項1から請求項6のいずれか一項に記載の半導体装置。
  8. 前記第1部分は、前記コネクタの酸化膜である、請求項1に記載の半導体装置。
JP2015092059A 2015-02-05 2015-04-28 半導体装置 Pending JP2016149516A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/826,520 US20160233150A1 (en) 2015-02-05 2015-08-14 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015021443 2015-02-05
JP2015021443 2015-02-05

Publications (1)

Publication Number Publication Date
JP2016149516A true JP2016149516A (ja) 2016-08-18

Family

ID=56688469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015092059A Pending JP2016149516A (ja) 2015-02-05 2015-04-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2016149516A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6437701B1 (ja) * 2018-05-29 2018-12-12 新電元工業株式会社 半導体モジュール
JP6437700B1 (ja) * 2018-05-29 2018-12-12 新電元工業株式会社 半導体モジュール
JP6457144B1 (ja) * 2018-09-19 2019-01-23 株式会社加藤電器製作所 半導体モジュール
JP2019207998A (ja) * 2018-09-19 2019-12-05 株式会社加藤電器製作所 半導体モジュール
JP2019220653A (ja) * 2018-06-22 2019-12-26 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
US10777489B2 (en) 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
JP2020155623A (ja) * 2019-03-20 2020-09-24 株式会社東芝 半導体装置
WO2020229090A1 (de) * 2019-05-10 2020-11-19 Robert Bosch Gmbh Hochvoltleistungsmodulfamilie und verfahren zu deren ausbildung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
JP2006501675A (ja) * 2002-09-30 2006-01-12 フェアチャイルド・セミコンダクター・コーポレーション ドレインクリップを備えた半導体ダイパッケージ
JP2006222347A (ja) * 2005-02-14 2006-08-24 Toyota Motor Corp 半導体モジュールと半導体モジュールの製造方法
US20080142955A1 (en) * 2006-12-13 2008-06-19 Siliconware Precision Industries Co., Ltd. Heat-dissipating structure and heat-dissipating semiconductor package having the same
JP2008172066A (ja) * 2007-01-12 2008-07-24 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
JP2008288415A (ja) * 2007-05-18 2008-11-27 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2009514242A (ja) * 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ 半導体ダイの実装方法および半導体パッケージ
JP2014183058A (ja) * 2013-03-18 2014-09-29 Mitsubishi Electric Corp パワー半導体モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
JP2006501675A (ja) * 2002-09-30 2006-01-12 フェアチャイルド・セミコンダクター・コーポレーション ドレインクリップを備えた半導体ダイパッケージ
JP2006222347A (ja) * 2005-02-14 2006-08-24 Toyota Motor Corp 半導体モジュールと半導体モジュールの製造方法
JP2009514242A (ja) * 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ 半導体ダイの実装方法および半導体パッケージ
US20080142955A1 (en) * 2006-12-13 2008-06-19 Siliconware Precision Industries Co., Ltd. Heat-dissipating structure and heat-dissipating semiconductor package having the same
JP2008172066A (ja) * 2007-01-12 2008-07-24 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
JP2008288415A (ja) * 2007-05-18 2008-11-27 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2014183058A (ja) * 2013-03-18 2014-09-29 Mitsubishi Electric Corp パワー半導体モジュール

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110914981A (zh) * 2018-05-29 2020-03-24 新电元工业株式会社 半导体模块
US10784186B2 (en) 2018-05-29 2020-09-22 Katoh Electric Co., Ltd. Semiconductor module
WO2019229828A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
NL2021766B1 (en) * 2018-05-29 2019-12-04 Shindengen Electric Mfg Semiconductor module
NL2021767B1 (en) * 2018-05-29 2019-12-04 Shindengen Electric Mfg Semiconductor module
NL2021812B1 (en) * 2018-05-29 2019-12-04 Katoh Electric Co Ltd Semiconductor module
NL2021814B1 (en) * 2018-05-29 2019-12-04 Katoh Electric Co Ltd Semiconductor module
CN110945649B (zh) * 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块
US11056422B2 (en) 2018-05-29 2021-07-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
CN110914981B (zh) * 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块
JP6437700B1 (ja) * 2018-05-29 2018-12-12 新電元工業株式会社 半導体モジュール
CN110945649A (zh) * 2018-05-29 2020-03-31 新电元工业株式会社 半导体模块
US10600725B2 (en) 2018-05-29 2020-03-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having a grooved clip frame
JP6437701B1 (ja) * 2018-05-29 2018-12-12 新電元工業株式会社 半導体モジュール
US10777489B2 (en) 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
JP7188915B2 (ja) 2018-06-22 2022-12-13 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP2019220653A (ja) * 2018-06-22 2019-12-26 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP2019207998A (ja) * 2018-09-19 2019-12-05 株式会社加藤電器製作所 半導体モジュール
JP2019207999A (ja) * 2018-09-19 2019-12-05 株式会社加藤電器製作所 半導体モジュール
JP6457144B1 (ja) * 2018-09-19 2019-01-23 株式会社加藤電器製作所 半導体モジュール
JP2020155623A (ja) * 2019-03-20 2020-09-24 株式会社東芝 半導体装置
JP7186645B2 (ja) 2019-03-20 2022-12-09 株式会社東芝 半導体装置
WO2020229090A1 (de) * 2019-05-10 2020-11-19 Robert Bosch Gmbh Hochvoltleistungsmodulfamilie und verfahren zu deren ausbildung

Similar Documents

Publication Publication Date Title
JP2016149516A (ja) 半導体装置
US7728413B2 (en) Resin mold type semiconductor device
US20150097281A1 (en) Semiconductor device
US20160233150A1 (en) Semiconductor device
US10886203B2 (en) Packaging structure with recessed outer and inner lead surfaces
TW201301561A (zh) Led覆晶結構及其製造方法
JP4989552B2 (ja) 電子部品
JP2014216459A (ja) 半導体装置
JP2019040971A (ja) 半導体装置
CN104821302A (zh) 半导体装置
JP2011258814A (ja) 半導体装置冷却器
JP6048238B2 (ja) 電子装置
JP6415765B1 (ja) Ledパッケージ
CN102683545A (zh) 提升散热效率的光源模块及其嵌入式封装结构
JP2012104709A (ja) リードフレーム及び半導体装置
JP2009152494A (ja) 半導体パッケージ用放熱板およびそのめっき方法
JP2016146458A (ja) 半導体装置
JP5518509B2 (ja) 半導体装置
US20210111109A1 (en) Flat no-lead package with surface mounted structure
JP5783865B2 (ja) 半導体装置
JP5124329B2 (ja) 半導体装置
JP2012114455A (ja) 電力用半導体装置
KR102427092B1 (ko) 열 정보 표지를 갖는 반도체 장치
JP7175643B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2011187546A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170823

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170905

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181127