CN110945649A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN110945649A
CN110945649A CN201880001504.1A CN201880001504A CN110945649A CN 110945649 A CN110945649 A CN 110945649A CN 201880001504 A CN201880001504 A CN 201880001504A CN 110945649 A CN110945649 A CN 110945649A
Authority
CN
China
Prior art keywords
end surface
frame
semiconductor module
clip
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880001504.1A
Other languages
English (en)
Other versions
CN110945649B (zh
Inventor
漆畑博可
茂野隆
伊藤瑛基
木村涉
远藤弘隆
小池俊央
河野俊纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kato Electric Co Ltd
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Kato Electric Co Ltd
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kato Electric Co Ltd, Shindengen Electric Manufacturing Co Ltd filed Critical Kato Electric Co Ltd
Priority to CN201811329442.5A priority Critical patent/CN110544681A/zh
Publication of CN110945649A publication Critical patent/CN110945649A/zh
Application granted granted Critical
Publication of CN110945649B publication Critical patent/CN110945649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的电子模块，包括：裸片焊盘框(DF)；半导体芯片(CX)；裸片焊盘用导电性连接构件(A2)；第一线夹框(CF1)；第一线夹用导电性连接部件(A1)；以及封装树脂(H)，其中，所述第一线夹框的上端面(CF1E)的端部配置有部分位于比所述第一线夹框的上端面更上方的线夹用锁紧部，从而使所述线夹用锁紧部(DY)与所述半导体芯片的上端面分离，所述线夹用锁紧部的下端面上形成有槽(DM)。

Description

半导体模块
技术领域
本发明涉及一种半导体模块。
背景技术
以往，有一种半导体模块已被普遍认知，其具备：半导体芯片；通过键合线与该半导体芯片电连接的引线框；用于封装半导体芯片与引线框的封装树脂；以及利用接合材料接合在半导体芯片上的裸片焊盘框(die-pad frame)(例如参照特开平06-260572，特开2008-311366等)。
这种半导体模块通过在裸片焊盘框的端部设置突起部，从而来提升封装树脂与该裸片焊盘框之间的密合性。
然而，在这种半导体模块上，用于配置半导体芯片的裸片焊盘框DF的端部处有时会发生封装树脂H产生裂痕K或剥离的问题(图14、图15)。
因此，在这种半导体模块上，配置在半导体芯片CX上的线夹框(clip frame)CF1的端部就需要与半导体芯片CX绝缘。
再有，即使在半导体芯片CX上设置的线夹框CF1的端部的附近，有时也会发生上述封装树脂H产生裂痕Q的问题(图15)。
本发明的目的，是提供一种半导体模块，其能够在裸片焊盘框的端部附近一边提升线夹框与半导体芯片之间的绝缘性，一边抑制封装树脂的开裂和剥离。
发明内容
本发明的一种形态涉及的半导体模块，其特征在于，包括：
裸片焊盘框；
半导体芯片，配置在所述裸片焊盘框的上端面上的芯片区域上，并且上端面配置有第一电极，下端面配置有第二电极；
裸片焊盘用导电性连接构件，位于所述半导体芯片的所述第二电极与所述裸片焊盘框的上端面之间，用于将所述半导体芯片的所述第二电极与所述裸片焊盘框的上端面电连接；
第一线夹框，配置在所述半导体芯片的上端面上；
第一线夹用导电性连接部件，位于所述半导体芯片的所述第一电极与所述第一线夹框的下端面之间，用于将所述半导体芯片的所述第一电极与所述第一线夹框的下端面电连接；以及
封装树脂，用于封装所述半导体芯片、所述裸片焊盘框、所述第一线夹框、所述第一线夹用导电性连接部件、以及所述裸片焊盘用导电性连接构件，
其中，所述第一线夹框的上端面的端部配置有部分位于比所述第一线夹框的上端面更上方的线夹用锁紧部，从而使所述线夹用锁紧部与所述半导体芯片的上端面分离，
所述线夹用锁紧部的下端面上形成有槽。
在所述半导体模块中，
与所述线夹用锁紧部的下端面上的所述槽所延伸的长度方向相垂直的所述槽的截面形状呈V字形。
在所述半导体模块中，
所述线夹用锁紧部的下端面的所述槽通过激光照射或按压来形成。
在所述半导体模块中，
所述线夹用锁紧部的下端面的所述槽沿所述第一线夹框的上端面的端部的周围进行设置。
在所述半导体模块中，
所述线夹用锁紧部沿所述第一线夹框的上端面的端部的周围连续地设置。
在所述半导体模块中，
所述线夹用锁紧部的下端面的所述槽沿所述第一线夹框的上端面的端部的周围设置有多条。
在所述半导体模块中，
所述线夹用锁紧部具有从所述第一线夹框的上端面的端部向上方突出的段差。
在所述半导体模块中，
所述线夹用锁紧部具有从所述第一线夹框的上端面的端部向上方突出的多个段差。
在所述半导体模块中，
所述线夹用锁紧部的端部为矩形或弯曲的形状。
在所述半导体模块中，
所述线夹用锁紧部是通过将所述第一线夹框的上端面的端部向上方按压后形成的。
在所述半导体模块中，
所述封装树脂的线膨胀系数小于所述裸片焊盘框以及所述第一线夹框的线膨胀系数，并且，大于所述半导体芯片的线膨胀系数。
在所述半导体模块中，
所述半导体芯片的上端面上配置有上端面的面积比所述第一电极更小的第三电极，
所述半导体模块进一步包括：
第二线夹框，在所述半导体芯片的上端面上与所述第一线夹框邻接配置，并且上端面的面积比所述第一线夹框更小；以及
第二线夹用导电性连接部件，用于将所述半导体芯片的所述第三电极与所述第二线夹框的下端面电连接。
在所述半导体模块中，
所述半导体芯片为MOS晶体管，
所述第一电极为所述MOS晶体管的源电极，
所述第二电极为所述MOS晶体管的漏电极，
所述第三电极为所述MOS晶体管的栅电极。
在所述半导体模块中，
所述第一线夹用导电性连接部件、第二线夹用导电性连接部件、以及裸片焊盘用导电性连接构件均为焊锡构件。
在所述半导体模块中，
所述裸片焊盘框具有：
突起部，配置在所述裸片焊盘框的主体的端部的上侧并且从所述裸片焊盘框的所述主体的上端面向与所述裸片焊盘框的所述主体的上端面相平行的方向延伸，用于提高与所述封装树脂之间的密合性，
在所述突起部的前端，设置有部分位于比所述突起部的上端面更上方的锁紧部。
在所述半导体模块中，
所述裸片焊盘框的所述突起部上设置有通过激光照射形成的一个或多个激光槽，使一个或多个所述激光槽在所述突起部的上端面上沿所述裸片焊盘框的所述主体的端部延伸。
在所述半导体模块中，
与所述突起部的上端面上的所述激光槽所延伸的长度方向相垂直的所述激光槽的截面形状呈V字形或U字形，
所述激光槽中的第一激光槽的底部比所述第一激光槽的宽度的中心更偏向配置有所述半导体芯片的芯片区域一侧。
在所述半导体模块中，
相对于所述突起部的上端面上形成有所述第一激光槽的槽区域的所述激光照射的方向，从穿过所述突起部的上端面上的所述槽区域的垂直线向所述锁紧部一侧倾斜。
在所述半导体模块中，
所述突起部的上端面上的与所述激光槽所延伸的长度方向相垂直的所述激光槽的截面形状呈V字形或U字形，
所述激光槽中的第二激光槽的底部比所述第二激光槽的宽度的中心更偏向所述锁紧部一侧。
在所述半导体模块中，
相对于所述突起部的上端面上形成有所述第二激光槽的槽区域的所述激光照射的方向，从穿过所述突起部的上端面上的所述槽区域的垂直线向配置有所述半导体芯片的芯片区域一侧倾斜。
在所述半导体模块中，
通过所述激光照射，所述激光槽的内端面以及所述激光槽的边缘部被粗糙化，从而在所述裸片焊盘框的上端面上抑制所述裸片焊盘用导电性连接构件的流动扩展。
在所述半导体模块中，
所述裸片焊盘框具有：第一边、一端与所述第一边相交的第二边、一端与所述第一边的另一端相交的第三边、以及一端与所述第二边的另一端相交且另一端与所述第三边相交的第四边，
所述突起部以及所述锁紧部被形成在沿第一、第二、以及第三边的区域上，并且，未被形成在沿所述第四边的区域上，
在所述裸片焊盘框的上端面上的沿所述第四边的所述区域上，形成有贯穿所述主体的，并且用于提升与所述封装树脂之间的密合性的贯穿孔，
在所述突起部的上端面上，设置有通过所述激光照射形成的所述激光槽，从而使所述激光槽沿所述裸片焊盘框的所述第一、第二、以及第三边延伸，
沿所述第四边，在形成有所述贯穿孔的所述区域与所述芯片区域之间，设置有通过激光照射形成的一个或多个追加激光槽。
在所述半导体模块中，
所述激光槽沿所述裸片焊盘框的所述第一、第二、以及第三边连续形成，
所述追加激光槽的数量多于所述激光槽的数量。
在所述半导体模块中，
所述激光槽与所述追加激光槽相连通，并且将配置有所述半导体芯片的所述裸片焊盘框的芯片区域的外周包围。
在所述半导体模块中，
构成所述裸片焊盘框的导电性金属材料为：铜材、或在铜材中添加了Sn、Zn、Fe、Cr、Ni中的任意一种异种金属后的合金，所述裸片焊盘框的表面未经过电镀处理。
在所述半导体模块中，
所述锁紧部的下端面与所述突起部的下端面之间的段差的高度大于所述锁紧部的上端面与所述突起部的上端面之间的段差的高度。
在所述半导体模块中，
所述锁紧部的下端面向着所述锁紧部的端部朝上方倾斜。
在所述半导体模块中，
所述线夹用锁紧部的下端面向着所述线夹用锁紧部的端部朝上方倾斜。
在所述半导体模块中，
所述线夹用锁紧部的上端面向着所述线夹用锁紧部的端部朝下方倾斜。
在所述半导体模块中，
与所述锁紧部的下端面相连的所述突起部的下端面的端部呈弯曲的形状。
在所述半导体模块中，
所述锁紧部的下端面的端部呈弯曲的形状。
发明效果
本发明的一种形态涉及的半导体模块，包括：裸片焊盘框；半导体芯片，配置在裸片焊盘框的上端面上的芯片区域上，并且上端面配置有第一电极，下端面配置有第二电极；裸片焊盘用导电性连接构件，位于半导体芯片的第二电极与裸片焊盘框的上端面之间，用于将半导体芯片的第二电极与裸片焊盘框的上端面电连接；第一线夹框，配置在半导体芯片的上端面上；第一线夹用导电性连接部件，位于半导体芯片的第一电极与第一线夹框的下端面之间，用于将半导体芯片的第一电极与第一线夹框的下端面电连接；以及封装树脂，用于封装半导体芯片、裸片焊盘框、第一线夹框、第一线夹用导电性连接部件、以及裸片焊盘用导电性连接构件。
并且，第一线夹框的上端面的端部配置有部分位于比第一线夹框的上端面更上方的线夹用锁紧部，从而使线夹用锁紧部与半导体芯片的上端面分离。
而且，线夹用锁紧部的下端面上形成有槽。
通过这样，由于第一线夹框的端部与半导体芯片之间相互分离，因此第一线夹框的端部就能够与半导体芯片充分地绝缘。
再有，在第一线夹框的端部的线夹用锁紧部附近，通过利用该线夹锁紧部来对封装树脂的收缩进行抑制，就能够抑制该封装树脂产生的开裂和剥离。
如上述般，根据本发明的半导体模块，就能够在半导体芯片上配置的线夹框的端部附近一边提升线夹框与半导体芯片之间的绝缘性，一边抑制封装树脂的开裂和剥离。
附图说明
图1是展示实施例一涉及的半导体模块100的一例外观构成的上端面图。
图2是展示图1所示的半导体模块100的一例外观构成的下端面图。
图3是展示图1所示的半导体模块100的一例外观构成的，从第一方向D1的相反一侧进行观后后的侧面图。
图4是展示图1所示的半导体模块100的一例外观构成的，从第二方向D2进行观后后的侧面图。
图5是展示图1所示的半导体模块100的一例外观构成的，从第一方向D1进行观后后的侧面图。
图6是展示图1所示的半导体模块100的一例内部构成的上端面图。
图7是展示沿图6所示的半导体模块的N-N线切割后的截面的一例截面图。
图8是展示沿图6所示的半导体模块的N-N线切割后的截面的另一例截面图。
图9是展示实施例二涉及的半导体模块的截面的一例截面图。
图10是展示实施例二涉及的半导体模块的截面的另一例截面图。
图11是展示实施例二涉及的半导体模块的裸片焊盘框DF的上端面构成的一例上端面图。
图12是展示通过激光照射在裸片焊盘框DF的突起部T上形成激光槽LM的一例工序的裸片焊盘框DF截面图。
图13是展示通过激光照射在裸片焊盘框DF的突起部T上形成第一、第二激光槽LMa、LMb的一例工序的裸片焊盘框DF截面图。
图14是展示以往的半导体模块构成的一例下端面图。
图15是展示沿图14中所示的以往的半导体模块的N-N线进行切割后的一例截面图。
具体实施方式
以下，将参照附图对本发明涉及的实施方式进行说明。
【实施例一】
图1是展示实施例一涉及的半导体模块100的一例外观构成的上端面图。图2是展示图1所示的半导体模块100的一例外观构成的下端面图。图3是展示图1所示的半导体模块100的一例外观构成的，从第一方向D1的相反一侧进行观后后的侧面图。图4是展示图1所示的半导体模块100的一例外观构成的，从第二方向D2进行观后后的侧面图。图5是展示图1所示的半导体模块100的一例外观构成的，从第一方向D1进行观后后的侧面图。图6是展示实施例一涉及的半导体模块100的一例内部构成的上端面图。图7是展示沿图6所示的半导体模块的N-N线切割后的截面的一例截面图。图8是展示沿图6所示的半导体模块的N-N线切割后的截面的另一例截面图。另外，在图6中，对封装构件A做了透明化处理。
例如图1至图8所示，实施例一涉及的半导体模块100包括：裸片焊盘框(引线框)DF、半导体芯片CX、裸片焊盘用导电性连接构件A2、封装树脂H、第一线夹框CF1、第一线夹用导电性连接构件A1、第二线夹框CF2、以及第二线夹用导电性连接构件A3。
在本实施例中，半导体模块100是作为三端子的半导体装置(MOS晶体管)来发挥功能的。
并且，半导体芯片CX被配置在裸片焊盘框DF的上端面上的芯片区域CXa上。
该半导体芯片CX的上端面上设置有第一电极(源电极)S，下端面上设置有第二电极(漏电极)D。该半导体芯片CX的上端面上还设置有上端面的面积小于第一电极S的第三电极(栅电极)G。
该半导体芯片CX在本实施例中例如为MOS晶体管。此情况下，第一电极S为该MOS晶体管的源电极，第二电极D为该MOS晶体管的漏电极，第三电极G为该MOS晶体管的栅电极。
另外，裸片焊盘用导电性连接构件A2位于半导体芯片CX的第二电极D与裸片焊盘框DF的上端面之间。
该裸片焊盘用导电性连接构件A2将半导体芯片CX的第二电极D与裸片焊盘框DF的上端面电连接。
该裸片焊盘用导电性连接构件A2例如为焊锡构件。
第一线夹框CF1例如图6以及图7所示，配置在半导体芯片CX的上端面上。
该第一线夹框CF1例如图1至图6所示，具有从封装树脂H突出的端子CF1a、CF1b、CF1c。
该第一线夹框CF1的上端面CF1E的端部例如图6、图7所示，配置有部分位于比第一线夹框CF1的上端面CF1E更上方的线夹用锁紧部DY，从而使线夹用锁紧部DY与半导体芯片CX的上端面分离。
通过该线夹用锁紧部DY，在第一线夹框CF1的上端面CF1E的端部附近的封装树脂H被模塑固定(mold lock)。
因此，特别是如图7、图8所示，该线夹用锁紧部DY的下端面上形成有槽DM。
与该线夹用锁紧部DY的下端面上的槽DM所延伸的长度方向相垂直的槽DM的截面形状呈V字形。
该线夹用锁紧部DY的下端面的槽DM通过激光照射或按压来形成。
线夹用锁紧部DY的下端面的槽DM沿第一线夹框CF1的上端面CF1E的端部的周围进行设置。特别是，该线夹用锁紧部DY沿第一线夹框CF1的上端面CF1E的端部的周围连续地设置。
该线夹用锁紧部DY的下端面的槽DM例如图7、图8所示，沿第一线夹框CF1的上端面CF1E的端部的周围设置有多条。
在图7、图8的示例中，虽然显示了槽DM为2条的情况，但是也可以是1条、或者是大于等于3条。
该线夹用锁紧部DY可以具有从第一线夹框CF1的上端面CF1E的端部向上方突出的段差。
线夹用锁紧部DY也可以具有从第一线夹框CF1的上端面CF1E的端部向上方呈阶段性突出的多个(大于等于2段)的段差。
该线夹用锁紧部DY的端部Da为矩形或弯曲的形状。
该线夹用锁紧部DY例如是通过将第一线夹框CF1的上端面CF1E的端部向上方按压后形成的。
第一线夹框CF1例如图6所示，具有通过从上方的按压向下方突出的4个凸部CF1D。该4个凸部CF1D例如，直接或通过第一线夹用导电性连接构件A1与半导体芯片CX的上端面的第一电极(源电极)S接触。
第一线夹用导电性连接构件A1例如图7、图8所示，位于半导体芯片CX的第一电极S与第一线夹框CF1的下端面之间。
该第一线夹用导电性连接构件A1将半导体芯片CX的第一电极S与第一线夹框CF1的下端面电连接。
该第一线夹用导电性连接构件A1例如为焊锡构件。
第二线夹框CF2在半导体芯片CX的山端面上与第一线夹框CF1相邻配置。
该第二线夹框CF2具有从封装树脂H突出的端子CF2a。
该第二线夹框CF2的上端面的面积比第一线夹框CF1更小。
第二线夹用导电性连接构件A3将半导体芯片CX的第三电极G与第二线夹框CF2的下端面电连接。
该第二线夹用导电性连接构件A3例如为焊锡构件。
封装树脂H用于封装：半导体芯片CX、裸片焊盘框DF、第一线夹框CF1、第一线夹用导电性连接构件A1、第二线夹框CF2、第二线夹用导电性连接构件A3、以及裸片焊盘用导电性连接构件A2。
该封装树脂H的线膨胀系数例如被设定为：小于裸片焊盘框DF以及第一线夹框CF1的线膨胀系数，并且大于半导体芯片CX的线膨胀系数。
裸片焊盘框(引线框)DF例如图6所示，具有：第一边DF1、一端与第一边DF1相交的第二边DF2、一端与第一边DF1的另一端相交的第三边DF3、以及一端与第二边DF2的另一端相交且另一端与第三边DF3相交的第四边DF4。
即，该裸片焊盘框DF大致呈矩形。
该裸片焊盘框DF具有用于提升与封装树脂H之间密合性的突起部T。
该突起部T例如图6、图7所示，配置在裸片焊盘框DF的主体B的端部Ba的上侧并且从裸片焊盘框DF的主体B的上端面向与裸片焊盘框DF的主体B的上端面相平行的方向(例如第二方向D2)延伸。
突起部T通过具有这种结构，就能够提升裸片焊盘框DF与封装树脂H之间的密合性。
突起部T的前端设置有部分位于比突起部T的上端面更上方的锁紧部U。
该锁紧部U例如图7所示，具有从突起部T的前端Ta的上端面向上方突出的段差Ub。进一步地，该锁紧部U的下端面还可以具有向着前端向上方变化的段差Uc。
通过这样，就能够对突起部T的前端的上端面附近的封装树脂H进行锁紧并进行模塑固定。
另外，该锁紧部U的段差Ub例如是通过将突起部T的前端向上方按压(冲压)后形成的。
该锁紧部U例如图8所示，可以具有从突起部T的前端Ta的上端面向上方呈阶段性(阶梯状)突出的多个(两段以上)的段差Ub。还可以具有在下端面上设置为向着前端向上方呈阶段性的多个(两段以上)段差Uc。
通过这样，就能够通过从该突起部T的前端的上端面向上方呈阶段性(阶梯状)突出的多个(两个以上)段差Ub，切实地对突起部T的前端的上端面附近的封装树脂H进行模塑固定。
另外，该锁紧部U的段差Ub例如是通过将突起部T的前端向上方进行多次按压(冲压)后形成的。
锁紧部U的上部的高度例如图7、图8所示，被设定为：比裸片焊盘用导电性连接构件A2的上部的高度更高，从而用于封堵裸片焊盘用导电性连接构件A2的流动。
例如图7、图8所示，在突起部T延伸的方向(例如第二方向D2)上，锁紧部U的长度比突起部T中除锁紧部U以外部分的长度更短。另外，也可以根据需要，将锁紧部U的长度设定为比突起部T中除锁紧部U以外部分的长度更长。
该锁紧部U的端部Ua例如呈矩形或弯曲形。
构成裸片焊盘框DF的导电性金属材料为：铜材、或在铜材中添加了Sn、Zn、Fe、Cr、Ni中的任意一种异种金属后的合金。虽然该裸片焊盘框DF的表面未经过电镀处理，但也可以根据需要来对该裸片焊盘框DF的表面实施电镀处理。
通过这样，就能够轻易地形成裸片焊盘框DF。
突起部T例如图6所示，沿裸片焊盘框DF的主体B的上端面的端部Ba的周围(沿第一、第二、第三边DF1、DF2、DF3)连续地配置。
突起部T以及锁紧部U如图6所示，被形成在沿第一、第二、以及第三边DF1、DF2、DF3的区域上，并且，未被形成在沿第四边DF4的区域上。
如图6所示，在裸片焊盘框DF的上端面上的沿第四边DF4的区域上，形成有贯穿主体B的，并且用于提升与封装树脂H之间的密合性的贯穿孔Z。
砸该贯穿孔Z内，位于被封装树脂H封装的一侧的裸片焊盘框DF的部分的厚度与突起部T的厚度(裸片焊盘框DF的中心部分的一半的厚度)相同。通过这样，就能够提升裸片焊盘框DF与封装树脂H之间的密合性。
锁紧部U例如也可以具有与突起部T相同的厚度。
另外，锁紧部U的下端面U1与突起部T的下端面T1之间的段差Uc的高度可以大于锁紧部U的上端面U2与突起部T的上端面T2之间的段差Ub的高度(图7)。
锁紧部U的下端面U1可以向着锁紧部U的端部朝上方倾斜(图7中的区域UR)。通过这样就能够降低封装树脂H的应力。
在第一线夹框CF1的上端面CF1E的端部，设置有部分位于比第一线夹框CF1的上端面CF1E更上方的线夹用锁紧部DY，从而使线夹用锁紧部DY与半导体芯片CX的上端面分离，该线夹用锁紧部DY的下端面DY1可以向着线夹用锁紧部DY的端部朝上方倾斜(图7中的区域DRY1)。通过这样，就能够进一步提升线夹用锁紧部DY与半导体芯片CX的下端面DY1之间的绝缘性。
线夹用锁紧部DY的上端面DY2可以向着线夹用锁紧部DY的端部朝下方倾斜(图7中的区域DRY2)。通过这样，就能够一边降低线夹用锁紧部DY的端部处的封装树脂H的应力，一边提升线夹用锁紧部DY的端部与封装树脂H之间的密合性。
另外，与锁紧部U的下端面U1相连的突起部T的下端面的端部Tb(图7)也可以采用弯曲形来替代矩形。通过这样就能够降低突起部T的端部Tb处的封装树脂H的应力。
另外，与锁紧部U的下端面U1的端部Ud(图7)也可以采用弯曲形来替代矩形。通过这样就能够降低锁紧部U的端部Ud处的封装树脂H的应力。
如上述般，具有上述构成的半导体模块100的裸片焊盘框DF的突起部T的前端的锁紧部U就能够对裸片焊盘用导电性连接构件进行封堵。
再有，在裸片焊盘框DF的突起部T的前端附近，通过该锁紧部U对封装树脂H的收缩进行抑制，从而就能够抑制该封装树脂H的开裂和剥离。
即，根据实施例1涉及的半导体模块，就能够在半导体芯片上配置的线夹框的端部附近一边提升线夹框与半导体芯片之间的绝缘性，一边抑制封装树脂的开裂和剥离。
并且，根据实施例1涉及的半导体模块，就能够在裸片焊盘框的端部附近一边抑制将半导体芯片与裸片焊盘框电连接的导电性连接构件的流动扩展，一边抑制裸片焊盘框的端部上的封装树脂的开裂和剥离。
【实施例二】
在本实施例二中，将对半导体模块的裸片焊盘框DF的突起部T的上端面上设置有激光槽的形态进行说明。
图9是展示实施例二涉及的半导体模块的截面的一例截面图。图10是展示实施例二涉及的半导体模块的截面的另一例截面图。图11是展示实施例二涉及的半导体模块的裸片焊盘框DF的上端面构成的一例上端面图。图12是展示通过激光照射在裸片焊盘框DF的突起部T上形成激光槽LM的一例工序的裸片焊盘框DF截面图。图13是展示通过激光照射在裸片焊盘框DF的突起部T上形成第一、第二激光槽LMa、LMb的一例工序的裸片焊盘框DF截面图。
图9以及图10中半导体模块的截面是在沿实施例一涉及的图6中N-N线切割后的截面上追加了该激光槽后的图。另外，图11中所示的实施例二涉及的半导体模块的裸片焊盘框DF被适用于实施例一涉及的图1至图6中所示的半导体模块100。
例如图9至图11所示，裸片焊盘框DF的突起部T上设置有通过激光照射形成的一个或多个激光槽LM(LM1、LM2、LM3)，从而使一个或多个激光槽LM(LM1、LM2、LM3)在突起部T的上端面上沿裸片焊盘框DF的主体B的端部Ba延伸。
并且，与突起部T的上端面上的激光槽LM所延伸的长度方向(例如图9、图10中的第一方向D1)相垂直的激光槽LM的截面形状呈V字形。
另外，与突起部T的上端面上的激光槽LM所延伸的长度方向(例如图9、图10中的第一方向D1)相垂直的激光槽LM的截面形状也可以呈U字形。
例如图11所示，裸片焊盘框DF具有：第一边DF1、一端与第一边DF1相交的第二边DF2、一端与第一边DF1的另一端相交的第三边DF3、以及一端与第二边DF2的另一端相交且另一端与第三边DF3相交的第四边DF4。
即，该裸片焊盘框DF与实施例一一样，大致呈矩形。
突起部T以及锁紧部U如图11所示，被形成在沿第一、第二、以及第三边DF1、DF2、DF3的区域上，并且，未被形成在沿第四边DF4的区域上。
如图11所示，在裸片焊盘框DF的上端面上的沿第四边DF4的区域上，形成有贯穿主体B的，并且用于提升与封装树脂H之间的密合性的贯穿孔Z。
特别是，在本实施例二中，如图11所示，设置有通过激光照射形成的激光槽LM(LM1、LM2、LM3)，从而使激光槽LM(LM1、LM2、LM3)在突起部T的上端面上沿裸片焊盘框DF的第一、第二、第三边DF1、DF2、DF3延伸。
进一步地，在本实施例二中，沿图11所示的第四边DF4，在形成有贯穿孔Z的区域与芯片区域CX之间，设置有通过激光照射形成的多个追加激光槽LM4a、LM4b、LM4c、LM4d。
在图11的示例中，虽然展示的是具有四条追加激光槽的形态，但也可以是三条或大于等于五条。
例如图11所示，激光槽LM1、LM2、LM3沿裸片焊盘框DF的第一、第二、第三边DF1、DF2、DF3连续地配置。
例如图11所示，追加激光槽LM4a、LM4b、LM4c、LM4d的数量(在图11中为四条)被设定为多于连续的激光槽LM1、LM2、LM3的数量(在图11中为一条)。
例如图11所示，连续的激光槽LM1、LM2、LM3与追加激光槽LM4a相连通，并且将配置有半导体芯片CX的裸片焊盘框DF的芯片区域CXa的外周包围。
与实施例一一样，构成裸片焊盘框DF的导电性金属材料为：铜材、或在铜材中添加了Sn、Zn、Fe、Cr、Ni中的任意一种异种金属后的合金。虽然该裸片焊盘框DF的表面未经过电镀处理，但也可以根据需要来对该裸片焊盘框DF的表面实施电镀处理。
通过这样，就能够轻易地形成裸片焊盘框DF。
例如图12所示，在形成激光槽LM时，相对于突起部T的上端面上形成有激光槽LM的槽区域DX的激光照射的方向DL，被设定为与穿过突起部T的上端面上的槽区域DX的垂直线P相平行。
通过这样，就能够以激光槽LM的底部穿过激光槽LM的宽度(例如第二方向D2上的宽度)的中心的方式，形成截面形状大致呈V字形的激光槽LM。
特别是，通过激光照射，激光槽LM的内端面以及激光槽LM的边缘部被粗糙化，从而在裸片焊盘框DF的上端面上抑制裸片焊盘用导电性连接构件A2的流动扩展
例如图13所示，激光槽LM中的第一激光槽LMa的底部LMas比第一激光槽LMa的宽度(例如第二方向D2的宽度)的中心LMam更偏向(接近)配置有半导体芯片CX的芯片区域CXa一侧。
通过这样，就能够更加切实地通过封装树脂H来实施模塑固定。
在形成该第一激光槽LMa时，例如图13所示，相对于突起部T的上端面上形成有第一激光槽LMa的槽区域DX的激光照射的方向DLa被设定为：从穿过突起部T的上端面上的槽区域DX的垂直线P向锁紧部U一侧倾斜。
通过这样，就能够以：激光槽LM中的第一激光槽LMa的底部LMas比第一激光槽LMa的宽度(例如第二方向D2的宽度)的中心LMam更偏向(接近)配置有半导体芯片CX的芯片区域CXa一侧的方式来形成第一激光槽LMa。
例如图13所示，也可以使激光槽LM中的第二激光槽LMb的底部LMbs比第二激光槽LMb的宽度(例如第二方向D2的宽度)的中心LMbm更偏向(接近)锁紧部U一侧。
通过这样，例如就能够更加切实地对裸片焊盘用导电性连接构件A2的流动进行封堵。
在形成该第二激光槽LMb时，例如图13所示，相对于突起部T的上端面上形成有第二激光槽LMb的槽区域DX的激光照射的方向DLb被设定为：从穿过突起部T的上端面上的槽区域DX的垂直线P向配置有半导体芯片CX的芯片区域CXa一侧倾斜。
通过这样，就能够以：第二激光槽LMb的底部LMbs比第二激光槽LMb的宽度(例如第二方向D2的宽度)的中心LMbm更偏向(接近)锁紧部U一侧的方式来形成第二激光槽LMb。
实施例二中的半导体模块的其他的结构，与实施例一相同。
即，根据实施例2涉及的半导体模块，就能够在半导体芯片上配置的线夹框的端部附近一边提升线夹框与半导体芯片之间的绝缘性，一边抑制封装树脂的开裂和剥离。
并且，根据实施例2涉及的半导体模块，就能够在裸片焊盘框的端部附近一边抑制将半导体芯片与裸片焊盘框电连接的导电性连接构件的流动扩展，一边抑制裸片焊盘框的端部上的封装树脂的开裂和剥离。
【实施例三】
虽然在已述的实施例中，是以半导体芯片CX为MOSFET为例进行了说明，但其也可以为其他类型的半导体元件。
即，半导体芯片CX例如也可以为二极管、IGBT(Insulated Gate BipolarTransistor)、或其他类型的FET。
另外，在本实施例三种的其他类型的半导体模块的构成与实施例一或实施例二相同。
即，根据第三实施例的半导体模块，就能够在半导体芯片上配置的线夹框的端部附近一边提升线夹框与半导体芯片之间的绝缘性，一边抑制封装树脂的开裂和剥离。
并且，根据第三实施例的半导体模块，就能够在裸片焊盘框的端部附近一边抑制将半导体芯片与裸片焊盘框电连接的导电性连接构件的流动扩展，一边抑制裸片焊盘框的端部上的封装树脂的开裂和剥离。
如以上所述，本发明的一种形态涉及的半导体模块，其特征在于，包括：裸片焊盘框；半导体芯片，配置在裸片焊盘框的上端面上的芯片区域上，并且上端面配置有第一电极，下端面配置有第二电极；裸片焊盘用导电性连接构件，位于半导体芯片的第二电极与裸片焊盘框的上端面之间，用于将半导体芯片的第二电极与裸片焊盘框的上端面电连接；第一线夹框，配置在半导体芯片的上端面上；第一线夹用导电性连接部件，位于半导体芯片的第一电极与第一线夹框的下端面之间，用于将半导体芯片的所述第一电极与第一线夹框的下端面电连接；以及封装树脂，用于封装半导体芯片、裸片焊盘框、第一线夹框、第一线夹用导电性连接部件、以及裸片焊盘用导电性连接构件。
并且，第一线夹框的上端面的端部配置有部分位于比第一线夹框的上端面更上方的线夹用锁紧部。从而使线夹用锁紧部与半导体芯片的上端面分离。
线夹用锁紧部的下端面上形成有槽。
通过这样，由于第一线夹框的端部与半导体芯片之间相互分离，因此第一线夹框的端部就能够与半导体芯片充分地绝缘。
并且，在第一线夹框的端部的线夹用锁紧部附近，该线夹用锁紧部的槽，通过抑制封装树脂的收缩，从而就能够抑制该封装树脂的开裂和剥离。
通过这样，根据本发明涉及的半导体模块，就能够在半导体芯片上配置的线夹框的端部附近一边提升线夹框与半导体芯片之间的绝缘性，一边抑制封装树脂的开裂和剥离。
最后，虽然本行业人员也许能够根据上述记载，想到本发明的追加效果和各种变形，但本发明的形态并不被上述各实施方式所限定。可以将不同实施方式中的构成要素进行适宜地组合。并且可以在不脱离从本专利的权利要求所规定的内容以及等效物中所得到的本发明的概念性思想以及主旨的范围内进行各种追加、变更以及部分删除。
符号说明
100 半导体模块
DF 裸片焊盘框(引线框)
CX 半导体芯片
A2 裸片焊盘用导电性连接构件
H 封装树脂
CF1 第一线夹框
A1 第一线夹用导电性连接构件
CF2 第二线夹框
A3 第二线夹用导电性连接构件
DF1 第一边
DF2 第二边
DF3 第三边
DF4 第四边
T 突起部
B 主体
LM 激光槽
LM1、LM2、LM3 激光槽
LM4a、LM4b、LM4c、LM4d 追加激光槽

Claims (31)

1.一种半导体模块，其特征在于，包括：
裸片焊盘框；
半导体芯片，配置在所述裸片焊盘框的上端面上的芯片区域上，并且上端面配置有第一电极，下端面配置有第二电极；
裸片焊盘用导电性连接构件，位于所述半导体芯片的所述第二电极与所述裸片焊盘框的上端面之间，用于将所述半导体芯片的所述第二电极与所述裸片焊盘框的上端面电连接；
第一线夹框，配置在所述半导体芯片的上端面上；
第一线夹用导电性连接部件，位于所述半导体芯片的所述第一电极与所述第一线夹框的下端面之间，用于将所述半导体芯片的所述第一电极与所述第一线夹框的下端面电连接；以及
封装树脂，用于封装所述半导体芯片、所述裸片焊盘框、所述第一线夹框、所述第一线夹用导电性连接部件、以及所述裸片焊盘用导电性连接构件，
其中，所述第一线夹框的上端面的端部配置有部分位于比所述第一线夹框的上端面更上方的线夹用锁紧部，从而使所述线夹用锁紧部与所述半导体芯片的上端面分离，
所述线夹用锁紧部的下端面上形成有槽。
2.根据权利要求1所述的半导体模块，其特征在于：
其中，与所述线夹用锁紧部的下端面上的所述槽所延伸的长度方向相垂直的所述槽的截面形状呈V字形。
3.根据权利要求2所述的半导体模块，其特征在于：
其中，所述线夹用锁紧部的下端面的所述槽通过激光照射或按压来形成。
4.根据权利要求2所述的半导体模块，其特征在于：
其中，所述线夹用锁紧部的下端面的所述槽沿所述第一线夹框的上端面的端部的周围进行设置。
5.根据权利要求4所述的半导体模块，其特征在于：
其中，所述线夹用锁紧部沿所述第一线夹框的上端面的端部的周围连续地设置。
6.根据权利要求5所述的半导体模块，其特征在于：
其中，所述线夹用锁紧部的下端面的所述槽沿所述第一线夹框的上端面的端部的周围设置有多条。
7.根据权利要求1所述的半导体模块，其特征在于：
其中，所述线夹用锁紧部具有从所述第一线夹框的上端面的端部向上方突出的段差。
8.根据权利要求7所述的半导体模块，其特征在于：
其中，所述线夹用锁紧部具有从所述第一线夹框的上端面的端部向上方呈阶段性突出的多个段差。
9.根据权利要求2所述的半导体模块，其特征在于：
其中，所述线夹用锁紧部的端部为矩形或弯曲的形状。
10.根据权利要求8所述的半导体模块，其特征在于：
其中，所述线夹用锁紧部是通过将所述第一线夹框的上端面的端部向上方按压后形成的。
11.根据权利要求1所述的半导体模块，其特征在于：
其中，所述封装树脂的线膨胀系数小于所述裸片焊盘框以及所述第一线夹框的线膨胀系数，并且，大于所述半导体芯片的线膨胀系数。
12.根据权利要求1所述的半导体模块，其特征在于：
其中，所述半导体芯片的上端面上配置有上端面的面积比所述第一电极更小的第三电极，
所述半导体模块进一步包括：
第二线夹框，在所述半导体芯片的上端面上与所述第一线夹框邻接配置，并且上端面的面积比所述第一线夹框更小；以及
第二线夹用导电性连接部件，用于将所述半导体芯片的所述第三电极与所述第二线夹框的下端面电连接。
13.根据权利要求12所述的半导体模块，其特征在于：
其中，所述半导体芯片为MOS晶体管，
所述第一电极为所述MOS晶体管的源电极，
所述第二电极为所述MOS晶体管的漏电极，
所述第三电极为所述MOS晶体管的栅电极。
14.根据权利要求13所述的半导体模块，其特征在于：
其中，所述第一线夹用导电性连接部件、第二线夹用导电性连接部件、以及裸片焊盘用导电性连接构件均为焊锡构件。
15.根据权利要求1所述的半导体模块，其特征在于：
其中，所述裸片焊盘框具有：
突起部，配置在所述裸片焊盘框的主体的端部的上侧并且从所述裸片焊盘框的所述主体的上端面向与所述裸片焊盘框的所述主体的上端面相平行的方向延伸，用于提高与所述封装树脂之间的密合性，在所述突起部的前端，设置有部分位于比所述突起部的上端面更上方的锁紧部。
16.根据权利要求15所述的半导体模块，其特征在于：
其中，所述裸片焊盘框的所述突起部上设置有通过激光照射形成的一个或多个激光槽，使一个或多个所述激光槽在所述突起部的上端面上沿所述裸片焊盘框的所述主体的端部延伸。
17.根据权利要求16所述的半导体模块，其特征在于：
其中，与所述突起部的上端面上的所述激光槽所延伸的长度方向相垂直的所述激光槽的截面形状呈V字形或U字形，
所述激光槽中的第一激光槽的底部比所述第一激光槽的宽度的中心更偏向配置有所述半导体芯片的芯片区域一侧。
18.根据权利要求17所述的半导体模块，其特征在于：
其中，相对于所述突起部的上端面上形成有所述第一激光槽的槽区域的所述激光照射的方向，从穿过所述突起部的上端面上的所述槽区域的垂直线向所述锁紧部一侧倾斜。
19.根据权利要求16至18中任意一项所述的半导体模块，其特征在于：
其中，所述突起部的上端面上的与所述激光槽所延伸的长度方向相垂直的所述激光槽的截面形状呈V字形或U字形，
所述激光槽中的第二激光槽的底部比所述第二激光槽的宽度的中心更偏向所述锁紧部一侧。
20.根据权利要求19所述的半导体模块，其特征在于：
其中，相对于所述突起部的上端面上形成有所述第二激光槽的槽区域的所述激光照射的方向，从穿过所述突起部的上端面上的所述槽区域的垂直线向配置有所述半导体芯片的芯片区域一侧倾斜。
21.根据权利要求16所述的半导体模块，其特征在于：
其中，通过所述激光照射，所述激光槽的内端面以及所述激光槽的边缘部被粗糙化，从而在所述裸片焊盘框的上端面上抑制所述裸片焊盘用导电性连接构件的流动扩展。
22.根据权利要求16所述的半导体模块，其特征在于：
其中，所述裸片焊盘框具有：第一边、一端与所述第一边相交的第二边、一端与所述第一边的另一端相交的第三边、以及一端与所述第二边的另一端相交且另一端与所述第三边相交的第四边，
所述突起部以及所述锁紧部被形成在沿第一、第二、以及第三边的区域上，并且，未被形成在沿所述第四边的区域上，
在所述裸片焊盘框的上端面上的沿所述第四边的所述区域上，形成有贯穿所述主体的，并且用于提升与所述封装树脂之间的密合性的贯穿孔，
在所述突起部的上端面上，设置有通过所述激光照射形成的所述激光槽，从而使所述激光槽沿所述裸片焊盘框的所述第一、第二、以及第三边延伸，
沿所述第四边，在形成有所述贯穿孔的所述区域与所述芯片区域之间，设置有通过激光照射形成的一个或多个追加激光槽。
23.根据权利要求22所述的半导体模块，其特征在于：
其中，所述激光槽沿所述裸片焊盘框的所述第一、第二、以及第三边连续形成，
所述追加激光槽的数量多于所述激光槽的数量。
24.根据权利要求22所述的半导体模块，其特征在于：
其中，所述激光槽与所述追加激光槽相连通，并且将配置有所述半导体芯片的所述裸片焊盘框的芯片区域的外周包围。
25.根据权利要求16所述的半导体模块，其特征在于：
其中，构成所述裸片焊盘框的导电性金属材料为：铜材、或在铜材中添加了Sn、Zn、Fe、Cr、Ni中的任意一种异种金属后的合金，所述裸片焊盘框的表面未经过电镀处理。
26.根据权利要求15所述的半导体模块，其特征在于：
其中，所述锁紧部的下端面与所述突起部的下端面之间的段差的高度大于所述锁紧部的上端面与所述突起部的上端面之间的段差的高度。
27.根据权利要求15所述的半导体模块，其特征在于：
其中，所述锁紧部的下端面向着所述锁紧部的端部朝上方倾斜。
28.根据权利要求1所述的半导体模块，其特征在于：
其中，所述线夹用锁紧部的下端面向着所述线夹用锁紧部的端部朝上方倾斜。
29.根据权利要求28所述的半导体模块，其特征在于：
其中，所述线夹用锁紧部的上端面向着所述线夹用锁紧部的端部朝下方倾斜。
30.根据权利要求15所述的半导体模块，其特征在于：
其中，与所述锁紧部的下端面相连的所述突起部的下端面的端部呈弯曲的形状。
31.根据权利要求15所述的半导体模块，其特征在于：
其中，所述锁紧部的下端面的端部呈弯曲的形状。
CN201880001504.1A 2018-05-29 2018-05-29 半导体模块 Active CN110945649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811329442.5A CN110544681A (zh) 2018-05-29 2018-05-29 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/020474 WO2019229829A1 (ja) 2018-05-29 2018-05-29 半導体モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811329442.5A Division CN110544681A (zh) 2018-05-29 2018-05-29 半导体模块

Publications (2)

Publication Number Publication Date
CN110945649A true CN110945649A (zh) 2020-03-31
CN110945649B CN110945649B (zh) 2023-06-16

Family

ID=64655937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880001504.1A Active CN110945649B (zh) 2018-05-29 2018-05-29 半导体模块

Country Status (6)

Country Link
US (2) US10600725B2 (zh)
JP (1) JP6437700B1 (zh)
CN (1) CN110945649B (zh)
NL (2) NL2021767B1 (zh)
TW (2) TWI681512B (zh)
WO (1) WO2019229829A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393774B2 (en) 2019-08-21 2022-07-19 Stmicroelectronics, Inc. Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads
US11594474B2 (en) * 2021-04-30 2023-02-28 Texas Instruments Incorporated Bondwire protrusions on conductive members

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1478014A1 (en) * 2003-05-13 2004-11-17 Perspa b.v. Improved production method for QFN leadframes
CN1659698A (zh) * 2002-06-06 2005-08-24 皇家飞利浦电子股份有限公司 包括半导体器件的四方扁平无引线封装
US20090212404A1 (en) * 2008-02-27 2009-08-27 Infineon Technologies Ag Leadframe having mold lock vent
CN203850338U (zh) * 2013-03-29 2014-09-24 株式会社钟化 引线架及树脂成型体、表面安装型发光装置
WO2016067414A1 (ja) * 2014-10-30 2016-05-06 三菱電機株式会社 半導体装置及びその製造方法
JP2016149516A (ja) * 2015-02-05 2016-08-18 株式会社東芝 半導体装置

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260572A (ja) 1993-03-05 1994-09-16 Hitachi Cable Ltd 半導体装置
US5594234A (en) * 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
US6068191A (en) * 1996-08-01 2000-05-30 Siemens Aktiengesellschaft Smart card with card body and semiconductor chip on a leadframe
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
KR100335480B1 (ko) * 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
US6459147B1 (en) 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
WO2002017391A2 (en) * 2000-08-18 2002-02-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and a support plate, and a semiconductor device obtained by means of said method
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
US7476816B2 (en) * 2003-08-26 2009-01-13 Allegro Microsystems, Inc. Current sensor
US20050189626A1 (en) * 2004-01-29 2005-09-01 Tan Xiaochun Semiconductor device support structures
US20050224925A1 (en) 2004-04-01 2005-10-13 Peter Chou Lead frame having a tilt flap for locking molding compound and semiconductor device having the same
US7838973B2 (en) * 2005-07-08 2010-11-23 Nxp B.V. Semiconductor device
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US7859089B2 (en) * 2006-05-04 2010-12-28 International Rectifier Corporation Copper straps
JP2008270302A (ja) 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP2008311366A (ja) 2007-06-13 2008-12-25 Denso Corp 樹脂封止型半導体装置
US9202777B2 (en) 2008-05-30 2015-12-01 Stats Chippac Ltd. Semiconductor package system with cut multiple lead pads
US7821113B2 (en) 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
US8354740B2 (en) 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
WO2010098500A1 (ja) * 2009-02-27 2010-09-02 三洋電機株式会社 半導体装置及びその製造方法
US8692730B2 (en) * 2009-03-03 2014-04-08 Hitachi Metals, Ltd. Mobile communication base station antenna
WO2011049128A1 (ja) * 2009-10-20 2011-04-28 ローム株式会社 半導体装置および半導体装置の製造方法
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US20110260314A1 (en) * 2010-04-27 2011-10-27 Stmicroelectronics S.R.L. Die package and corresponding method for realizing a double side cooling of a die package
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
US9831393B2 (en) 2010-07-30 2017-11-28 Cree Hong Kong Limited Water resistant surface mount device package
US8404524B2 (en) * 2010-09-16 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with paddle molding and method of manufacture thereof
US8304868B2 (en) * 2010-10-12 2012-11-06 Texas Instruments Incorporated Multi-component electronic system having leadframe with support-free with cantilever leads
US8956920B2 (en) * 2012-06-01 2015-02-17 Nxp B.V. Leadframe for integrated circuit die packaging in a molded package and a method for preparing such a leadframe
KR101398016B1 (ko) 2012-08-08 2014-05-30 앰코 테크놀로지 코리아 주식회사 리드 프레임 패키지 및 그 제조 방법
JP6121692B2 (ja) * 2012-11-05 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making
JP2014187209A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
US9536800B2 (en) * 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
JP5983700B2 (ja) * 2013-12-09 2016-09-06 株式会社デンソー 半導体装置およびその製造方法、複合成形体
CN105706236B (zh) * 2014-01-27 2019-03-01 三菱电机株式会社 电极端子、电力用半导体装置以及电力用半导体装置的制造方法
US9184121B2 (en) * 2014-02-05 2015-11-10 Texas Instruments Incorporated Stacked synchronous buck converter having chip embedded in outside recess of leadframe
US9620438B2 (en) * 2014-02-14 2017-04-11 Stmicroelectronics (Malta) Ltd Electronic device with heat dissipater
EP3128550B1 (en) 2014-04-04 2020-11-04 Mitsubishi Electric Corporation Semiconductor device
CN106104779B (zh) 2014-05-20 2019-05-10 三菱电机株式会社 功率用半导体装置
US10177292B2 (en) * 2014-05-23 2019-01-08 Everlight Electronics Co., Ltd. Carrier, carrier leadframe, and light emitting device
DE102014008587B4 (de) * 2014-06-10 2022-01-05 Vitesco Technologies GmbH Leistungs-Halbleiterschaltung
US9558968B2 (en) * 2014-09-11 2017-01-31 Semiconductor Components Industries, Llc Single or multi chip module package and related methods
JP2016115704A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置
US9515009B2 (en) * 2015-01-08 2016-12-06 Texas Instruments Incorporated Packaged semiconductor device having leadframe features preventing delamination
US20160233150A1 (en) 2015-02-05 2016-08-11 Kabushiki Kaisha Toshiba Semiconductor device
US9640465B2 (en) * 2015-06-03 2017-05-02 Infineon Technologies Ag Semiconductor device including a clip
US10186498B2 (en) * 2015-07-27 2019-01-22 Semiconductor Components Industries, Llc Semiconductor leadframes and packages with solder dams and related methods
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6641161B2 (ja) * 2015-11-18 2020-02-05 株式会社 日立パワーデバイス 半導体装置、およびそれを用いたオルタネータ
JP6350765B2 (ja) * 2016-01-15 2018-07-04 富士電機株式会社 半導体装置
KR20170086828A (ko) * 2016-01-19 2017-07-27 제엠제코(주) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP6840466B2 (ja) 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
US10297516B2 (en) 2016-03-30 2019-05-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
DE102016108060B4 (de) * 2016-04-29 2020-08-13 Infineon Technologies Ag Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
US10083866B2 (en) * 2016-07-27 2018-09-25 Texas Instruments Incorporated Sawn leadless package having wettable flank leads
KR101694657B1 (ko) * 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
US10211128B2 (en) * 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods
US11031350B2 (en) * 2017-12-26 2021-06-08 Stmicroelectronics, Inc. Leadframe with pad anchoring members and method of forming the same
US10515880B2 (en) * 2018-03-16 2019-12-24 Nxp Usa, Inc Lead frame with bendable leads
US11735506B2 (en) * 2018-05-15 2023-08-22 Texas Instruments Incorporated Packages with multiple exposed pads

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659698A (zh) * 2002-06-06 2005-08-24 皇家飞利浦电子股份有限公司 包括半导体器件的四方扁平无引线封装
EP1478014A1 (en) * 2003-05-13 2004-11-17 Perspa b.v. Improved production method for QFN leadframes
US20090212404A1 (en) * 2008-02-27 2009-08-27 Infineon Technologies Ag Leadframe having mold lock vent
CN203850338U (zh) * 2013-03-29 2014-09-24 株式会社钟化 引线架及树脂成型体、表面安装型发光装置
WO2016067414A1 (ja) * 2014-10-30 2016-05-06 三菱電機株式会社 半導体装置及びその製造方法
JP2016149516A (ja) * 2015-02-05 2016-08-18 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20190371710A1 (en) 2019-12-05
US10784186B2 (en) 2020-09-22
TW202005004A (zh) 2020-01-16
TWI716754B (zh) 2021-01-21
US20190371709A1 (en) 2019-12-05
US10600725B2 (en) 2020-03-24
WO2019229829A1 (ja) 2019-12-05
JP6437700B1 (ja) 2018-12-12
CN110945649B (zh) 2023-06-16
TWI681512B (zh) 2020-01-01
NL2021814B1 (en) 2019-12-04
NL2021767B1 (en) 2019-12-04
TW202005027A (zh) 2020-01-16
JPWO2019229829A1 (ja) 2020-06-25

Similar Documents

Publication Publication Date Title
US6667547B2 (en) High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US7166926B2 (en) Method for producing semiconductor device and semiconductor device
US10777489B2 (en) Semiconductor module
CN110945649B (zh) 半导体模块
CN110544675A (zh) 半导体模块
US20230335480A1 (en) Power semiconductor device and manufacturing method thereof
CN110914981B (zh) 半导体模块
CN110544681A (zh) 半导体模块
JP6498829B1 (ja) 半導体モジュール
JP6457144B1 (ja) 半導体モジュール
US11362023B2 (en) Package lead design with grooves for improved dambar separation
CN117727728A (zh) 用于半导体管芯的减小应力夹具
JPH08204082A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant