KR101398016B1 - 리드 프레임 패키지 및 그 제조 방법 - Google Patents

리드 프레임 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101398016B1
KR101398016B1 KR1020120086819A KR20120086819A KR101398016B1 KR 101398016 B1 KR101398016 B1 KR 101398016B1 KR 1020120086819 A KR1020120086819 A KR 1020120086819A KR 20120086819 A KR20120086819 A KR 20120086819A KR 101398016 B1 KR101398016 B1 KR 101398016B1
Authority
KR
South Korea
Prior art keywords
lead frame
package
leads
semiconductor chip
hole
Prior art date
Application number
KR1020120086819A
Other languages
English (en)
Other versions
KR20140021143A (ko
Inventor
이경연
김병진
김경수
전형일
권재두
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020120086819A priority Critical patent/KR101398016B1/ko
Priority to US13/949,186 priority patent/US9054089B2/en
Publication of KR20140021143A publication Critical patent/KR20140021143A/ko
Application granted granted Critical
Publication of KR101398016B1 publication Critical patent/KR101398016B1/ko
Priority to US14/722,110 priority patent/US9633932B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은, 자동차용의 반도체 디바이스가 장착되는 데 적합한 리드 프레임 패키지 및 그 제조 방법에 관한 것으로, 이를 위하여 본 발명은, 덮개의 상부에 홀을 형성하지 않는 전술한 종래 방식과는 달리, 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성되는 리드 프레임과 다이 패들 상에 형성된 반도체 칩과 리드 프레임 상에 접착되어 다수의 리드와 반도체 칩을 밀봉하는 윈도우를 포함하는 패키지 구조에서 다수의 리드 중 n개의 특정 리드 혹은 다이 패들의 소정 위치에 n개의 배출 홀을 형성함으로써, 윈도우를 리드 프레임에 부착할 때 공기 압력에 의한 회전 등으로 인해 윈도우가 틸트되는 문제를 효과적으로 방지할 수 있으며, 이를 통해 차량용 반도체 패키지의 신뢰도를 더욱 증진시킬 수 있는 것이다.

Description

리드 프레임 패키지 및 그 제조 방법{LEAD FRAME PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 리드 프레임 패키지에 관한 것으로, 더욱 상세하게는 자동차용의 반도체 디바이스가 장착되는 데 적합한 리드 프레임 패키지 및 그 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 자동차에는 전자적 제어를 위해 수많은 센서들, 예컨대 가속도 센서, 휠 속도 센서, 기울기 센서, 노크 센서, 차속 센서, 온도 센서, 공기압 센서 등과 같은 센서들이 탑재되는데, 이러한 각 센서들은 통상 패키지로서 조립되어 자동차에 장착되는 것이 일반적이다.
이러한 차량용의 반도체 패키지는, 예컨대 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성된 리드 프레임의 다이 패들 상에 센서용의 반도체 칩을 부착하고, 각 리드와 대응하는 반도체 칩의 칩 패드 간을 와이어로 접속하며, 각 리드와 반도체 칩을 덮개(뚜껑)로 밀봉하는 일련의 공정들을 통해 제작하게 된다.
여기에서, 대부분의 차량용 반도체 패키지는 차량의 주행 환경 등을 고려한 내구성을 위해 덮개의 상부에 홀을 형성하지 않는 것이 일반적이다.
대한민국 공개특허 제2012-0070213호(공개일 : 2012. 06. 29.)
그러나, 덮개의 상부에 홀을 형성하지 않는 전술한 종래의 반도체 패키지는 반도체 칩의 밀봉을 위해 덮개를 부착할 때 공기 압력에 기인하는 회전 등의 문제로 인해 덮개가 틸트(Tilt)되거나 혹은 튀어나가게(Pop out) 되는 문제가 야기될 수 있으며, 이러한 문제는 결국 차량용 반도체 패키지의 신뢰도를 저하시키는 요인으로 작용하고 있는 실정이다.
본 발명은, 일 관점에 따라, 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성되며, 상기 다수의 리드 중 n개의 특정 리드에 배출 홀이 각각 형성되는 리드 프레임과, 상기 다이 패들 상에 형성된 반도체 칩과, 접착제를 통해 상기 리드 프레임 상에 접착되어 상기 다수의 리드와 반도체 칩을 밀봉하는 윈도우를 포함하는 리드 프레임 패키지를 제공한다.
본 발명은, 다른 관점에 따라, 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성된 리드 프레임을 준비하는 과정과, 상기 다수의 리드 중 n개의 특정 리드에 배출 홀을 형성하는 과정과, 상기 다이 패들 상에 반도체 칩을 부착하는 과정과, 상기 다수의 리드와 반도체 칩을 밀봉하는 윈도우를 접착제를 통해 상기 리드 프레임 상에 접착시키는 과정을 포함하는 리드 프레임 패키지 제조 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성되며, 상기 다이 패들의 소정 위치에 n개의 배출 홀이 각각 형성되는 리드 프레임과, 상기 다이 패들 상에 형성된 반도체 칩과, 접착제를 통해 상기 리드 프레임 상에 접착되어 상기 다수의 리드와 반도체 칩을 밀봉하는 윈도우를 포함하는 리드 프레임 패키지를 제공한다.
본 발명은, 또 다른 관점에 따라, 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성된 리드 프레임을 준비하는 과정과, 상기 다이 패들의 소정 위치에 n개의 배출 홀을 형성하는 과정과, 상기 다이 패들 상에 반도체 칩을 부착하는 과정과, 상기 다수의 리드와 반도체 칩을 밀봉하는 윈도우를 접착제를 통해 상기 리드 프레임 상에 접착시키는 과정을 포함하는 리드 프레임 패키지 제조 방법을 제공한다.
본 발명은, 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성되는 리드 프레임과 다이 패들 상에 형성된 반도체 칩과 리드 프레임 상에 접착되어 다수의 리드와 반도체 칩을 밀봉하는 윈도우를 포함하는 패키지 구조에서 다수의 리드 중 n개의 특정 리드 혹은 다이 패들의 소정 위치에 n개의 배출 홀을 형성함으로써, 윈도우를 리드 프레임에 부착할 때 공기 압력에 의한 회전 등으로 인해 윈도우가 틸트되거나 혹은 튀어나가게(Pop out) 되는 문제를 효과적으로 방지할 수 있으며, 이를 통해 차량용 반도체 패키지의 신뢰도를 더욱 증진시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 리드 프레임 패키지의 평면도,
도 2는 본 발명의 일 실시 예에 따른 리드 프레임 패키지의 측면도,
도 3a 및 3b는 본 발명에 적용되는 배출 홀의 단면 구조도,
도 4는 본 발명의 다른 실시 예에 따른 리드 프레임 패키지의 평면도,
도 5는 본 발명의 다른 실시 예에 따른 리드 프레임 패키지의 측면도.
본 발명의 기술요지는, 덮개의 상부에 홀을 형성하지 않는 전술한 종래 방식과는 달리, 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성되는 리드 프레임과 다이 패들 상에 형성된 반도체 칩과 리드 프레임 상에 접착되어 다수의 리드와 반도체 칩을 밀봉하는 윈도우를 포함하는 패키지 구조에서 다수의 리드 중 n개의 특정 리드 혹은 다이 패들의 소정 위치에 n개의 배출 홀을 형성한다는 것으로, 본 발명은 이러한 기술적 수단을 통해 종래 방식에서의 문제점을 효과적으로 개선할 수 있다. 여기에서, 윈도우는 덮개 또는 뚜껑으로 명명될 수 있다.
그리고, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어지는 실시 예들을 참조하면 명확해질 것이다. 여기에서, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 발명의 범주를 명확하게 이해할 수 있도록 하기 위해 예시적으로 제공되는 것이므로, 본 발명의 기술적 범위는 청구항들에 의해 정의되어야 할 것이다.
아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
[실시 예1]
도 1은 본 발명의 일 실시 예에 따른 리드 프레임 패키지의 평면도이고, 도 2는 본 발명의 일 실시 예에 따른 리드 프레임 패키지의 측면도이다.
도 1을 참조하면, 리드 프레임(100)에는 대략 중심 부분에 형성된 다이 패들(102)을 둘러싸는 각 측면(예컨대, 4각의 측면)에 다수의 리드(104)들이 형성되어 있다. 여기에서, 각 리드는 다이 패들(102)에 형성(부착)되는 반도체 칩(110)에 형성된 각 칩 패드(도시 생략)와 전기적으로 접속, 예컨대 금속 와이어(도시 생략) 등을 통해 전기적으로 접속될 수 있다.
그리고, 다이 패들(102)을 둘러싸는 형태로 각 측면에 형성된 다수의 리드(104)들 중 n개의 특정 리드(106a 내지 106d)(예컨대, 리드 프레임(100) 내 4방향 모서리 부근의 4개의 리드)에는 배출 홀(108a 내지 108d)들이 각각 형성되는데, 이러한 배출 홀(108a 내지 108d)들은 후속하는 공정에서 반도체 칩(110)의 밀봉을 위해 리드 프레임(100)의 소정 위치에 윈도우(114)를 부착할 때 캐비티(반도체 칩이 실장되는 캐비티) 내의 공기 압력을 외부로 배출해 주는 역할을 하게 된다.
여기에서, 배출 홀이 각각 형성되는 n개의 특정 리드는, 4개의 리드를 구성하는 상기와는 달리, 리드 프레임(100) 내 대각 방향으로 대향하는 사각 모서리 부근의 2개의 리드로 구성할 수도 있음은 물론이다.
도 2를 참조하면, 반도체 칩(110)과 다수의 리드(104) 등이 형성된 캐비티 영역을 밀봉하기 위한 윈도우(114)가 접착제(112)를 통해 리드 프레임(100)의 소정 위치에 접착되는데, 이러한 윈도우(114)는, 예컨대 구리 등과 같은 스테인리스 재질이거나 혹은 고강성을 갖는 플라스틱 재질일 수 있다. 그리고, 윈도우(114)를 리드 프레임(100)의 목표 위치에 접착시키기 위한 접착제로서는, 예컨대 솔더 페이스트, 에폭시 페이스트 등을 사용할 수 있다.
즉, 본 실시 예의 리드 프레임 패키지는 n개의 특정 리드에 배출 홀을 형성해 주기 때문에 윈도우를 리드 프레임에 부착할 때 공기 압력(캐비티에서의 공기 압력)에 기인하여 윈도우가 틸트되는 바람직하지 못한 현상을 효과적으로 방지할 수 있다.
도 3a 및 3b는 본 발명에 적용되는 배출 홀의 단면 구조도로서, 도 3a를 참조하면 특정 리드에 형성되는 배출 홀은 반도체 칩(110) 측의 제 1 홀 직경(302a)은 그 대향하는 측의 제 2 홀 직경(302b)보다 상대적으로 작게 형성하는 것이 바람직한데, 이것은 리드 프레임 패키지를 보드 상에 장착(접착)할 때 사용되는 접착제가 배출 홀을 통해 유입되어 캐비티 영역으로 확산되는 것을 어느 정도 차단해 주는 효과를 얻기 위해서이다.
다시 도 3b를 참조하면, 본 실시 예의 리드 프레임 패키지에 적용되는 배출 홀(특정 리드 부분에 형성된 배출 홀)의 주변, 예컨대 캐비티 영역 측의 배출 홀 주변에는 리드 프레임 패키지를 보드에 장착할 때 접착제가 캐비티 영역으로 유입 확산, 즉 접착제가 배출 홀을 통해 유입되어 주변 너머(캐비티 영역 내)로 확산되는 것을 방지하기 위한 걸림 부재(304)를 더 형성할 수 있는데, 이러한 걸림 부재(304)는 제 1 홀 직경(302a)의 주변을 둘러싸는 오목 홈 형상으로 형성할 수 있다.
따라서, 상술한 바와 같은 구조를 갖는 본 실시 예의 리드 프레임 패키지는 다음과 같은 일련의 공정들을 진행함으로써 제작될 수 있다.
먼저, 다이 패들(102)을 둘러싸는 각 측면에 다수의 리드(104)가 형성된 리드 프레임(100)을 준비하고, 에칭 공정 등을 실시하여 다수의 리드(104) 중 n개의 특정 리드(106a 내지 106d)에 배출 홀(108a 내지 108d)을 형성한다.
여기에서, 배출 홀은, 1차 에칭 공정을 실시하여 제 1 홀 직경(302a)을 갖는 1차 홀을 형성하고, 2차 에칭 공정을 실시하여 반도체 칩(110)의 대향하는 측의 1차 홀에 제 2 홀 직경(302b)을 갖는 2차 홀을 형성하는 방식을 통해 반도체 칩(110) 측의 제 1 홀 직경(302a)을 그 대향하는 측의 제 2 홀 직경(302b)보다 상대적으로 작게 형성할 수 있다.
다시, 리드 프레임 패키지를 보드에 장착할 때 접착제가 캐비티 영역으로 유입되어 배출 홀의 주변 너머로 확산되는 것을 방지(억제)할 수 있도록 제 1 홀 직경(302a)의 주변을 둘러싸는 오목 홈 형상으로 걸림 부재(304)를 형성한다.
이후, 접착제 등을 이용하는 접착 공정을 실시하여 다이 패들(102) 상의 목표 위치에 반도체 칩(110)을 부착하고, 다수의 리드(104)와 반도체 칩(110)을 밀봉하는 윈도우(114)를 접착제(112)를 통해 리드 프레임(100) 상의 목표 위치에 접착시킴으로써, 본 실시 예의 차량용 반도체 패키지, 즉 리드 프레임 패키지의 제작을 완료할 수 있다.
[실시 예2]
도 4는 본 발명의 다른 실시 예에 따른 리드 프레임 패키지의 평면도이고, 도 5는 본 발명의 다른 실시 예에 따른 리드 프레임 패키지의 측면도이다.
도 4를 참조하면, 리드 프레임(400)에는 대략 중심 부분에 형성된 다이 패들(402)을 둘러싸는 각 측면(예컨대, 4각의 측면)에 다수의 리드(404)들이 형성되어 있다. 여기에서, 각 리드는 다이 패들(402)에 형성(부착)되는 반도체 칩(410)에 형성된 각 칩 패드(도시 생략)와 전기적으로 접속, 예컨대 금속 와이어(도시 생략) 등을 통해 전기적으로 접속될 수 있다.
그리고, 반도체 칩(410)이 실장(부착)되는 다이 패들(402)의 n개의 소정 위치(예컨대, 다이 패들의 대략 4방향 모서리, 다이 패들 내 대각 방향으로 대향하는 사각 모서리 부근 2군데 등)에는 배출 홀(406a 내지 406d)들이 각각 형성되는데, 이러한 배출 홀(406a 내지 406d)들은 후속하는 공정에서 반도체 칩(410)의 밀봉을 위해 리드 프레임(400)의 소정 위치에 윈도우(414)를 부착할 때 캐비티(반도체 칩이 실장되는 캐비티) 내의 공기 압력을 외부로 배출해 주는 역할을 하게 된다.
도 5를 참조하면, 반도체 칩(410)과 다수의 리드(404) 등이 형성된 캐비티 영역을 밀봉하기 위한 윈도우(414)가 접착제(412)를 통해 리드 프레임(400)의 소정 위치에 접착되는데, 이러한 윈도우(414)는, 예컨대 구리 등과 같은 스테인리스 재질이거나 혹은 고강성을 갖는 플라스틱 재질일 수 있다. 그리고, 윈도우(414)를 리드 프레임(400)의 목표 위치에 접착시키기 위한 접착제로서는, 예컨대 솔더 페이스트, 에폭시 페이스트 등을 사용할 수 있다.
즉, 본 실시 예의 리드 프레임 패키지는 다이 패들의 n개의 위치에 배출 홀들을 형성해 주기 때문에 윈도우를 리드 프레임에 부착할 때 공기 압력(캐비티에서의 공기 압력)에 기인하여 윈도우가 틸트되는 바람직하지 못한 현상을 효과적으로 방지할 수 있다.
또한, 본 실시 예에 적용되는 배출 홀은, 전술한 실시 예1에서와 동일하게, 반도체 칩(410) 측의 제 1 홀 직경은 그 대향하는 측의 제 2 홀 직경보다 상대적으로 작게 형성하는 것이 바람직한데, 이것은 리드 프레임 패키지를 보드 상에 장착(접착)할 때 사용되는 접착제가 캐비티 영역으로 유입되는 것을 어느 정도 차단해 주는 효과를 얻기 위해서이다.
그리고, 본 실시 예의 리드 프레임 패키지에 적용되는 배출 홀(특정 리드 부분에 형성된 배출 홀)의 주변, 예컨대 캐비티 영역 측의 배출 홀 주변에는, 전술한 실시 예1에서와 동일하게, 리드 프레임 패키지를 보드에 장착할 때 접착제가 캐비티 영역으로 유입, 즉 접착제가 배출 홀의 주변 너머로 확산되는 것을 방지하기 위한 걸림 부재를 더 형성할 수 있는데, 이러한 걸림 부재는, 전술한 실시 예1에서와 마찬가지로, 제 1 홀 직경의 주변을 둘러싸는 오목 홈 형상으로 형성할 수 있다.
따라서, 상술한 바와 같은 구조를 갖는 본 실시 예의 리드 프레임 패키지는 다음과 같은 일련의 공정들을 진행함으로써 제작될 수 있다.
먼저, 다이 패들(402)을 둘러싸는 각 측면에 다수의 리드(404)가 형성된 리드 프레임(400)을 준비하고, 에칭 공정 등을 실시하여 다이 패들(402)의 n개의 위치에 배출 홀(406a 내지 406d)을 형성한다.
여기에서, 배출 홀은, 전술한 실시 예1에서와 동일하게, 1차 에칭 공정을 실시하여 제 1 홀 직경을 갖는 1차 홀을 형성하고, 2차 에칭 공정을 실시하여 반도체 칩(410)의 대향하는 측의 1차 홀에 제 2 홀 직경을 갖는 2차 홀을 형성하는 방식을 통해 반도체 칩(410) 측의 제 1 홀 직경을 그 대향하는 측의 제 2 홀 직경보다 상대적으로 작게 형성할 수 있다.
다시, 리드 프레임 패키지를 보드에 장착할 때 접착제가 캐비티 영역으로 유입되어 배출 홀의 주변 너머로 확산되는 것을 방지(억제)할 수 있도록 제 1 홀 직경의 주변을 둘러싸는 오목 홈 형상으로 걸림 부재를 형성한다.
이후, 접착제 등을 이용하는 접착 공정을 실시하여 다이 패들(402) 상의 목표 위치에 반도체 칩(410)을 부착하고, 다수의 리드(404)와 반도체 칩(410)을 밀봉하는 윈도우(414)를 접착제(412)를 통해 리드 프레임(400) 상의 목표 위치에 접착시킴으로써, 본 실시 예의 차량용 반도체 패키지, 즉 리드 프레임 패키지의 제작을 완료할 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예를 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
100, 400 : 리드 프레임 102, 402 : 다이 패들
104, 404 : 리드 106a 내지 106d : 특정 리드
108a 내지 108d : 배출 홀 110, 410 : 반도체 칩
112, 412 : 접착제 114, 414 : 윈도우
302a : 제 1 홀 직 302b : 제 2 홀 직경
304 : 걸림 부재

Claims (24)

  1. 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성되며, 상기 다수의 리드 중 n개의 특정 리드에 배출 홀이 각각 형성되는 리드 프레임과,
    상기 다이 패들 상에 형성된 반도체 칩과,
    접착제를 통해 상기 리드 프레임 상에 접착되어 상기 다수의 리드와 반도체 칩을 밀봉하는 윈도우
    를 포함하는 리드 프레임 패키지.
  2. 제 1 항에 있어서,
    상기 n개의 특정 리드는,
    상기 리드 프레임 내 대각 방향으로 대향하는 사각 모서리 부근의 2개의 리드인
    리드 프레임 패키지.
  3. 제 1 항에 있어서,
    상기 n개의 특정 리드는,
    상기 리드 프레임 내 4방향 모서리 부근의 4개의 리드인
    리드 프레임 패키지.
  4. 제 1 항에 있어서,
    상기 배출 홀은,
    상기 반도체 칩 측의 제 1 홀 직경이 그 대향하는 측의 제 2 홀 직경보다 상대적으로 작게 형성되는
    리드 프레임 패키지.
  5. 제 4 항에 있어서,
    상기 패키지는,
    패키지를 보드에 장착할 때 상기 배출 홀을 통해 유입되는 상기 접착제가 캐비티 영역으로 확산되는 것을 방지하기 위한 걸림 부재
    를 더 포함하는 리드 프레임 패키지.
  6. 제 5 항에 있어서,
    상기 걸림 부재는,
    상기 제 1 홀 직경의 주변을 둘러싸는 형태로 형성된 오목 홈인
    리드 프레임 패키지.
  7. 제 1 항에 있어서,
    상기 접착제는,
    솔더 페이스트 또는 에폭시 페이스트인
    리드 프레임 패키지.
  8. 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성된 리드 프레임을 준비하는 과정과,
    상기 다수의 리드 중 n개의 특정 리드에 배출 홀을 형성하는 과정과,
    상기 다이 패들 상에 반도체 칩을 부착하는 과정과,
    상기 다수의 리드와 반도체 칩을 밀봉하는 윈도우를 접착제를 통해 상기 리드 프레임 상에 접착시키는 과정
    을 포함하는 리드 프레임 패키지 제조 방법.
  9. 제 8 항에 있어서,
    상기 배출 홀은,
    상기 반도체 칩 측의 제 1 홀 직경이 그 대향하는 측의 제 2 홀 직경보다 상대적으로 작게 형성되는
    리드 프레임 패키지 제조 방법.
  10. 제 9 항에 있어서,
    상기 배출 홀을 형성하는 과정은,
    1차 에칭 공정을 실시하여 상기 제 1 홀 직경을 갖는 1차 홀을 형성하는 과정과,
    2차 에칭 공정을 실시하여 상기 반도체 칩의 대향하는 측의 1차 홀에 상기 제 2 홀 직경을 갖는 2차 홀을 형성하는 과정
    을 포함하는 리드 프레임 패키지 제조 방법.
  11. 제 8 항에 있어서,
    상기 방법은,
    상기 배출 홀을 형성한 후, 상기 반도체 칩을 부착하기 전에, 패키지를 보드에 장착할 때 상기 배출 홀을 통해 유입되는 상기 접착제가 캐비티 영역으로 확산되는 것을 방지하기 위한 걸림 부재를 형성하는 과정
    을 더 포함하는 리드 프레임 패키지 제조 방법.
  12. 제 11 항에 있어서,
    상기 걸림 부재는,
    상기 제 1 홀 직경의 주변을 둘러싸는 오목 홈 형상으로 형성되는
    리드 프레임 패키지 제조 방법.
  13. 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성되며, 상기 다이 패들의 소정 위치에 n개의 배출 홀이 각각 형성되는 리드 프레임과,
    상기 다이 패들 상에 형성된 반도체 칩과,
    접착제를 통해 상기 리드 프레임 상에 접착되어 상기 다수의 리드와 반도체 칩을 밀봉하는 윈도우
    를 포함하는 리드 프레임 패키지.
  14. 제 13 항에 있어서,
    상기 n개의 배출 홀은,
    상기 다이 패들 내 대각 방향으로 대향하는 사각 모서리 부근에 형성된 2개의 홀인
    리드 프레임 패키지.
  15. 제 13 항에 있어서,
    상기 n개의 배출 홀은,
    상기 다이 패들 내 내 4방향 모서리 부근에 형성된 4개의 홀인
    리드 프레임 패키지.
  16. 제 13 항에 있어서,
    상기 배출 홀은,
    상기 반도체 칩 측의 제 1 홀 직경이 그 대향하는 측의 제 2 홀 직경보다 상대적으로 작게 형성되는
    리드 프레임 패키지.
  17. 제 16 항에 있어서,
    상기 패키지는,
    패키지를 보드에 장착할 때 상기 배출 홀을 통해 유입되는 상기 접착제가 캐비티 영역으로 확산되는 것을 방지하기 위한 걸림 부재
    를 더 포함하는 리드 프레임 패키지.
  18. 제 17 항에 있어서,
    상기 걸림 부재는,
    상기 제 1 홀 직경의 주변을 둘러싸는 형태로 형성된 오목 홈인
    리드 프레임 패키지.
  19. 제 13 항에 있어서,
    상기 접착제는,
    솔더 페이스트 또는 에폭시 페이스트인
    리드 프레임 패키지.
  20. 다이 패들을 둘러싸는 각 측면에 다수의 리드가 형성된 리드 프레임을 준비하는 과정과,
    상기 다이 패들의 소정 위치에 n개의 배출 홀을 형성하는 과정과,
    상기 다이 패들 상에 반도체 칩을 부착하는 과정과,
    상기 다수의 리드와 반도체 칩을 밀봉하는 윈도우를 접착제를 통해 상기 리드 프레임 상에 접착시키는 과정
    을 포함하는 리드 프레임 패키지 제조 방법.
  21. 제 20 항에 있어서,
    상기 배출 홀은,
    상기 반도체 칩 측의 제 1 홀 직경이 그 대향하는 측의 제 2 홀 직경보다 상대적으로 작게 형성되는
    리드 프레임 패키지 제조 방법.
  22. 제 21 항에 있어서,
    상기 배출 홀을 형성하는 과정은,
    1차 에칭 공정을 실시하여 상기 제 1 홀 직경을 갖는 1차 홀을 형성하는 과정과,
    2차 에칭 공정을 실시하여 상기 반도체 칩의 대향하는 측의 1차 홀에 상기 제 2 홀 직경을 갖는 2차 홀을 형성하는 과정
    을 포함하는 리드 프레임 패키지 제조 방법.
  23. 제 20 항에 있어서,
    상기 방법은,
    상기 배출 홀을 형성한 후, 상기 반도체 칩을 부착하기 전에, 패키지를 보드에 장착할 때 상기 배출 홀을 통해 유입되는 상기 접착제가 캐비티 영역으로 확산되는 것을 방지하기 위한 걸림 부재를 형성하는 과정
    을 더 포함하는 리드 프레임 패키지 제조 방법.
  24. 제 23 항에 있어서,
    상기 걸림 부재는,
    상기 제 1 홀 직경의 주변을 둘러싸는 오목 홈 형상으로 형성되는
    리드 프레임 패키지 제조 방법.
KR1020120086819A 2012-08-08 2012-08-08 리드 프레임 패키지 및 그 제조 방법 KR101398016B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120086819A KR101398016B1 (ko) 2012-08-08 2012-08-08 리드 프레임 패키지 및 그 제조 방법
US13/949,186 US9054089B2 (en) 2012-08-08 2013-07-23 Lead frame package having discharge holes and method of manufacturing the same
US14/722,110 US9633932B2 (en) 2012-08-08 2015-05-26 Lead frame package having discharge hole and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120086819A KR101398016B1 (ko) 2012-08-08 2012-08-08 리드 프레임 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140021143A KR20140021143A (ko) 2014-02-20
KR101398016B1 true KR101398016B1 (ko) 2014-05-30

Family

ID=50065596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086819A KR101398016B1 (ko) 2012-08-08 2012-08-08 리드 프레임 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9054089B2 (ko)
KR (1) KR101398016B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101398016B1 (ko) * 2012-08-08 2014-05-30 앰코 테크놀로지 코리아 주식회사 리드 프레임 패키지 및 그 제조 방법
DE102013217303A1 (de) * 2013-08-30 2015-03-05 Robert Bosch Gmbh Stanzgitter für ein Premold-Sensorgehäuse
US9728510B2 (en) 2015-04-10 2017-08-08 Analog Devices, Inc. Cavity package with composite substrate
CN106935518B (zh) * 2015-12-31 2019-04-12 无锡华润安盛科技有限公司 芯片封装方法
US10724907B2 (en) 2017-07-12 2020-07-28 Sensata Technologies, Inc. Pressure sensor element with glass barrier material configured for increased capacitive response
CN110945649B (zh) 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块
US20190391046A1 (en) * 2018-06-22 2019-12-26 Sensata Technologies, Inc. First level package for pressure sensor module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169870A (ja) * 1993-12-13 1995-07-04 Fujitsu Ten Ltd 集積回路の製造方法
KR20050030865A (ko) * 2003-09-26 2005-03-31 가부시끼가이샤 르네사스 테크놀로지 반도체장치의 제조방법
KR20050063700A (ko) * 2003-12-22 2005-06-28 가부시끼가이샤 르네사스 테크놀로지 반도체장치의 제조방법 및 반도체장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6089920A (en) * 1998-05-04 2000-07-18 Micron Technology, Inc. Modular die sockets with flexible interconnects for packaging bare semiconductor die
US6373127B1 (en) * 1998-09-29 2002-04-16 Texas Instruments Incorporated Integrated capacitor on the back of a chip
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
US7557491B2 (en) * 2006-02-09 2009-07-07 Citizen Holdings Co., Ltd. Electronic component package
TWI368956B (en) * 2007-08-10 2012-07-21 Siliconware Precision Industries Co Ltd Multichip stack structure and method for fabricating the same
US7838980B1 (en) * 2007-09-27 2010-11-23 National Semiconductor Corporation TO263 device package having low moisture sensitivity
US8097934B1 (en) * 2007-09-27 2012-01-17 National Semiconductor Corporation Delamination resistant device package having low moisture sensitivity
JP2009164475A (ja) * 2008-01-09 2009-07-23 Yamaha Corp マイクロフォンパッケージ、リードフレーム、モールド基板及びマイクロフォンパッケージの実装構造
EP2252077B1 (en) * 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
JP4979788B2 (ja) * 2010-03-30 2012-07-18 株式会社菊池製作所 流量センサーおよび流量検出装置
TWI419290B (zh) * 2010-10-29 2013-12-11 Advanced Semiconductor Eng 四方扁平無引腳封裝及其製作方法
KR101693642B1 (ko) 2010-12-21 2017-01-17 삼성전자 주식회사 발광소자 패키지 제조방법
DE102011075260B4 (de) * 2011-05-04 2012-12-06 Robert Bosch Gmbh MEMS-Mikrofon
WO2013052676A1 (en) * 2011-10-07 2013-04-11 Analog Devices, Inc. Systems and methods for air release in cavity packages
JP5855917B2 (ja) * 2011-11-17 2016-02-09 セイコーインスツル株式会社 光センサ装置
KR101398016B1 (ko) * 2012-08-08 2014-05-30 앰코 테크놀로지 코리아 주식회사 리드 프레임 패키지 및 그 제조 방법
US8941223B2 (en) * 2012-09-10 2015-01-27 Invensense, Inc. MEMS device package with conductive shell
JP6136349B2 (ja) * 2013-02-22 2017-05-31 セイコーエプソン株式会社 電子デバイス、電子機器及び移動体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169870A (ja) * 1993-12-13 1995-07-04 Fujitsu Ten Ltd 集積回路の製造方法
KR20050030865A (ko) * 2003-09-26 2005-03-31 가부시끼가이샤 르네사스 테크놀로지 반도체장치의 제조방법
KR20050063700A (ko) * 2003-12-22 2005-06-28 가부시끼가이샤 르네사스 테크놀로지 반도체장치의 제조방법 및 반도체장치

Also Published As

Publication number Publication date
US9633932B2 (en) 2017-04-25
US9054089B2 (en) 2015-06-09
KR20140021143A (ko) 2014-02-20
US20140042605A1 (en) 2014-02-13
US20150279767A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
KR101398016B1 (ko) 리드 프레임 패키지 및 그 제조 방법
US9227838B2 (en) Cavity-type semiconductor package and method of packaging same
US6509636B1 (en) Semiconductor package
US20070007634A1 (en) Method for manufacturing semiconductor chip package
US20050212108A1 (en) Semiconductor chip package
US9153706B2 (en) Film-covered open-cavity sensor package
US9111878B2 (en) Method for forming a semiconductor device assembly having a heat spreader
JP5708688B2 (ja) センサパッケージの製造方法
US20130328220A1 (en) Integrated circuit packaging system with film assist and method of manufacture thereof
US10468319B2 (en) Low-profile electronic package
US20020163066A1 (en) Semiconductor package and method for fabricating the same
JPH07335912A (ja) 半導体センサのパッケージ
JP2012204667A (ja) 半導体装置
US8080448B1 (en) Semiconductor device with nested rows of contacts
KR100345163B1 (ko) 볼 그리드 어레이 패키지
US8987056B2 (en) Integrated circuit package system with support carrier and method of manufacture thereof
JP4231861B2 (ja) 半導体装置
CN112951855A (zh) 图像传感器芯片的封装方法及封装件
US20070252248A1 (en) Packaging of Intergrated Circuits to Lead Frames
TWI288969B (en) Active device base and leadframe utilizing the base
JP4917305B2 (ja) 半導体装置及びその製造方法
JPH0415945A (ja) 樹脂封止型半導体装置
KR20040091943A (ko) 와이어 본딩 능력을 향상하는 리드프레임
KR20040080598A (ko) 반도체 패키지용 리드 프레임
JPH0314262A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170510

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190507

Year of fee payment: 6