JP2013197365A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013197365A
JP2013197365A JP2012063680A JP2012063680A JP2013197365A JP 2013197365 A JP2013197365 A JP 2013197365A JP 2012063680 A JP2012063680 A JP 2012063680A JP 2012063680 A JP2012063680 A JP 2012063680A JP 2013197365 A JP2013197365 A JP 2013197365A
Authority
JP
Japan
Prior art keywords
electrode terminal
connector
semiconductor device
component
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012063680A
Other languages
English (en)
Inventor
Takeshi Fukui
剛 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012063680A priority Critical patent/JP2013197365A/ja
Priority to CN2012103103373A priority patent/CN103325748A/zh
Priority to US13/607,701 priority patent/US9059153B2/en
Publication of JP2013197365A publication Critical patent/JP2013197365A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】大電流を流すために電極面積を増大し、コネクタ面積を大きくしても、半導体チップが封止された半導体装置の内部応力による信頼性の低下を防止し、組立工程での歩留を確保できる半導体装置を提供する。
【解決手段】半導体装置８０には、半導体チップ２、第１の電極端子、第２の電極端子、及びコネクタ５が設けられる。半導体チップは、第１の電極端子上に載置される。第２の電極端子は、第１の電極端子と離間配置される。コネクタは、第１乃至第３の構成部からなり、第１の構成部は第１の接続部を介して半導体チップの電極上に載置され、第３の構成部は第２の接続部を介して第２の電極端子上に載置され、第２の構成部は第１及び第３の構成部を連結し、第１乃至第３の構成部の内、少なくとも１つには穴が設けられる。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
ＩＧＢＴ（insulated gate bipolar transistor）やパワーＭＯＳトランジスタなどのパワー素子が封止される半導体装置では、パワー素子の電極と電極端子の間を接続するコネクタ、或いはパワー素子の電極と別のパワー素子の電極の間を接続するコネクタなどが多用される。コネクタが使用されるコネクタ接合型半導体装置は、民生用及び産業用のパワー分野に適用される。近年、パワー素子には、大電流化や高耐圧化が強く要求されている。
パワー素子に大電流を流すために電極面積を増大するとコネクタ面積が大きくなり、内部応力により半導体チップが封止された半導体装置の信頼性が低下するという問題点がある。また、組立工程での歩留が低下するという問題点がある。
特開２００８−１０８８３１号公報
本発明は、信頼性を向上することができる半導体装置を提供することにある。
一つの実施形態によれば、半導体装置には、半導体チップ、第１の電極端子、第２の電極端子、及びコネクタが設けられる。半導体チップは、第１の電極端子上に載置される。第２の電極端子は、第１の電極端子と離間配置される。コネクタは、第１乃至第３の構成部からなり、第１の構成部は第１の接続部を介して半導体チップの電極上に載置され、第３の構成部は第２の接続部を介して第２の電極端子上に載置され、第２の構成部は第１及び第３の構成部を連結し、第１乃至第３の構成部の内、少なくとも１つには穴が設けられる。
第一の実施形態に係る半導体装置を示す平面図である。 図１のＡ−Ａ線に沿う半導体装置の断面図である。 第一の実施形態に係る穴形成領域の拡大断面図である。 第一の実施形態に係る穴の形状を示す平面図である。 第一の実施形態に係る電極にかかる応力を示す図である。 第一の実施形態に係る前処理によるΔＩｄｓの変化を示す図である。 第一の実施形態に係る前処理によるＴＣＴ試験でのΔＩｄｓの変化を示す図である。 第一の変形例の半導体装置を示す平面図である。 図８のＢ−Ｂ線に沿う断面図である。 第二の実施形態に係る半導体装置を示す平面図である。 図１０のＣ−Ｃ線に沿う断面図である。 第三の実施形態に係る半導体装置を示す平面図である。 第三の実施形態に係るレーザ刻印の配置を示す図である。 第三の実施形態に係るレーザ刻印の配置を示す図である 第二の変形例の半導体装置を示す平面図である。 第四の実施形態に係る半導体装置を示す平面図である。
以下本発明の実施形態について図面を参照しながら説明する。
（第一の実施形態）
まず、本発明の第一の実施形態に係る半導体装置について、図面を参照して説明する。図１は半導体装置を示す平面図である。図２は図１のＡ−Ａ線に沿う半導体装置の断面図である。図３は穴形成領域の拡大断面図である。図４は穴の形状を示す平面図である。本実施形態では、半導体チップ上のコネクタに穴を設けて内部応力を低減している。
図１に示すように、半導体装置８０には、電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、コネクタ６、及び封止材７が設けられる。半導体装置８０は、半導体チップ２が封止され、電極端子と電極がコネクタで接合されたコネクタ接合型半導体装置である。半導体装置８０は、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。
ここで、半導体チップ２は、ＩＧＢＴ（insulated gate bipolar transistor）である。電極端子１はドレイン電極端子である。電極端子３はソース電極端子である。電極端子４はゲート電極端子である。
半導体チップ２は、電極端子１上に載置される。コネクタ５は、構造部５ａ乃至５ｃから構成される。コネクタ５の構造部５ａは、半導体チップ２の図示しないソース電極上に載置される。コネクタ５の構造部５ｃは、電極端子３上に載置される。コネクタ５の構造部５ｂは、コネクタ５の構造部５ａとコネクタ５の構造部５ｃの間を連結する。コネクタ６は、構造部６ａ乃至６ｃから構成される、コネクタ６の構造部６ａは、半導体チップ２の図示しないゲート電極上に載置される。コネクタ６の構造部６ｃは、電極端子４上に載置される。コネクタ６の構造部６ｂは、コネクタ６の構造部６ａとコネクタ６の構造部６ｃの間を連結する。
半導体チップ２上のコネクタ５の構成部５ａには、中央部に穴が複数設けられる穴形成領域８が設けられる。穴形成領域８を設けることにより、半導体装置８０に発生する内部応力が低減され、組み立て工程の歩留を向上することができる（詳細は後述する）。
電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、及びコネクタ６は、封止材７で樹脂封止される。なお、電極端子３及び電極端子４の図中右端部は露呈される。コネクタ５、コネクタ６、電極端子１、電極端子３、及び電極端子４は、例えばＣｕ（銅）から構成される。封止材７は、例えばエポキシ樹脂から構成される。
ここでは、コネクタ５及びコネクタ６はＣｕ（銅）から構成されているが、代わりにニッケル（Ｎｉ）メッキされた銅（Ｃｕ）、銀（Ａｇ）メッキされた銅（Ｃｕ）、金（Ａｕ）メッキされた銅（Ｃｕ）、銅合金、或いはアルミニウム（Ａｌ）などを用いてもよい。また、封止材７はエポキシ樹脂から構成されているが、代わりにシリコーン樹脂などを用いてもよい。
ＩＧＢＴである半導体チップ２は、ソース電極がゲート電極よりも面積が大きく設計されている。比較的面積の大きなソース電極にコネクタ接合するために、コネクタ５の構造部５ａはコネクタ６の構造部６ａよりも面積が大きく設定される。
図２に示すように、電極端子１の第一主面（表面）上に接着部９ａを介して半導体チップ２が設けられる。接着部９ａは、電極端子１と半導体チップ２を接合する。電極端子１の第一主面と相対向する第二主面（裏面）は露呈される。半導体チップ２の第一主面（表面）上に接着部９ｂを介してコネクタ５の構成部５ａが設けられる。接着部９ｂは、半導体チップ２とコネクタ５の構成部５ａを接合する。接着部９ｃは、電極端子３とコネクタ５の構成部５ｃを接合する。
接着部９ａ乃至９ｃは、Ｐｂ（鉛）フリー半田（例えば、Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅））から構成される。なお、Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅）系半田の代わりに、Ｓｎ（錫）−Ｃｕ（銅）系半田、Ｓｎ（錫）−Ｚｎ（亜鉛）系半田、Ｓｎ（錫）−Ｂｉ（ビスマス）系半田、或いはＳｎ（錫）−３７Ｐｂ（鉛）半田などを用いてもよい。
図３に示すように、穴形成領域８部での半導体装置８０では、ＩＧＢＴである半導体チップ２のＮ層２１の第一主面（表面）にＰ層２２が設けられる。Ｐ層２２の第一主面（表面）には、Ｎ＋ソース層２３が設けられる。なお、Ｎ層２１の第一主面（表面）と相対向する第二主面（裏面）側には、図示しないＮ＋バッファ層、Ｐ＋ドレイン層、及びドレイン電極などが設けられる。
Ｐ層２２と隣接するＰ層２２の間のＮ層２１の第一主面（表面）上には、ゲート絶縁膜２４とゲート電極２５がＰ層２２及びＮ＋ソース層２３とオーバーラップするように積層形成される。ゲート絶縁膜２４とゲート電極２５の周囲には、絶縁膜２６が設けられる。Ｐ層２２、Ｎ＋ソース層２３、及び絶縁膜２６上には、ソース電極２７が設けられる。
ソース電極２７の第一主面（表面）上には、ソース電極２７とコネクタ５の構成部５ａを固着する接着部９ｂが設けられる。接着部９ｂの第一主面（表面）上には、複数の穴１１を有するコネクタ５の構成部５ａが設けられる。コネクタ５は、厚さＴ１を有する。穴１１は、幅Ｗ１を有する。穴１１と隣接する穴１１の間隔は、幅Ｗ２を有する。穴１１には、接着部９ｂが高さＨ１までせり上がるように形成される。高さＨ１は、例えば、コネクタ５の厚さＴ１の（１／２）までせり上がっている。
コネクタ５の構成部５ａ及び接着部９ｂの第一主面（表面）上には、コネクタ５の構成部５ａ及び接着部９ｂを覆うように封止材７が設けられる。
図４（ａ）に示すように、本実施形態の半導体装置８０では、表面から見た穴１１の形状を四角形（断面は四角柱形状）にしている。穴１１を四角形にすると半導体チップ２と相似した形状となり、半導体装置８０の内部応力の回転方向に対する制御能力が向上するという利点がある。
なお、図４（ｂ）に示すように、表面から見た穴１１の形状を円形（断面は円柱）にしてもよい。この場合、半導体装置８０での組み立て工程中の半田溶融時での抵抗を減少でき、発生するボイドを低減する利点がある。表面から見た穴１１の形状を楕円形（断面は楕円柱）にしてもよい。
ここで、穴形成領域８の中心位置は、内部応力の緩和を考慮して半導体チップ２と当接するコネクタ５の構成部５ａの中心位置に合わせるのが好ましい。穴１１を複数設けた場合、左右対称に配置するのが好ましい。穴１１の数を複数設けているが１つ設けてもよい。穴１１は、半導体チップ２と当接するコネクタ５の構成部５ａの面積の３％以上にし、半導体装置８０のオン抵抗（Ｒｏｎ）に影響を与えない面積に抑えるのが好ましい。
次に、半導体装置の信頼性について図５乃至７を参照して説明する。図５は電極にかかる応力を示す図である。図６は前処理によるΔＩｄｓの変化を示す図である。図７はＴＣＴ試験でのΔＩｄｓの変化を示す図である。
図５に示すように、穴形成領域８が設けられていない比較例の半導体装置と比較して、穴形成領域８が設けられる本実施形態の半導体装置８０では、穴１１により内部応力が２８％低減される。
図６に示すように、ＴＣＴ（Thermal Cycling Test 熱衝撃サイクルテスト）試験の前に実行される前処理により、比較例の半導体装置ではΔＩｄｓ（ドレインーソース間に流れるドレイン電流の変化）が変化するのに対して、本実施形態の半導体装置８０ではΔＩｄｓの変化を大幅に抑制することができる。
具体的には、前処理１サイクルで、比較例の半導体装置ではΔＩｄｓが１０％変化するのに対して、本実施形態の半導体装置８０ではΔＩｄｓの変化がほとんどない（略０％）。また、前処理３サイクルを実施しても、本実施形態の半導体装置８０ではΔＩｄｓの変化がほとんど発生しない（略０％）。
なお、前処理１サイクルでは、８５℃／（湿度）８５％で１６８Ｈ放置と２６０℃でのリフロー処理が繰り返し３回実行される。
図７に示すように、ＴＣＴ試験を１００サイクル実施すると、比較例の半導体装置ではΔＩｄｓが１００％変化する。一方、本実施形態の半導体装置８０では、穴１１が設けられる穴形成領域８をコネクタ５の構成部５ａに設けて内部応力を緩和しているのでΔＩｄｓの変化がほとんどない（略０％）。
上述したように、本実施形態の半導体装置では、電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、コネクタ６、及び封止材７が設けられる。電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、及びコネクタ６は、封止材７で樹脂封止される。半導体チップ２上のコネクタ５の構成部５ａには、中央部に穴１１が複数設けられる穴形成領域８が設けられる。
このため、半導体装置８０に発生する内部応力を大幅に低減することができる。また、穴１１を設けることにより、半田のフラックスの揮発成分を容易に排出することができ半田ボイドの発生を大幅に抑制することができる。また、穴１１を設けることにより、半田厚のバラツキ、コネクタ５の位置ズレ等を大幅に低減することができる。したがって、半導体装置８０の信頼性を向上することができ、組み立て工程の歩留を向上することができる。
なお、本実施形態では、接着部９ｂを介して、半導体チップ２のソース電極２７上に設けられるコネクタ５の構成部５ａに穴１１を設けているが、図８及び図９に示す第一の変形例の半導体装置８０ａのように、接着部９ｃを介して、ソース電極端子である電極端子３上に設けられるコネクタ５の構成部５ｃに穴１１を設けてもよい。具体的には、図８に示すように、電極端子３と構成部５ｃが当接する領域の構成部５ｃ中央部に穴形成領域３１を設ける。図９に示すように、穴１１は幅Ｗ１で、穴１１と穴１１の間の構成部５ｃが幅Ｗ２に形成している。穴１１の部分では、半田である接着部９ｂが高さＨ１までせり上がるように形成している。高さＨ１は、例えば、コネクタ５の厚さＴ１の（１／２）になるように形成している。
また、本実施形態では、ＩＧＢＴに適用しているが、パワーＭＯＳトランジスタ、パワーＩＣ、パワーモジュール等にも適用することができる。
また、本実施形態では、ソース電極２７上のコネクタ５の構成部５ａに穴１１を設けているが、更にゲート電極２７上のコネクタ６の構成部６ａにも穴１１を設けてもよい。
（第二の実施形態）
次に、本発明の第二の実施形態に係る半導体装置について、図面を参照して説明する。図１０は半導体装置を示す平面図である。図１１は図１０のＣ−Ｃ線に沿う断面図である。本実施形態では、半導体チップ上のコネクタの接着部と当接する端部の厚さを外側になるほど薄くなるようにして内部応力を低減している。
以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１０に示すように、半導体装置８１には、電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、コネクタ６、及び封止材７が設けられる。半導体チップ２上のコネクタ５の構成部５ａａには、端部に傾斜形成領域３２が設けられる。
半導体装置８１は、半導体チップ２が封止され、電極端子と電極がコネクタで接合されたコネクタ接合型半導体装置である。半導体装置８１は、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。
図１１に示すように、半導体装置８１では、半導体チップ２上のコネクタ５の構成部５ａａの端部（例えば、構成部５ａａの２０％の領域）を接着部９ｂが当接する側を外側に向かって薄くするように形成している（幅Ｗ１１、高さＨ１１）。高さＨ１１を、例えば、２０〜５０μｍに設定するのが好ましい。ここでは、直線的に厚さを薄くしているが、段差を設けたり、或いはＲ状の形状にしてもよい。
構成部５ａａの端部に傾斜形成領域３２を設けると、構成部５ａａの端部の半田量が増加する。
上述したように、本実施形態の半導体装置では、電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、コネクタ６、及び封止材７が設けられる。半導体チップ２上のコネクタ５の構成部５ａａには、端部に傾斜形成領域３２が設けられる。
このため、内部応力が集中し、クラックの起点となるコネクタ５の構成部５ａａの端部の半田厚を厚くできるので半導体装置８１の信頼性を向上することができる。また、過度に半田量を増やす必要がないのでコネクタ５の位置バラツキや傾きを減少することができる。
（第三の実施形態）
次に、本発明の第三の実施形態に係る半導体装置について、図面を参照して説明する。図１２は半導体装置を示す平面図である。図１３及び図１４はレーザ刻印の配置を示す図である。本実施形態では、半導体チップを載置する電極端子にレーザ刻印を設けている。
以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１２に示すように、半導体装置８２には、電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、コネクタ６、及び封止材７が設けられる。半導体チップ２の周囲のコネクタ５の構成部５ａの第１主面表面には、レーザ刻印形成領域３３が設けられる。
半導体装置８２は、半導体チップ２が封止され、電極端子と電極がコネクタで接合されたコネクタ接合型半導体装置である。半導体装置８２は、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。
図１３に示すように、レーザ刻印形成領域３３は、複数の凹部４１から構成される。凹部４１は、レーザ照射により形成される。凹部４１は、半導体チップ２が載置されるチップ載置領域に対して等距離に離間配置される。凹部４１は、ストライプ状をなし、例えば、長さが３００μｍ以上、深さ３〜１００μｍの範囲に設定される。凹部４１は、コーナーカット領域である領域Ａ、左右の辺の中央部である領域Ｂ、及び上下の辺の中央部である領域Ｃを除く部分に配置される。領域Ａは、例えば、チップ載置領域のコーナー部から例えば１００μｍまでの範囲である。領域Ｂは、例えば、｛（半導体チップ２の側面の長さ＋１００）／３μｍ｝の範囲である。領域Ｂは、例えば、｛（半導体チップ２の上面の長さ＋１００）／３μｍ｝の範囲である。
図１４に示すように、円形をなして直列に７個配置される凹部４２がチップ載置領域のコーナー部の８ヶ所に配置されるように、レーザ刻印形成領域３３を設けてもよい。
上述したように、本実施形態の半導体装置では、電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、コネクタ６、及び封止材７が設けられる。半導体チップ２の周囲のコネクタ５の構成部５ａの第１主面表面には、レーザ刻印形成領域３３が設けられる。
このため、半導体チップ２の載置位置を高精度に配置することが可能となる。また、接着部９ｂの半田厚のバラツキを低減化することができる。したがって、半導体装置８２の組み立て歩留や信頼性を向上することができる。
なお、本実施形態では、半導体チップ２を載置する電極端子１にレーザ刻印を設けているが必ずしもこれに限定されるものではない。例えば、図１５に示す第二の変形例の半導体装置８２ａのソース電極端子である電極端子３にレーザ刻印を設けてもよい。
（第四の実施形態）
次に、本発明の第四の実施形態に係る半導体装置について、図面を参照して説明する。図１６は半導体装置を示す平面図である。本実施形態では、コネクタの連結部分に穴形成領域を設けている。
以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１６に示すように、半導体装置８３には、電極端子１、半導体チップ２、電極端子３、電極端子４、コネクタ５、コネクタ６、及び封止材７が設けられる。
半導体装置８３は、半導体チップ２が封止され、電極端子と電極がコネクタで接合されたコネクタ接合型半導体装置である。半導体装置８３は、電鉄応用分野、電気自動車、インバータ分野、誘導加熱分野など種々の分野に適用される。
コネクタ５の連結部分である構成部５ｂには、穴形成領域５１が設けられる。コネクタ６の連結部分である構成部６ｂには、穴形成領域５２が設けられる。穴形成領域５１と穴形成領域５２には、四角形或いは円形をなす穴１１が設けられる。穴形成領域５１及び穴形成領域５２を設けると、コネクタ５と封止材７の接触面積が増大し、コネクタ６と封止材７の接触面積が増大する。
上述したように、本実施形態の半導体装置では、コネクタ５の連結部分である構成部５ｂには、穴形成領域５１が設けられる。コネクタ６の連結部分である構成部６ｂには、穴形成領域５２が設けられる。
このため、アンカー効果によりコネクタ５及びコネクタ６と封止材７の密着性を向上することができる。したがって、半導体装置９３の信頼性を向上することができる。
なお、第一の実施形態では穴１１を半導体チップ２上のコネクタ５の構成部５ａに設け、第一の変形例では穴１１を電極端子３上のコネクタ５の構成部５ｃに設け、第四の実施形態では穴１１をコネクタ５の中継部分である構成部５ｂとコネクタ６の中継部分である構成部６ｂに設けているが、必ずしもこれに限定されるものではない。穴１１は、半導体チップ２上のコネクタ５の構成部５ａ、電極端子３上のコネクタ５の構成部５ｃ、及びコネクタの中継部分の少なくとも１つに設ければよい（例えば、３つの部分すべてに設けてもよい）。
また、第三の実施形態では半導体チップ２の周囲の電極端子１の第１主面上にレーザ刻印を設け、第二の変形例ではコネクタ５の構成部５ｃと当接する電極端子３の第１主面上にレーザ刻印を設けているが必ずしもこれに限定されるものではない。例えば、電極端子１、電極端子３、及び電極端子４にレーザ刻印を設けてもよい。
また、実施形態では、ＩＧＢＴからなる半導体チップ２が搭載された半導体装置に適用したが、複数の半導体チップが搭載され、半導体チップ間をコネクタで接続する半導体モジュールなどにも適用することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、３、４ 電極端子
２ 半導体チップ２
５、６ コネクタ
５ａ〜５ｃ、５ａａ、６ａ〜６ｃ 構成部
７ 封止材
８、３１ 穴形成領域
９ａ〜９ｃ 接着部
１１ 穴
２１ Ｎ層
２２ Ｐ層
２３ Ｎ＋ソース層
２４ ゲート絶縁膜
２５ ゲート電極
２６ 絶縁膜
２７ ソース電極
３２ 傾斜形成領域
３３、３４ レーザ刻印形成領域
４１、４２ 凹部
５１、５２ 穴形成領域
８０〜８３、８０ａ、８２ａ 半導体装置
Ｈ１、Ｈ１１ 高さ
Ｔ１ 厚さ
Ｗ１、Ｗ２、Ｗ１１ 幅

Claims (10)

  1. 第１の電極端子上に載置される半導体チップと、
    前記第１の電極端子と離間配置される第２の電極端子と、
    第１乃至第３の構成部からなり、前記第１の構成部は第１の接続部を介して前記半導体チップの電極上に載置され、前記第３の構成部は第２の接続部を介して前記第２の電極端子上に載置され、前記第２の構成部は前記第１及び第３の構成部を連結し、前記第１乃至第３の構成部の内、少なくとも１つには穴が設けられるコネクタと、
    を具備することを特徴とする半導体装置。
  2. 前記穴は、表面から見て四角形、円形、或いは楕円形を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記穴には、前記コネクタの厚さの（１／２）まで接続部がせり上がっていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 第１の電極端子上に載置される半導体チップと、
    前記第１の電極端子と離間配置される第２の電極端子と、
    第１乃至第３の構成部からなり、前記第１の構成部は第１の接続部を介して前記半導体チップの電極上に載置され、前記第１の接合部に当接する端部において前記第１の接合部側の厚さが外側になるほど薄くなり、前記第３の構成部は第２の接続部を介して前記第２の電極端子上に載置され、前記第２の構成部は前記第１及び第３の構成部を連結するコネクタと、
    を具備することを特徴とする半導体装置。
  5. 第１主面に半導体チップが載置され、前記半導体チップの周囲を取り囲むように第1主面表面に凹部が設けられる第１の電極端子と、
    前記第１の電極端子と離間配置される第２の電極端子と、
    第１乃至第３の構成部からなり、前記第１の構成部は第１の接続部を介して前記半導体チップの電極上に載置され、前記第３の構成部は第２の接続部を介して前記第２の電極端子上に載置され、前記第２の構成部は前記第１及び第３の構成部を連結するコネクタと、
    を具備することを特徴とする半導体装置。
  6. 第１の電極端子上に載置される半導体チップと、
    前記第１の電極端子と離間配置される第２の電極端子と、
    第１乃至第３の構成部からなり、前記第１の構成部は第１の接続部を介して前記半導体チップの電極上に載置され、前記第３の構成部は第２の接続部を介して前記第２の電極端子上に載置され、前記第２の構成部は前記第１及び第３の構成部を連結するコネクタと、
    前記第２の電極端子の前記第３の構成部と当接する部分の周囲を取り囲むように、前記第２の電極端子の第1主面表面に設けられる凹部と、
    を具備することを特徴とする半導体装置。
  7. 前記半導体チップ、前記第１の電極端子の第１主面、前記コネクタ、及び前記第２の電極端子の前記第３の構成部に当接する部分が樹脂封止され、前記第１の電極端子の第１主面と相対向する第２主面が露呈されることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記コネクタは、銅（Ｃｕ）、ニッケル（Ｎｉ）された銅（Ｃｕ）、銀（Ａｇ）メッキされた銅（Ｃｕ）、金（Ａｕ）メッキされた銅（Ｃｕ）、銅合金、或いはアルミニウム（Ａｌ）から構成されることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 前記半導体装置は、ＩＧＢＴ、パワーＭＯＳトランジスタ、パワーＩＣ、或いはパワーモジュールであることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
  10. 前記第１及び第２の接合部は、半田から構成されることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
JP2012063680A 2012-03-21 2012-03-21 半導体装置 Pending JP2013197365A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012063680A JP2013197365A (ja) 2012-03-21 2012-03-21 半導体装置
CN2012103103373A CN103325748A (zh) 2012-03-21 2012-08-28 半导体装置
US13/607,701 US9059153B2 (en) 2012-03-21 2012-09-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012063680A JP2013197365A (ja) 2012-03-21 2012-03-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2013197365A true JP2013197365A (ja) 2013-09-30

Family

ID=49194417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012063680A Pending JP2013197365A (ja) 2012-03-21 2012-03-21 半導体装置

Country Status (3)

Country Link
US (1) US9059153B2 (ja)
JP (1) JP2013197365A (ja)
CN (1) CN103325748A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6510146B1 (ja) * 2017-11-10 2019-05-08 新電元工業株式会社 電子モジュール
US11348862B2 (en) 2020-03-18 2022-05-31 Kabushiki Kaisha Toshiba Source electrode and connector lead with notched portions for a semiconductor package

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192298A1 (ja) * 2013-05-30 2014-12-04 富士電機株式会社 半導体装置
JP6206494B2 (ja) * 2013-06-19 2017-10-04 富士電機株式会社 半導体装置
US11075154B2 (en) * 2017-10-26 2021-07-27 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置
DE102018128109A1 (de) * 2018-11-09 2020-05-14 Infineon Technologies Ag Ein clip mit einem diebefestigungsabschnitt, der konfiguriert ist, um das entfernen von hohlräumen beim löten zu fördern
JP7266508B2 (ja) * 2019-10-21 2023-04-28 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319829A (ja) * 1986-07-14 1988-01-27 Hitachi Ltd 半導体装置
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2004031515A (ja) 2002-06-24 2004-01-29 Toshiba Components Co Ltd Ｍｏｓ型トランジスタ及びその製造方法
US6815729B1 (en) * 2002-10-09 2004-11-09 Cypress Semiconductor Corp. Electro-optical apparatus
DE102005007643A1 (de) * 2005-02-19 2006-08-31 Assa Abloy Identification Technology Group Ab Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
CN100440434C (zh) * 2005-03-31 2008-12-03 富士通株式会社 半导体器件制造方法
JP2007035913A (ja) 2005-07-27 2007-02-08 Toshiba Corp 半導体装置
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
JP2008108831A (ja) 2006-10-24 2008-05-08 Toshiba Corp 半導体装置
JP2009004435A (ja) * 2007-06-19 2009-01-08 Toshiba Corp 半導体装置
TWI456707B (zh) 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
JP2009259981A (ja) 2008-04-15 2009-11-05 Toshiba Corp 半導体装置およびその製造方法
JP2012199436A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6510146B1 (ja) * 2017-11-10 2019-05-08 新電元工業株式会社 電子モジュール
WO2019092840A1 (ja) * 2017-11-10 2019-05-16 新電元工業株式会社 電子モジュール
US11309274B2 (en) 2017-11-10 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US11348862B2 (en) 2020-03-18 2022-05-31 Kabushiki Kaisha Toshiba Source electrode and connector lead with notched portions for a semiconductor package

Also Published As

Publication number Publication date
US9059153B2 (en) 2015-06-16
CN103325748A (zh) 2013-09-25
US20130249103A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP2013197365A (ja) 半導体装置
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
US9196577B2 (en) Semiconductor packaging arrangement
US20150287666A1 (en) Lead for connection to a semiconductor device
US8198712B2 (en) Hermetically sealed semiconductor device module
US20140167237A1 (en) Power module package
JP6439389B2 (ja) 半導体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US9105601B2 (en) Power module package
US10418359B2 (en) Semiconductor device and manufacturing method
US11482479B2 (en) Semiconductor device
US10192806B2 (en) Semiconductor device
US9171817B2 (en) Semiconductor device
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
US8581378B2 (en) Semiconductor device and method of manufacturing the same
JP6638620B2 (ja) 半導体装置
KR101766082B1 (ko) 파워모듈
JP5418654B2 (ja) 半導体装置
JP2017050441A (ja) 半導体装置
JP2020202311A (ja) 半導体装置
JP6299568B2 (ja) 半導体装置
US20230092121A1 (en) Semiconductor device
US20220415764A1 (en) Semiconductor device
US20150249067A1 (en) Semiconductor Device Having Multiple Chips Mounted to a Carrier
CN113363228A (zh) 半导体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20150218