JP2012235161A - パッケージ型二端子半導体装置の構造 - Google Patents
パッケージ型二端子半導体装置の構造 Download PDFInfo
- Publication number
- JP2012235161A JP2012235161A JP2012171399A JP2012171399A JP2012235161A JP 2012235161 A JP2012235161 A JP 2012235161A JP 2012171399 A JP2012171399 A JP 2012171399A JP 2012171399 A JP2012171399 A JP 2012171399A JP 2012235161 A JP2012235161 A JP 2012235161A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- lead
- semiconductor chip
- width dimension
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】他方のリード端子2における端子部2aの幅寸法を,他方のリード端子の幅寸法よりも狭く,且つ,一方のリード端子1における端子部1aの幅寸法よりも狭くする。
【選択図】図1
Description
「先端に幅広の端子部を一体的に設けた金属板製の一方のリード端子と,この一方のリード端子における端子部にマウントした半導体チップと,先端にこの半導体チップの上面に対して重ね接合される端子部を一体的に備えた金属板製の他方のリード端子と,前記半導体チップ及び両リード端子の端子部の部分を,前記両リード端子の一部が突出するように
パッケージした熱硬化性合成樹脂製のモールド部とから成るパッケージ型二端子半導体装置において,
前記他方のリード端子における端子部の幅寸法を,他方のリード端子の幅寸法よりも狭く,且つ,前記一方のリード端子における端子部の幅寸法よりも狭くした。」
ことを特徴としている。
1a 一方のリード端子の端子部
2 他方のリード端子
2a 他方のリード端子の端子部
3 半導体チップ
4 モールド部
「金属板による一方のリード端子及び他方のリード端子と,これら各リード端子の各々にマウントされる半導体チップと,前記各リード端子及び半導体チップをパッケージする熱硬化性合成樹脂製のモールド部を備え,
前記各リード端子の各々は,前記モールド部内で半導体チップがマウントされる端子部と,前記モールド部から突出する部分を含み,
前記各リード端子のうちモールド部から突出する部分における幅寸法は,同じ幅寸法に構成され,
前記一方のリード端子のうち半導体チップがマウントされる端子部における幅寸法は,前記半導体チップにおける幅寸法,及び当該一方のリード端子のうちモールド部から突出する部分における幅寸法よりも広い幅寸法に構成され,
前記他方のリード端子のうち半導体チップがマウントされる端子部における幅寸法は,当該他方のリード端子のうちモールド部から突出する部分における幅寸法,及び前記一方のリード端子のうち半導体チップがマウントされる端子部における幅寸法よりも狭い幅寸法に構成されている。」
ことを特徴としている。
すなわち,先ず,前記各リード端子1,2のうちモールド部4から突出する部分における幅寸法を,互いに同じの幅寸法W0に構成する。
前記一方のリード端子1のうち半導体チップ3がマウントされる端子部1aにおける幅寸法を,前記半導体チップ3における幅寸法,及び,当該一方のリード端子1のうちモールド部4から突出する部分における幅寸法W0よりも広い幅寸法W1に構成する。
前記他方のリード端子2のうち半導体チップ3がマウントされる端子部2aにおける幅寸法を,当該他方のリード端子2のうちモールド部4から突出する部分における幅寸法W0,及び,前記一方のリード端子1のうち半導体チップ3がマウントされる端子部1aにおける幅寸法W1よりも狭い幅寸法W2に構成する。
Claims (1)
- 先端に幅広の端子部を一体的に設けた金属板製の一方のリード端子と,この一方のリード端子における端子部にマウントした半導体チップと,先端にこの半導体チップの上面に対して重ね接合される端子部を一体的に備えた金属板製の他方のリード端子と,前記半導体チップ及び両リード端子の端子部の部分を,前記両リード端子の一部が突出するようにパッケージした熱硬化性合成樹脂製のモールド部とから成るパッケージ型二端子半導体装置において,
前記他方のリード端子における端子部の幅寸法を,他方のリード端子の幅寸法よりも狭く,且つ,前記一方のリード端子における端子部の幅寸法よりも狭くしたことを特徴とするパッケージ型二端子半導体装置の構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171399A JP5653974B2 (ja) | 2012-08-01 | 2012-08-01 | パッケージ型二端子半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171399A JP5653974B2 (ja) | 2012-08-01 | 2012-08-01 | パッケージ型二端子半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008136718A Division JP5368008B2 (ja) | 2008-05-26 | 2008-05-26 | パッケージ型二端子半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012235161A true JP2012235161A (ja) | 2012-11-29 |
JP5653974B2 JP5653974B2 (ja) | 2015-01-14 |
Family
ID=47435106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012171399A Expired - Fee Related JP5653974B2 (ja) | 2012-08-01 | 2012-08-01 | パッケージ型二端子半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5653974B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01139448U (ja) * | 1988-03-16 | 1989-09-22 | ||
JPH02121356A (ja) * | 1988-09-09 | 1990-05-09 | Motorola Inc | 半導体デバイス |
JPH02126659A (ja) * | 1988-09-09 | 1990-05-15 | Motorola Inc | 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法 |
JPH02152243A (ja) * | 1988-12-02 | 1990-06-12 | Rohm Co Ltd | 半導体装置 |
JPH06188346A (ja) * | 1992-12-18 | 1994-07-08 | Rohm Co Ltd | 電子部品の製造方法 |
JPH08139241A (ja) * | 1994-11-07 | 1996-05-31 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
-
2012
- 2012-08-01 JP JP2012171399A patent/JP5653974B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01139448U (ja) * | 1988-03-16 | 1989-09-22 | ||
JPH02121356A (ja) * | 1988-09-09 | 1990-05-09 | Motorola Inc | 半導体デバイス |
JPH02126659A (ja) * | 1988-09-09 | 1990-05-15 | Motorola Inc | 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法 |
JPH02152243A (ja) * | 1988-12-02 | 1990-06-12 | Rohm Co Ltd | 半導体装置 |
JPH06188346A (ja) * | 1992-12-18 | 1994-07-08 | Rohm Co Ltd | 電子部品の製造方法 |
JPH08139241A (ja) * | 1994-11-07 | 1996-05-31 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5653974B2 (ja) | 2015-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102376679B (zh) | 封装基板以及包括该封装基板的倒装芯片封装 | |
US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
JP2592587B2 (ja) | 集積回路パッケージ用汎用ヒートスプレッダ | |
US20160284632A1 (en) | Electronic component package | |
US9589873B2 (en) | Leadless chip carrier | |
CN103117355A (zh) | 贴片式二极管器件结构 | |
CN102142407B (zh) | 一种导热垫 | |
JP6364556B1 (ja) | 電子装置 | |
KR101331737B1 (ko) | 반도체 패키지 | |
JP2015012170A5 (ja) | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 | |
JP2012235161A (ja) | パッケージ型二端子半導体装置の構造 | |
JP2001237358A (ja) | パッケージ型二端子半導体装置の構造 | |
CN211578741U (zh) | 导线框架及包含其的集成电路封装体 | |
JP6474939B2 (ja) | 電子装置及び接続子 | |
JP2008235935A (ja) | パッケージ型二端子半導体装置の構造 | |
WO2018211683A1 (ja) | 電子モジュール、接続体の製造方法及び電子モジュールの製造方法 | |
CN104363698B (zh) | 线路板的列引脚封装结构及封装设计方法和线路板 | |
JP4454357B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
CN103383932A (zh) | 用于提高芯片电性能的封装结构 | |
JP2014007269A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6346717B1 (ja) | 電子装置及び接続体 | |
JP3195397U (ja) | 半導体装置 | |
CN203118934U (zh) | 贴片式二极管器件 | |
JP6621321B2 (ja) | 半導体パッケージ及び半導体アセンブリ | |
JP2016197636A (ja) | モールドパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5653974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
LAPS | Cancellation because of no payment of annual fees |