JP2012235161A - パッケージ型二端子半導体装置の構造 - Google Patents

パッケージ型二端子半導体装置の構造 Download PDF

Info

Publication number
JP2012235161A
JP2012235161A JP2012171399A JP2012171399A JP2012235161A JP 2012235161 A JP2012235161 A JP 2012235161A JP 2012171399 A JP2012171399 A JP 2012171399A JP 2012171399 A JP2012171399 A JP 2012171399A JP 2012235161 A JP2012235161 A JP 2012235161A
Authority
JP
Japan
Prior art keywords
terminal
lead
semiconductor chip
width dimension
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012171399A
Other languages
English (en)
Other versions
JP5653974B2 (ja
Inventor
Masahiko Kobayakawa
正彦 小早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012171399A priority Critical patent/JP5653974B2/ja
Publication of JP2012235161A publication Critical patent/JP2012235161A/ja
Application granted granted Critical
Publication of JP5653974B2 publication Critical patent/JP5653974B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】先端に端子部を設けた一方のリード端子と,この一方のリード端子の端子部にマウントした半導体チップと,先端にこの半導体チップの上面に対して重ね接合される端子部を一体的に備えた他方のリード端子と,前記半導体チップ及び両リード端子の端子部の部分を,前記両リード端子の一部が突出するようにパッケージした熱硬化性合成樹脂製のモールド部とから成るパッケージ型二端子半導体装置において,所定の耐曲げ性を確保した状態で小型・軽量化を図る手段を提供する。
【解決手段】他方のリード端子2における端子部2aの幅寸法を,他方のリード端子の幅寸法よりも狭く,且つ,一方のリード端子1における端子部1aの幅寸法よりも狭くする。
【選択図】図1

Description

本発明は,半導体チップの部分を合成樹脂製のモールド部にてパッケージして成るパッケージ型半導体装置のうち,前記一つの半導体チップに対して二つのリード端子を備えたパッケージ型二端子半導体装置の構造に関するものである。
一般に,この種のパッケージ型二端子半導体装置は,図5,図6及び図7に示すように,金属板製にて形成した二本のリード端子1′,2′の先端に幅広の端子部1a′,2a′を一体的に設け,この両リード端子1′,2′のうち一方のリード端子1′における端子部1a′に半導体チップ3′をマウントする一方,他方のリード端子2′を,その端子部2a′を前記半導体チップ3′に対して重ね接合した状態で前記一方のリード端子1′に対して反対方向に延びるように配設し,前記半導体チップ3′の部分を,熱硬化性合成樹脂製のモールド部4′にて,前記両リード端子1′,2′の一部が当該モールド部4′の左右両端面から外向きに突出するようにパッケージし,前記リード端子1′,2′のうち前記モールド部4′から突出する部分を,プリント回路基板等に対して半田付けするという構成にしている。
しかし,この従来における半導体装置では,他方のリード端子2′において半導体チップ3′に重ね接合される端子部2a′の幅寸法W2′を,一方のリード端子1′において半導体チップ3′がマウントされる幅広の端子部1a′の幅寸法W1′と同じにしているから,以下に述べるような問題があった。
すなわち,従来において,前記したように,半導体チップ3′に重ね接合される端子部2a′の幅寸法W2′を,半導体チップ3′がマウントされる幅広の端子部1a′の幅寸法W1′を同じにするのは,前記半導体チップ3′から両リード端子1′,2′を介して放熱することの放熱性を所定値以上に確保することにあるが,このように構成にすると,半導体チップ3を挟む広幅の両端子部1a,2aにおける剛性が高くて,曲げ変形が困難であることから,以下において詳しく説明するように,両リード端子1′,2′のうちモールド部4′からの突出する部分に曲げ外力が作用したとき,前記モールド部4′に割れが発生するおそれが大きく,耐曲げ性が低いのである。
そこで,従来の構造では,前記の割れ発生を低減して,耐曲げ性を向上することのために,前記モールド部4′における高さ寸法H′及び幅寸法S′のいずれか一方又は両方を大きくすることにより,モールド部4′のうち両端子部1a′,2a′を囲う部分における肉厚を厚くするように構成しているから,半導体装置の大型化及び重量のアップを招来するのであった。
本発明は,この問題を解消することを技術的課題とするものである。
この技術的課題を達成するため本発明は,
「先端に幅広の端子部を一体的に設けた金属板製の一方のリード端子と,この一方のリード端子における端子部にマウントした半導体チップと,先端にこの半導体チップの上面に対して重ね接合される端子部を一体的に備えた金属板製の他方のリード端子と,前記半導体チップ及び両リード端子の端子部の部分を,前記両リード端子の一部が突出するように
パッケージした熱硬化性合成樹脂製のモールド部とから成るパッケージ型二端子半導体装置において,
前記他方のリード端子における端子部の幅寸法を,他方のリード端子の幅寸法よりも狭く,且つ,前記一方のリード端子における端子部の幅寸法よりも狭くした。」
ことを特徴としている。
この構成によると,他方のリード端子のうち半導体チップの上面に接合される端子部は,一方のリード端子のうち半導体チップをマウントした端子部よりも幅狭で,剛性が低くて,曲げ変形が容易になり,両リード端子のうちモールド部から突出する部分に曲げ外力が作用したときにおける応力を,前記他方のリード端子の狭幅の端子部において吸収することができるから,モールド部に割れが発生することを確実に低減でき,耐曲げ性を向上できるのであり,この耐曲げ性を,前記図5〜図7に示す従来の半導体装置と同じとした場合,モールド部のうち前記他方のリード端子における端子部を囲う部分における肉厚を,耐曲げ性を向上できる分だけ,薄くすることができ,ひいては,モールド部における高さ寸法及び幅寸法のうちいずれか一方又は両方を小さくできて,半導体装置の小型・軽量を図ることができる。
本発明の実施の形態を示す縦断正面図である。 図1のII−II視断面図である。 図1のIII −III 視断面図である。 曲げ試験の状態を示す斜視図である。 従来の例を示す縦断正面図である。 図5のVI−VI視断面図である。 図5のVII −VII 視断面図である。
以下,本発明の実施の形態を,図1,図2及び図3の図面について説明する。
本発明による半導体装置は,基本的には,前記図5〜図7に示す従来の半導体装置と同様に,金属板製にて形成した二本のリード端子1,2の先端に端子部1a,2aを一体的に設け,この両リード端子1,2のうち一方のリード端子1における端子部1aに半導体チップ3をマウントする一方,他方のリード端子2を,その端子部2aを前記半導体チップ3に対して重ね接合した状態で前記一方のリード端子1に対して反対方向に延びるように配設し,前記半導体チップ3の部分を,熱硬化性合成樹脂製のモールド部4にて,前記両リード端子1,2の一部が当該モールド部4の左右両端面から外向きに突出するようにパッケージし,前記リード端子1,2のうち前記モールド部4から突出する部分をプリント回路基板等に対して半田付けするという構成にしている。
そして,本発明においては,前記一方のリード端子1の先端における端子部1aの幅寸法W1を,一方のリード端子1における幅寸法W0よりも幅広に構成する一方,前記他方のリード端子2の先端における端子部2aの幅寸法W2を,他方のリード端子2における幅寸法W0よりも狭く,且つ,前記一方のリード端子1における端子部1aの幅寸法W1よりも狭く,例えば,前記幅寸法W1の40〜60パーセント(W2=(0.4〜0.6)×W1)にするものである。
このように,両リード端子1,2のうち他方のリード端子2における端子部2aの幅寸法W2を,他方のリード端子2における幅寸法W0よりも狭く,且つ,前記一方のリード端子1における端子部1aの幅寸法W1よりも狭くすることにより,他方のリード端子2のうち半導体チップ3の上面に接合される端子部2aは,一方のリード端子1のうち半導体チップ3をマウントした端子部1aよりも幅狭で,剛性が低くて,曲げ変形が容易になり,両リード端子1,2のうちモールド部4から突出する部分に曲げ外力が作用したときにおける応力を,前記狭幅の端子部2aにおいて吸収することができるから,モールド部4に割れが発生することを確実に低減でき,耐曲げ性を向上できるのであり,この耐曲げ性を,前記図5〜図7に示す従来の半導体装置と同じとした場合,モールド部4のうち前記端子部2aを囲う部分における肉厚を,耐曲げ性を向上できる分だけ,薄くすることができ,ひいては,モールド部4における高さ寸法H及び幅寸法Sのうちいずれか一方又は両方を小さくできて,半導体装置の小型・軽量を図ることができるのである。
ところで,この種のモールド型半導体装置における耐曲げ試験は,図4に示すように,所定の長さLにした硬質合成樹脂製のプリント回路基板Aを用意し,このプリント回路基板Aの上面における中央部分に,半導体装置を,そのモールド部4の両端から突出するリード端子1,2を半田付けすることによって固着し,この状態で,前記プリント回路基板Aを,その両端に対して矢印B,Bで示すように曲げ外力を付与することによって所定の撓み寸法Xだけ弓形に撓み変形し,その撓み変形によって前記モールド部4に割れが発生するか否かによって行われる。
本発明者の実験によると,前記した本発明の構成において,他方のリード端子2の先端における端子部2aの幅寸法W2を,他方のリード端子2における幅寸法W0よりも狭く,且つ,前記一方のリード端子1における端子部1aの幅寸法W1の60パーセント(W2=0.6×W1)以下にした場合,そのモールド部4における高さ寸法Hを,前記図5〜図7に示す従来の構造によるモールド部4′の高さ寸法H′の約0.85に低くしても,前記曲げ試験において,モールド部4に割れが発生することが認められなかった。
また,本発明者の実験によると,前記他方のリード端子2における端子部2aの幅寸法W2を前記よりも更に狭くすることにより,耐曲げ性を更に向上できるのであったが,その反面,この他方のリード端子2における端子部2aの幅寸法W2を,一方のリード端子1における端子部1aの幅寸法W1の40パーセント(W2=0.4×W1)未満に狭くした場合には,この端子部2aの幅が狭くなり過ぎ,この端子部2aから他方のリード端子2への熱伝達が著しく低下し,半導体チップ3から前記他方のリード端子2を伝っての放熱性が急激に悪化する現象が認められた。
1 一方のリード端子
1a 一方のリード端子の端子部
2 他方のリード端子
2a 他方のリード端子の端子部
3 半導体チップ
4 モールド部
この技術的課題を達成するため本発明は,
金属板による一方のリード端子及び他方のリード端子と,これら各リード端子の各々にマウントされる半導体チップと,前記各リード端子及び半導体チップをパッケージする熱硬化性合成樹脂製のモールド部を備え,
前記各リード端子の各々は,前記モールド部内で半導体チップがマウントされる端子部と,前記モールド部から突出する部分を含み,
前記各リード端子のうちモールド部から突出する部分における幅寸法は,同じ幅寸法に構成され,
前記一方のリード端子のうち半導体チップがマウントされる端子部における幅寸法は,前記半導体チップにおける幅寸法,及び当該一方のリード端子のうちモールド部から突出する部分における幅寸法よりも広い幅寸法に構成され,
前記他方のリード端子のうち半導体チップがマウントされる端子部における幅寸法は,当該他方のリード端子のうちモールド部から突出する部分における幅寸法,及び前記一方のリード端子のうち半導体チップがマウントされる端子部における幅寸法よりも狭い幅寸法に構成されている。
ことを特徴としている。
この請求項1のように,各リード端子のうちモールド部4から突出する部分における幅寸法を,互いに同じ幅寸法に構成し,更に,一方のリード端子のうち半導体チップがマウントされる端子部における幅寸法は,前記半導体チップにおける幅寸法,及び当該一方のリード端子のうちモールド部から突出する部分における幅寸法よりも広い幅寸法に構成したうえで,他方のリード端子のうち半導体チップがマウントされる端子部における幅寸法を,当該他方のリード端子のうちモールド部から突出する部分における幅寸法,及び,前記一方のリード端子のうち半導体チップがマウントされる端子部における幅寸法よりも狭い幅寸法に構成したことにより,各リード端子の剛性が低くて,曲げ変形が容易になり,両リード端子のうちモールド部から突出する部分に曲げ外力が作用したときにおける応力を,前記他方のリード端子のうち狭幅に構成した端子部において吸収することができるから,モールド部に割れが発生することを確実に低減でき,耐曲げ性を向上できるのであり,この耐曲げ性を,前記図5〜図7に示す従来の半導体装置と同じとした場合,モールド部のうち前記他方のリード端子における端子部を囲う部分における肉厚を,耐曲げ性を向上できる分だけ,薄くすることができ,ひいては,モールド部における高さ寸法及び幅寸法のうちいずれか一方又は両方を小さくできて,半導体装置の小型・軽量を図ることができる。
そして,本発明においては,以下の構成にしている。
すなわち,先ず,前記各リード端子1,2のうちモールド部4から突出する部分における幅寸法を,互いに同じ幅寸法W0に構成する。
前記一方のリード端子1のうち半導体チップ3がマウントされる端子部1aにおける幅寸法を,前記半導体チップ3における幅寸法,及び,当該一方のリード端子1のうちモールド部4から突出する部分における幅寸法W0よりも広い幅寸法W1に構成する。
前記他方のリード端子2のうち半導体チップ3がマウントされる端子部2aにおける幅寸法を,当該他方のリード端子2のうちモールド部4から突出する部分における幅寸法W0,及び,前記一方のリード端子1のうち半導体チップ3がマウントされる端子部1aにおける幅寸法W1よりも狭い幅寸法W2に構成する。
このように,各リード端子1,2のうちモールド部4から突出する部分における幅寸法を,互いに同じ幅寸法W0に構成したうえで,他方のリード端子2のうち半導体チップ3がマウントされる端子部2aにおける幅寸法を,当該他方のリード端子2のうちモールド部4から突出する部分における幅寸法W0,及び,前記一方のリード端子1のうち半導体チップ3がマウントされる端子部1aにおける幅寸法W1よりも狭い幅寸法W2に構成したことにより,前記他方のリード端子2のうち半導体チップ3がマウントされる端子部2aは,一方のリード端子1のうち半導体チップ3がマウントされる端子部1aよりも幅狭で,剛性が低くて,曲げ変形が容易になり,両リード端子1,2のうちモールド部4から突出する部分に曲げ外力が作用したときにおける応力を,前記狭幅の端子部2aにおいて吸収することができるから,モールド部4に割れが発生することを確実に低減でき,耐曲げ性を向上できるのであり,この耐曲げ性を,前記図5〜図7に示す従来の半導体装置と同じとした場合,モールド部4のうち前記端子部2aを囲う部分における肉厚を,耐曲げ性を向上できる分だけ,薄くすることができ,ひいては,モールド部4における高さ寸法H及び幅寸法Sのうちいずれか一方又は両方を小さくできて,半導体装置の小型・軽量を図ることができるのである。

Claims (1)

  1. 先端に幅広の端子部を一体的に設けた金属板製の一方のリード端子と,この一方のリード端子における端子部にマウントした半導体チップと,先端にこの半導体チップの上面に対して重ね接合される端子部を一体的に備えた金属板製の他方のリード端子と,前記半導体チップ及び両リード端子の端子部の部分を,前記両リード端子の一部が突出するようにパッケージした熱硬化性合成樹脂製のモールド部とから成るパッケージ型二端子半導体装置において,
    前記他方のリード端子における端子部の幅寸法を,他方のリード端子の幅寸法よりも狭く,且つ,前記一方のリード端子における端子部の幅寸法よりも狭くしたことを特徴とするパッケージ型二端子半導体装置の構造。
JP2012171399A 2012-08-01 2012-08-01 パッケージ型二端子半導体装置 Expired - Fee Related JP5653974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012171399A JP5653974B2 (ja) 2012-08-01 2012-08-01 パッケージ型二端子半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012171399A JP5653974B2 (ja) 2012-08-01 2012-08-01 パッケージ型二端子半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008136718A Division JP5368008B2 (ja) 2008-05-26 2008-05-26 パッケージ型二端子半導体装置

Publications (2)

Publication Number Publication Date
JP2012235161A true JP2012235161A (ja) 2012-11-29
JP5653974B2 JP5653974B2 (ja) 2015-01-14

Family

ID=47435106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012171399A Expired - Fee Related JP5653974B2 (ja) 2012-08-01 2012-08-01 パッケージ型二端子半導体装置

Country Status (1)

Country Link
JP (1) JP5653974B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01139448U (ja) * 1988-03-16 1989-09-22
JPH02121356A (ja) * 1988-09-09 1990-05-09 Motorola Inc 半導体デバイス
JPH02126659A (ja) * 1988-09-09 1990-05-15 Motorola Inc 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
JPH02152243A (ja) * 1988-12-02 1990-06-12 Rohm Co Ltd 半導体装置
JPH06188346A (ja) * 1992-12-18 1994-07-08 Rohm Co Ltd 電子部品の製造方法
JPH08139241A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01139448U (ja) * 1988-03-16 1989-09-22
JPH02121356A (ja) * 1988-09-09 1990-05-09 Motorola Inc 半導体デバイス
JPH02126659A (ja) * 1988-09-09 1990-05-15 Motorola Inc 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
JPH02152243A (ja) * 1988-12-02 1990-06-12 Rohm Co Ltd 半導体装置
JPH06188346A (ja) * 1992-12-18 1994-07-08 Rohm Co Ltd 電子部品の製造方法
JPH08139241A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置

Also Published As

Publication number Publication date
JP5653974B2 (ja) 2015-01-14

Similar Documents

Publication Publication Date Title
CN102376679B (zh) 封装基板以及包括该封装基板的倒装芯片封装
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
JP2592587B2 (ja) 集積回路パッケージ用汎用ヒートスプレッダ
US20160284632A1 (en) Electronic component package
US9589873B2 (en) Leadless chip carrier
CN103117355A (zh) 贴片式二极管器件结构
CN102142407B (zh) 一种导热垫
JP6364556B1 (ja) 電子装置
KR101331737B1 (ko) 반도체 패키지
JP2015012170A5 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP2012235161A (ja) パッケージ型二端子半導体装置の構造
JP2001237358A (ja) パッケージ型二端子半導体装置の構造
CN211578741U (zh) 导线框架及包含其的集成电路封装体
JP6474939B2 (ja) 電子装置及び接続子
JP2008235935A (ja) パッケージ型二端子半導体装置の構造
WO2018211683A1 (ja) 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
CN104363698B (zh) 线路板的列引脚封装结构及封装设计方法和线路板
JP4454357B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN103383932A (zh) 用于提高芯片电性能的封装结构
JP2014007269A (ja) 半導体装置の製造方法および半導体装置
JP6346717B1 (ja) 電子装置及び接続体
JP3195397U (ja) 半導体装置
CN203118934U (zh) 贴片式二极管器件
JP6621321B2 (ja) 半導体パッケージ及び半導体アセンブリ
JP2016197636A (ja) モールドパッケージ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141119

R150 Certificate of patent or registration of utility model

Ref document number: 5653974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

LAPS Cancellation because of no payment of annual fees