JP2014007269A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2014007269A
JP2014007269A JP2012141649A JP2012141649A JP2014007269A JP 2014007269 A JP2014007269 A JP 2014007269A JP 2012141649 A JP2012141649 A JP 2012141649A JP 2012141649 A JP2012141649 A JP 2012141649A JP 2014007269 A JP2014007269 A JP 2014007269A
Authority
JP
Japan
Prior art keywords
bending
semiconductor device
region
terminal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012141649A
Other languages
English (en)
Other versions
JP5755186B2 (ja
Inventor
Takeshi Sakamoto
健 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012141649A priority Critical patent/JP5755186B2/ja
Priority to DE102013200944.5A priority patent/DE102013200944B4/de
Priority to CN201310037414.7A priority patent/CN103515246B/zh
Priority to US13/773,343 priority patent/US8859338B2/en
Priority to KR1020130049738A priority patent/KR101513959B1/ko
Publication of JP2014007269A publication Critical patent/JP2014007269A/ja
Application granted granted Critical
Publication of JP5755186B2 publication Critical patent/JP5755186B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】曲げ加工の際における樹脂バリの落下を防止する。
【解決手段】半導体装置の製造方法は、リードフレーム１のインナーリードを樹脂により封止する封止工程（Ｓ１１０）と、封止工程により生じる樹脂バリ３に対し曲げ加工による応力がかからない領域である曲げ対象領域に対し曲げ加工を行う曲げ加工工程（Ｓ１３０）とを含む。
【選択図】図４

Description

本発明は、樹脂バリを考慮した半導体装置の製造方法および半導体装置に関する。
パワー半導体のパッケージの製造の際には、パッケージの設計図に合わせて、リードフォーミング（曲げ加工）を行う必要がある。特許文献１および特許文献２には、曲げ加工を行う技術（以下、従来技術Ａ）が開示されている。
特開平６−２３２３０９号公報 特開平６−２８３６４２号公報
しかしながら、従来技術Ａでは、半導体パッケージの樹脂バリが発生している領域を考慮せずに、リードフォーミング（曲げ加工）を行っている。そのため、従来技術Ａでは、リードフォーミングの際に、リードの曲げ応力により、樹脂バリが落下する現象が発生しやすいという問題がある。
落下した樹脂バリは、例えば、ライン内の異物として、製品・装置の不具合の増大の原因となる。また、例えば、フィンとの接合面に樹脂バリが落下した場合、フィンとの密着性が悪化し、放熱性が低下し、製品の信頼性が低下する。すなわち、リードフォーミング（曲げ加工）において、樹脂バリの落下は大きな問題である。
本発明は、このような問題を解決するためになされたものであり、曲げ加工の際における樹脂バリの落下を防止することが可能な半導体装置の製造方法等を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る半導体装置の製造方法は、リードフレームのインナーリードを樹脂により封止する工程と、前記リードフレームに含まれる端子における曲げ加工の対象となる領域であって、かつ、前記封止する工程により生じる樹脂バリに対し曲げ加工による応力がかからない領域である曲げ対象領域に対し曲げ加工を行う工程とを含む。
本発明による半導体装置の製造方法は、リードフレームのインナーリードを樹脂により封止する工程と、封止する工程により生じる樹脂バリに対し曲げ加工による応力がかからない領域である曲げ対象領域に対し曲げ加工を行う工程とを含む。
これにより、曲げ加工の際に樹脂バリに応力がかからないので、樹脂バリ落下を防止できる。したがって、曲げ加工の際における樹脂バリの落下を防止することができる。
実施の形態１に係る半導体装置の概観図である。 実施の形態１に係る半導体装置の内部構造を示す図である。 半導体製造処理のフローチャートである。 曲げ加工を説明するための図である。 曲げ加工を具体的に説明するための図である。 曲げ加工における曲げ軸の位置を示す図である。 曲げ加工を説明するための図である。 曲げ加工における曲げ軸の位置を示す図である。 実施の形態２に係る曲げ加工における曲げ軸の位置を示す図である。 実施の形態３に係る曲げ加工を説明するための図である。 凹凸形状を説明するための図である。 比較例としての半導体装置の製造方法の曲げ加工の問題点を説明するための図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の構成要素には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるものであり、本発明はそれらの例示に限定されるものではない。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
＜比較例＞
以下、比較例としての半導体装置の製造方法について説明する。
図１２は、比較例としての半導体装置の製造方法の曲げ加工の問題点を説明するための図である。図１２（ａ）は、曲げ加工が行われる前の端子９の状態を示す図である。図１２（ｂ）は、曲げ加工が行われている際の端子９の状態を示す図である。
図１２（ａ）において、封止工程により生成されたパッケージ８の周辺には、樹脂バリ３が発生する。そのため、樹脂バリ３が発生している領域を考慮せずに、端子９を曲げ加工すると、図１２（ｂ）のように、樹脂バリ３が割れ、樹脂バリ３が落下する。
＜実施の形態１＞
本実施の形態では、上記比較例で述べた上記問題を解決する。
図１は、実施の形態１に係る半導体装置１００の概観図（外形図）である。半導体装置１００は、パワー半導体である。なお、半導体装置１００は、パワー半導体に限定されず、他の用途の半導体であってもよい。
また、図１は、後述の封止工程が行われた後であって、かつ、後述の切断工程が行われる前の半導体装置１００の構成を示す。
図１において、Ｘ，Ｙ，Ｚ方向の各々は、互いに直交する。以下の図に示されるＸ，Ｙ，Ｚ方向の各々も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向をＸ軸方向ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向をＹ軸方向ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向をＺ軸方向ともいう。
図１に示すように、半導体装置１００は、パッケージ８と、リードフレーム１とを含む。なお、パッケージ８内のリードフレーム１は、インナーリードと呼ばれる。また、パッケージ８外のリードフレーム１は、アウターリードと呼ばれる。
パッケージ８の大部分は、樹脂で構成される。リードフレーム１は、複数の端子９と、タイバー２とを含む。各端子９は、Ｙ軸方向に延在する。タイバー２は、複数の端子９を連結するように、所定方向（Ｘ軸方向）に延在する。すなわち、タイバー２は、各端子９が延在する方向に垂直な方向（Ｘ軸方向）に延在し、各端子９を接続する。つまり、タイバー２は、リードフレーム１に含まれる複数の端子９を接続する。タイバー２の一部は、端子９に含まれる。リードフレーム１の一部には、樹脂バリ３が付着する。
図２は、実施の形態１に係る半導体装置１００の内部構造を示す図である。図２は、後述の封止工程が行われた後であって、かつ、後述の切断工程が行われる前の半導体装置１００の構成を示す。
図２に示すように、半導体装置１００は、さらに、ダイパッド１０と、チップ５とを含む。
ダイパッド１０には、チップ５が実装される。チップ５の電極パッド（図示せず）と、リードフレーム１とは、ワイヤ４により電気的に接続される。また、チップ５には、はんだ６により、インナーリード７が接続される。インナーリード７は、リードフレーム１の一部である。ダイパッド１０、ワイヤ４、チップ５およびインナーリード７は、樹脂により封止される。これにより、パッケージ８が構成される。
次に、半導体装置１００の製造方法（以下、半導体製造処理ともいう）について説明する。
図３は、半導体製造処理のフローチャートである。なお、半導体製造処理では、半導体を製造する過程において、本発明に関する部分の処理を主に説明し、それ以外の一般的な処理の説明は省略している。
まず、封止工程が行われる（Ｓ１１０）。封止工程は、前述のダイパッド１０、ワイヤ４、チップ５およびインナーリード７等を樹脂により封止する。すなわち、封止工程は、リードフレーム１に含まれる複数の端子９の接続対象となる構成要素（ダイパッド１０、ワイヤ４、チップ５等）を樹脂により封止する。樹脂により当該封止は、一般的な、トランスファモールディング方式により行われる。
この封止工程により、パッケージ８が形成される。また、図１のように、リードフレーム１におけるパッケージ８の周辺部には、樹脂バリ３が付着する。すなわち、樹脂バリ３は、パッケージ８に隣接して形成される。
次に、切断工程が行われる（Ｓ１２０）。切断工程では、各隣接する２つの端子９の間に存在するタイバー２を切断する。これにより、各端子９は、タイバー２を含む独立した端子となる。
次に、曲げ加工工程が行われる（Ｓ１３０）。曲げ加工工程は、リードフレーム１における曲げ対象領域に対し曲げ加工を行う工程である。図４（ａ）は、切断工程が行われた後における、図１の領域Ｒ１０の拡大図である。ここで、曲げ対象領域は、図４（ａ）の領域Ｒ１１内の領域である。曲げ対象領域は、端子９における曲げ加工の対象となる領域であって、かつ、前述の封止工程により生じる樹脂バリ３に対し曲げ加工による応力がかからない領域である。図４（ｂ）は、曲げ対象領域に対し曲げ加工された端子９を示す図である。
なお、タイバー２が延在する所定方向（Ｘ軸方向）は、曲げ加工において曲げ対象領域を曲げる方向に直交する。
以下においては、樹脂バリ３が存在する領域を、樹脂バリ領域Ｘともいう。図４（ａ）の領域Ｒ１１は、リードフレーム１（端子９）において樹脂バリ領域Ｘよりも先端側の領域である。
図５は、曲げ加工を具体的に説明するための図である。図５（ａ）は、曲げ加工が行われる前の端子９および当該端子９の周辺を示す図である。図５（ｂ）は、曲げ加工が行われた後の端子９の状態を示す図である。以下においては、端子９のうち、曲げ加工された曲げ対象領域を、曲げ済領域ともいう。
以下においては、曲げ対象領域のうち、曲げ加工により曲げられた端子９の外側（外側の面）に位置する領域を、外側曲げ領域Ｒ１ともいう。すなわち、外側曲げ領域Ｒ１は、曲げ対象領域のうち、曲げ加工による曲率半径が大きい領域である。また、以下においては、曲げ対象領域のうち、曲げ加工により曲げられた端子９の内側（内側の面）に位置する領域を、内側曲げ領域Ｒ２ともいう。
外側曲げ領域Ｒ１は、曲げ対象領域のうち、曲げ加工により距離が最も長くなる領域である。内側曲げ領域Ｒ２は、曲げ対象領域のうち、曲げ加工により距離が最も短くなる領域である。
図５（ａ）の端子９は、曲げ軸Ｌ１を中心として、図５（ｂ）のように端子９の先端部がＺ方向に向かうように、曲げ加工されるとする。この場合、曲げ軸Ｌ１に対応する外側曲げ領域Ｒ１および内側曲げ領域Ｒ２は、図５（ａ）の示す位置となる。
本実施の形態では、曲げ加工工程において、外側曲げ領域Ｒ１が、樹脂バリ領域Ｘと重ならないように、曲げ加工が行われる。また、本実施の形態では、曲げ加工工程において、曲げ対象領域は、切断工程が行われた後の端子９に含まれるタイバー２内の領域である。また、本実施の形態では、タイバー２のＹ軸方向の幅は、外側曲げ領域Ｒ１が、樹脂バリ３が存在する樹脂バリ領域Ｘと重ならない大きさに設定される。この場合、曲げ加工工程により、端子９は、図４（ｂ）および図５（ｂ）のようになる。
これにより、曲げ加工工程において、樹脂バリ３に、曲げ加工による応力（リード曲げ応力）が及ばないので、樹脂バリ３が割れることを防止することができる。したがって、曲げ加工の際における樹脂バリ３の落下を防止できる。
なお、図６のように、曲げ加工工程において、曲げ加工における曲げ軸Ｌ１は、タイバー２の幅方向（Ｙ軸方向）の中央部（ほぼ中心）としてもよい。
図７は、曲げ軸Ｌ１を、タイバー２の幅方向（Ｙ軸方向）の中央部とした場合における端子９の状態を示す図である。図７（ａ）は、図６と同様であるので詳細な説明は繰り返さない。図７（ｂ）は、図７（ａ）で示す条件により、曲げ加工した端子９を示す図である。
以上のように、端子９を、タイバー２の中央部で曲げることにより、タイバーカット（切断工程）後における、端子（フレーム）の破断面の異なる領域でも、安定した曲げ精度を発現できる。また、端子９（リード）の曲げ精度が向上する。また、切断工程後の端子９においてタイバーの残りが大きくても、リードフォーミング性（曲げ加工精度）が安定する。
以上の半導体製造処理により、半導体装置１００が製造される。
以上説明したように、本実施の形態によれば、曲げ加工工程において、樹脂バリ３に、曲げ加工による応力がかからない。そのため、樹脂バリ３が割れることを防止することができる。したがって、曲げ加工の際における樹脂バリ３の落下を防止することができる。上記構成は、水圧バリ取りでは除去できない接着力の強い樹脂を使用する場合に有効である。また、曲げ加工工程（リードフォーミング工程）にて、バリ落下を防げる。そのため、例えば、金型清掃の頻度の低下、異物カミコミによる金型ストレスがフリーという利点を有する。すなわち、曲げ加工の際における樹脂バリ落下による不具合の発生を防止することができる。
＜実施の形態１の変形例＞
なお、曲げ加工における曲げ軸は、以下の位置に設定されてもよい。図８は、曲げ加工における曲げ軸の位置を示す図である。図８に示すように、曲げ加工工程の曲げ加工における曲げ軸Ｌ１は、タイバー２の幅方向（Ｙ軸方向）の中心Ｃ１より端子９の先端側によった位置に設定される。また、曲げ加工工程において、曲げ対象領域は、切断工程が行われた後の端子９に含まれるタイバー２内の領域である。また、タイバー２のＹ軸方向の幅は、前述の外側曲げ領域Ｒ１が、樹脂バリ３が存在する樹脂バリ領域Ｘと重ならない大きさに設定される。
以上のように設定した場合においても、前述と同様な効果を得ることができる。すなわち、曲げ加工の際における樹脂バリ３の落下を防止することができる。また、曲げ加工工程において、曲げ対象領域は、切断工程が行われた後の端子９に含まれるタイバー２内の領域である。そのため、安定した曲げ精度を発現できる。
なお、曲げ加工工程の曲げ加工における曲げ軸Ｌ１は、タイバー２の幅方向（Ｙ軸方向）の中心Ｃ１より端子９の先端側によった位置に設定した場合において、タイバー２の幅を特に設定しなくてもよい。
これにより、曲げ加工における曲げる位置の精度を厳密に設定する必要がない。すなわち、曲げる位置の精度が甘くて良い。したがって、曲げ加工工程を行うための各種調整等を簡略化することができる。この場合においても、曲げ加工の際における樹脂バリ３の落下を防止することができる。
＜実施の形態２＞
本実施の形態においても、実施の形態１と同様に、半導体製造処理が行われる。本実施の形態では、曲げ加工工程（Ｓ１３０）において、曲げ対象領域が、端子９に含まれるタイバー２の周辺領域である場合について説明する。なお、リードフレーム１の構成は、実施の形態１と同様である。すなわち、本実施の形態に係るタイバー２および端子９の構成は、実施の形態１と同様である。
図９は、実施の形態２に係る曲げ加工における曲げ軸の位置を示す図である。本実施の形態では、曲げ加工工程において、曲げ加工における曲げ軸は、切断工程が行われた後の端子９に含まれるタイバー２と該端子９の先端との間の領域に設定される。
具体的には、曲げ加工における曲げ軸は、例えば、曲げ軸Ｌ１ａの位置、曲げ軸Ｌ１ｂの位置等に設定される。曲げ加工における曲げ軸が、曲げ軸Ｌ１ｂの位置に設定された場合は、曲げ加工における曲げ軸が、端子９の先端部に設定される場合である。
以上の構成においても、図８の構成と同様な効果が得られる。すなわち、曲げる位置の精度が甘くて良い。したがって、曲げ加工工程を行うための各種調整等を簡略化することができる。この場合においても、曲げ加工の際における樹脂バリ３の落下を防止することができる。
＜実施の形態３＞
本実施の形態では、端子９（リード）を曲げた後に、曲げられた領域が樹脂バリ領域Ｘに含まれないように、端子９の曲げ位置を決める。すなわち、曲げ加工が行われた曲げ対象領域が、樹脂バリ領域Ｘと重ならない位置に存在するように曲げ加工を行う。本実施の形態では、当該曲げ加工を、式を用いて具体的に説明する。本実施の形態においても、実施の形態１と同様に、半導体製造処理が行われる。本実施の形態では、図４（ａ）と同様、曲げ対象領域は、領域Ｒ１１内の領域である。
図１０は、実施の形態３に係る曲げ加工を説明するための図である。図１０において、曲げ軸Ｌ２は、本実施の形態に係る曲げ加工工程（Ｓ１３０）の曲げ加工における曲げ軸である。曲げ軸Ｌ２は、曲げ加工前の曲げ対象領域の中心点である。以下においては、曲げ加工前の曲げ対象領域の中心点（曲げ軸Ｌ２）のうち端子９上の点を、中心点Ｃ２とも表記する。
また、曲げ軸Ｌ２ａは、曲げ加工工程（Ｓ１３０）の曲げ加工により曲げ軸Ｌ２が移動した軸である。すなわち、曲げ軸Ｌ２ａは、曲げ加工後の曲げ対象領域の中心点である。以下においては、曲げ加工後の曲げ対象領域の中心点（曲げ軸Ｌ２ａ）のうち端子９上の点を、中心点Ｃ２ａとも表記する。
ここで、曲げ加工工程（Ｓ１３０）の曲げ加工により、図１０（ｂ）のように、端子９は曲げられるとする。また、曲げ加工における曲げ半径をｒとする。また、リードフレーム１（端子９）の厚みをｄとする。また、パッケージ８の端部と、曲げ加工後の端子９の先端部の厚み方向（Ｙ軸方向）の中心点とのＹ軸方向の距離をｍとする。また、曲げ加工前の曲げ対象領域の中心点Ｃ２と曲げ加工後の曲げ対象領域の中心点Ｃ２ａとの距離をＺ＝２π（ｒ＋ｄ）×１／８とする。なお、図１０（ｂ）では、Ｚは円弧として示される。また、樹脂バリ３が存在する樹脂バリ領域ＸのＹ軸方向の幅をｘ１とする。また、パッケージ８の端部から曲げ加工前の曲げ対象領域の中心点Ｃ２までの距離をｎとする。この場合、以下の式１が満たされる。
ｎ＝ｍ＋Ｚ＝ｘ１＋ｒ＋ｄ／２＋Ｚ …（式１）
本実施の形態では、曲げ加工工程（Ｓ１３０）において、曲げ加工前の曲げ対象領域の中心点Ｃ２（曲げ加工における曲げ軸）が、パッケージ８の端部から距離ｎ以上離れた位置に存在するように、曲げ加工は行われる。
これにより、曲げ加工が行われた曲げ対象領域が、樹脂バリ領域Ｘと重ならない位置に存在する。そのため、実施の形態１と同様な効果が得られる。すなわち、曲げ加工の際における樹脂バリ３の落下を防止することができる。
＜その他の変形例＞
なお、上記各実施の形態において、以下のようにしてもよい。
実施の形態１〜３のいずれにおいて、封止工程（Ｓ１１０）により、樹脂バリ３が付着する領域の形状は、凹凸形状とする。以下、図を用いて具体的に説明する。
図１１は、凹凸形状を説明するための図である。図１１（ａ）は、樹脂バリ領域Ｘ付近の側面図である。図１１（ｂ）は、図１１（ａ）のＡ１−Ａ２線に沿った端子９の断面図である。
図１１（ｂ）に示すように、封止工程により、端子９における樹脂バリ３が付着する樹脂バリ領域Ｘの形状は、凹凸形状とする。すなわち、端子９のうち、パッケージ８周辺の領域の形状を、凹凸形状とする。これにより、樹脂が、端子９の凹部に充填され、アンカー効果により、樹脂バリの密着力を上げることができる。
上記構成は、端子曲げ位置（曲げ加工の曲げ軸）が樹脂バリ領域Ｘに隣接するとき、応力による樹脂バリ落下を抑えるのに効果的である。また、上記構成は、端子９における、端子曲げ位置をパッケージ８側に寄せて、パッケージ８の小型化を図りたい場合に有効である。また、上記構成は、端子曲げ位置の精度が悪く、バラつくときに有効的である。
上記実施の形態で用いた全ての数値は、本発明を具体的に説明するための一例の数値である。すなわち、本発明は、上記実施の形態で用いた各数値に制限されない。
なお、本発明は、その発明の範囲内において、各実施の形態、実施の形態の変形例を自由に組み合わせたり、各実施の形態、実施の形態の変形例を適宜、変形、省略することが可能である。
本発明は、曲げ加工の際における樹脂バリの落下を防止することが可能な半導体装置の製造方法として、利用することができる。
１ リードフレーム、２ タイバー、３ 樹脂バリ、８ パッケージ、９ 端子、１００ 半導体装置。

Claims (10)

  1. リードフレームのインナーリードを樹脂により封止する工程と、
    前記リードフレームに含まれる端子における曲げ加工の対象となる領域であって、かつ、前記封止する工程により生じる樹脂バリに対し曲げ加工による応力がかからない領域である曲げ対象領域に対し曲げ加工を行う工程とを含む
    半導体装置の製造方法。
  2. 前記リードフレームは、
    該リードフレームに含まれる複数の前記端子を接続するタイバーを含み、
    前記半導体装置の製造方法は、さらに、
    隣接する２つの前記端子の間に存在するタイバーを切断する工程を含み、
    前記切断する工程により、各前記端子はタイバーを含む独立した端子となる
    請求項１に記載の半導体装置の製造方法。
  3. 前記曲げ対象領域は、前記端子に含まれる前記タイバー内の領域であり、
    前記タイバーの幅は、前記曲げ対象領域のうち、前記曲げ加工による曲率半径が大きい外側曲げ領域が、前記樹脂バリが存在する領域と重ならない大きさに設定される
    請求項２に記載の半導体装置の製造方法。
  4. 前記曲げ加工における曲げ軸は、前記タイバーの幅方向の中央部である
    請求項３に記載の半導体装置の製造方法。
  5. 前記曲げ加工における曲げ軸は、前記タイバーの幅方向の中心より前記端子の先端側によった位置に設定される
    請求項３に記載の半導体装置の製造方法。
  6. 前記曲げ加工における曲げ軸は、前記端子に含まれる前記タイバーと該端子の先端との間の領域に設定される
    請求項２に記載の半導体装置の製造方法。
  7. 前記曲げ加工における曲げ軸は、前記端子の先端部に設定される
    請求項１または２に記載の半導体装置の製造方法。
  8. 前記端子は、前記曲げ加工により曲げられ、
    前記曲げ加工が行われた前記曲げ対象領域は、前記樹脂バリが存在する領域と重ならない位置に存在し、
    前記封止する工程によりパッケージが形成され、
    前記樹脂バリは、前記パッケージに隣接して形成され、
    前記曲げ加工における曲げ半径をｒとし、前記リードフレームの厚みをｄとし、前記パッケージの端部と前記曲げ加工後の前記端子の先端部の厚み方向の中心点との距離をｍとし、前記曲げ加工前の前記曲げ対象領域の中心点と前記曲げ加工後の前記曲げ対象領域の中心点との距離をＺ＝２π（ｒ＋ｄ）×１／８とし、前記樹脂バリが存在する領域の幅をｘ１とし、前記パッケージから前記曲げ加工前の前記曲げ対象領域の中心点までの距離をｎとした場合、
    ｎ＝ｍ＋Ｚ＝ｘ１＋ｒ＋ｄ／２＋Ｚ
    なる関係式が満たされ、
    前記曲げ加工前の前記曲げ対象領域の中心点が、前記パッケージの端部から距離ｎ以上離れた位置に存在するように、前記曲げ加工は行われる
    請求項１または２に記載の半導体装置の製造方法。
  9. 前記封止する工程により、前記樹脂バリが付着する領域の形状は、凹凸形状である
    請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
  10. 請求項１〜９のいずれか１項に記載の半導体装置の製造方法により製造された半導体装置。
JP2012141649A 2012-06-25 2012-06-25 半導体装置の製造方法および半導体装置 Active JP5755186B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012141649A JP5755186B2 (ja) 2012-06-25 2012-06-25 半導体装置の製造方法および半導体装置
DE102013200944.5A DE102013200944B4 (de) 2012-06-25 2013-01-22 Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
CN201310037414.7A CN103515246B (zh) 2012-06-25 2013-01-31 半导体装置的制造方法以及半导体装置
US13/773,343 US8859338B2 (en) 2012-06-25 2013-02-21 Method of manufacturing a semiconductor device and semiconductor device
KR1020130049738A KR101513959B1 (ko) 2012-06-25 2013-05-03 반도체 장치의 제조방법 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012141649A JP5755186B2 (ja) 2012-06-25 2012-06-25 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2014007269A true JP2014007269A (ja) 2014-01-16
JP5755186B2 JP5755186B2 (ja) 2015-07-29

Family

ID=49754287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012141649A Active JP5755186B2 (ja) 2012-06-25 2012-06-25 半導体装置の製造方法および半導体装置

Country Status (5)

Country Link
US (1) US8859338B2 (ja)
JP (1) JP5755186B2 (ja)
KR (1) KR101513959B1 (ja)
CN (1) CN103515246B (ja)
DE (1) DE102013200944B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088080A1 (ja) * 2016-11-14 2018-05-17 株式会社デンソー 半導体装置およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666509B2 (en) * 2015-01-16 2017-05-30 New Japan Radio Co., Ltd. Semiconductor device
DE112016006677B4 (de) * 2016-03-29 2021-12-16 Mitsubishi Electric Corporation Verfahren zum Herstellen einer mit Harz versiegelten Leistungs-Halbleitervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274236A (ja) * 1995-03-31 1996-10-18 Nittetsu Semiconductor Kk リードフレームおよびこれを用いた半導体装置の製造方法
JPH11317484A (ja) * 1998-05-07 1999-11-16 Sony Corp リードフレーム及びそれを用いたパッケージ方法
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6370548A (ja) * 1986-09-12 1988-03-30 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JP2532490B2 (ja) * 1987-07-27 1996-09-11 松下電子工業株式会社 樹脂封止形半導体装置の製造方法
JPH0682772B2 (ja) * 1988-12-29 1994-10-19 日本電気株式会社 表面実装デバイスのリード成形方法
JPH05144988A (ja) 1991-11-20 1993-06-11 Fujitsu Miyagi Electron:Kk 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
JP2916360B2 (ja) 1992-12-11 1999-07-05 日立建機株式会社 半導体装置のパッケージング方法並びに半導体装置
JP3216934B2 (ja) 1993-03-25 2001-10-09 アピックヤマダ株式会社 アウターリードの曲げ成形方法及びこれを用いた半導体装置
JP2826508B2 (ja) 1996-06-27 1998-11-18 山形日本電気株式会社 半導体装置の製造装置
JP3793628B2 (ja) 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
JP2000058733A (ja) 1998-08-03 2000-02-25 Sony Corp 樹脂封止型半導体装置およびそのリードフレーム
JP3215686B2 (ja) * 1999-08-25 2001-10-09 株式会社日立製作所 半導体装置及びその製造方法
JP3773855B2 (ja) * 2001-11-12 2006-05-10 三洋電機株式会社 リードフレーム
JP3666594B2 (ja) * 2002-10-17 2005-06-29 ローム株式会社 パッケージ型電子部品におけるリード端子の切断方法
JP3872001B2 (ja) * 2002-11-18 2007-01-24 シャープ株式会社 リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器
JP4326275B2 (ja) * 2003-07-01 2009-09-02 三洋電機株式会社 半導体装置
JP4674113B2 (ja) * 2005-05-06 2011-04-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274236A (ja) * 1995-03-31 1996-10-18 Nittetsu Semiconductor Kk リードフレームおよびこれを用いた半導体装置の製造方法
JPH11317484A (ja) * 1998-05-07 1999-11-16 Sony Corp リードフレーム及びそれを用いたパッケージ方法
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088080A1 (ja) * 2016-11-14 2018-05-17 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20130341779A1 (en) 2013-12-26
US8859338B2 (en) 2014-10-14
KR101513959B1 (ko) 2015-04-21
CN103515246A (zh) 2014-01-15
KR20140000625A (ko) 2014-01-03
DE102013200944A1 (de) 2014-01-02
JP5755186B2 (ja) 2015-07-29
DE102013200944B4 (de) 2020-10-15
CN103515246B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
JP6143468B2 (ja) リードフレーム
US9443794B2 (en) Semiconductor device
JP4705881B2 (ja) リードフレーム及びそれを用いた半導体装置
JP6773197B2 (ja) リードフレームおよびその製造方法
US9385071B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2017011221A (ja) 半導体装置
JP2015072947A (ja) 半導体装置及びその製造方法
JP5755186B2 (ja) 半導体装置の製造方法および半導体装置
JP2008016469A (ja) 半導体装置
US20080179723A1 (en) Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section
JP2015228447A (ja) 半導体装置の製造方法
JP2018186207A5 (ja)
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP4835449B2 (ja) 半導体装置
JP2008053515A (ja) 半導体装置およびその製造方法
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法
JP2017183417A (ja) 半導体装置
JP2016197636A (ja) モールドパッケージ
JP2015154042A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2012043882A (ja) 半導体装置の製造方法
KR101398017B1 (ko) 엠엘에프형 반도체 패키지 및 그 제조 방법
JP2019110258A (ja) 半導体装置
JP2004312053A (ja) 半導体装置
JP2013048150A (ja) 半導体モジュール及びその製造方法
CN116762166A (zh) 用于具有增加的可靠性的半导体封装件的引线框架以及相关的封装件和方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150526

R150 Certificate of patent or registration of utility model

Ref document number: 5755186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250