JP4705881B2 - リードフレーム及びそれを用いた半導体装置 - Google Patents

リードフレーム及びそれを用いた半導体装置 Download PDF

Info

Publication number
JP4705881B2
JP4705881B2 JP2006130369A JP2006130369A JP4705881B2 JP 4705881 B2 JP4705881 B2 JP 4705881B2 JP 2006130369 A JP2006130369 A JP 2006130369A JP 2006130369 A JP2006130369 A JP 2006130369A JP 4705881 B2 JP4705881 B2 JP 4705881B2
Authority
JP
Japan
Prior art keywords
lead
die pad
bonding area
lead frame
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006130369A
Other languages
English (en)
Other versions
JP2007305671A (ja
Inventor
洋一郎 野崎
康宏 竹花
彰 小賀
敏行 福田
誠司 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006130369A priority Critical patent/JP4705881B2/ja
Priority to SG200700808-9A priority patent/SG137738A1/en
Priority to CNA2007100057372A priority patent/CN101071796A/zh
Priority to US11/705,509 priority patent/US20070262409A1/en
Publication of JP2007305671A publication Critical patent/JP2007305671A/ja
Application granted granted Critical
Publication of JP4705881B2 publication Critical patent/JP4705881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、リードフレーム及びそれを用いた半導体装置に関し、特に、高耐圧素子等の高放熱性が必要となるリードフレーム及びそれを用いた半導体装置に関する。
従来より、高耐圧素子等の高放熱性が必要とされるリードフレームにおいて、封止用樹脂材の端面とリードフレームとの境界面、及び封止用樹脂材とダイパッドとの界面に生じる剥離を抑制すること、また剥離が生じた場合であっても、剥離の進行を抑制し、ワイヤーボンドとボンディングエリアとの剥離やワイヤボンドの破断による電気的接続部の信用度が低下することを防止できるリードフレーム及びそのリードフレームを用いた半導体装置が望まれている。
図７は従来の高耐圧素子等の高放熱性が要求される半導体装置用のリードフレームの一例を示している。
図７に示すように、従来のリードフレーム１０１は、半導体チップを保持するダイパッド１０２と、タイバー１０３と並行して形成され且つダイパッド１０２を挟むようにして延びる放熱板１０４と、タイバー１０３からダイパッド１０２に向けて延び且つダイパッド１０２と間隔をおいて形成された複数のインナーリード１０５とを有し、複数のインナーリード１０５のうちの１つはダイパッド１０２と連結されたＧＮＤ（ground：接地）リード１０６である。
図８及び図９は従来の高耐圧素子等の半導体装置の一例であり、図７に示したリードフレーム１０１を用いた半導体装置である。
図８に示すように、従来の高耐圧素子等を含む半導体装置は、リードフレーム１０１のダイパッド１０２上に半導体チップ１０７をダイボンドし、半導体チップ１０７の電極パッド１０８及び接地用電極パッド１０９がそれぞれインナーリード１０４のボンディングエリア１１０及びＧＮＤ接続用ボンディングエリア１１１に金属細線１１２によりワイヤーボンドされている。
図９に示す従来の高耐圧素子等を含む半導体装置は、半導体チップ１０７の接地用電極パッド１０９がＧＮＤリード１０６のＧＮＤリード上ボンディングエリア１１３に金属細線１１２によりワイヤボンドされている。
リードフレーム１０１に保持された半導体チップ１０７及び金属細線１１２は、封止用樹脂材１１４によって封止され、封止用樹脂材１１４から露出した放熱板１０４の一部及びアウターリード１１５は、樹脂のばり取り工程、タイバーカット工程及びカットベント工程を経て、図８及び図９に示す半導体装置を得る。なお、図７において、封止用樹脂材１１４によって封止される範囲を封止領域１１６として破線で示している。封止用樹脂材１１４から露出した放熱板１０４の一部及びアウターリード１１５は、さらにガルウィング状に折り曲げられる。
このような従来の半導体装置において、リードフレームのワイヤボンド部近辺に少なくとも１つの穴部を形成すると、熱応力によりインナーリードの表面と封止用樹脂材との間に生じる剥離を防止することが可能であり、剥離によるワイヤーボンドの破断を防止することが可能である（例えば、特許文献１を参照。）。
また、インナーリード及びＧＮＤリードの封止用樹脂材で覆われる部分を面内で幅が狭い曲折形状とすることにより、外部の湿気の侵入を防ぐことが可能であり、耐湿性が向上して、信頼性が高い半導体装置を得ることが可能である（例えば、特許文献２を参照。）。
特開平６−２１３０３号公報 特開平２−７８２６２号公報
しかしながら、前記従来の高耐圧素子等を保持するリードフレームを用いた半導体装置には、以下のような問題がある。
図１０（ａ）は図８に示した従来の半導体装置のＸａ−Ｘａ線における断面構成を示し、図１０（ｂ）は図１０（ａ）に示した領域Ｄを拡大して示している。
図１０（ｂ）に示すように、従来のリードフレーム１０１を用いた半導体装置においては、放熱板１０４をカットベンド等する際に外部からの機械的応力により、封止用樹脂材１１４の端面から内部に向けて封止用樹脂材１１４と放熱板１０４と間の剥離１２１が発生しやすい。また、実装リフロー時に受ける熱応力によって封止用樹脂材１１４、リードフレーム１０１及び半導体チップ１０７の各熱膨張の違いから発生する応力により、半導体チップ１０７が保持されたダイパッド１０２から外部に向けて封止用樹脂材１１４とリードフレーム１０１との間の剥離１２２が発生しやすい。従って、内部方向への剥離１２１又は外部方向への剥離１２２がリードフレーム１０１上のＧＮＤ接続用ボンディングエリア１１１にまで到達した場合は、金属細線１１２によるワイヤーボンドの破断が起きやすくなり、電気的な接続の信頼性が低下する。
また、図１１（ａ）は、図９に示した従来の半導体装置のXIａ−XIａ線における断面構成を示し、図１１（ｂ）は、図１１（ａ）に示した領域Ｆを拡大して示している。
図１１（ｂ）に示すように、半導体チップ１０７の接地用電極パッド１０９からＧＮＤリード１０６のＧＮＤリード上ボンディングエリア１１３に金属細線１１２によりワイヤボンドした場合でも、図１０（ｂ）と同様の剥離が進行することにより、電気的な接続の信頼性が損なわれる。
従来例で説明したように、リードフレームにおけるワイヤボンディングエリアの近傍に少なくとも１つの穴部を形成することにより、熱応力によりインナーリードの表面と封止用樹脂材との間に生じる剥離を防止することができ、剥離によるワイヤーボンドの破断を防止することが可能となる。しかしながら、機械的応力により封止用樹脂材の端面から内部に向けて生じる封止用樹脂材の端面と放熱板との境界面からの剥離や、熱応力により半導体チップが保持されたダイパッドから外部に向けて生じる剥離がボンディングエリアにまで進行することを抑制することは不可能である。
また、従来例によると、インナーリード及びＧＮＤリードの封止用樹脂材により覆われる部分を面内で幅が狭い曲折形状にすることにより外部の湿気の侵入を防ぐことができ、耐湿性が向上し、信頼性が高い半導体装置を得ることは可能となるものの、半導体チップを保持したダイパッドから外部方向への熱応力による剥離がボンディングエリアにまで進行することを抑制することは不可能である。
このように、前記従来の高放熱性が必要とされる半導体チップが保持されたリードフレームを含む半導体装置は、外部からの機械的応力により封止用樹脂材１１４の端面から内部に向けて進行する封止用樹脂材１１４と放熱板１０４と間の剥離１２１と、各構成部材同士の熱膨張率の違いから発生する熱応力によりダイパッド１０２から外部に向けて進行する封止用樹脂材１１４とリードフレーム１０１との間の剥離１２２のいずれもを抑制することが不可能であるという問題がある。
本発明は、前記従来の問題に鑑み、リードフレームを用いた半導体装置において、リードフレームと封止用樹脂材との間に剥離が発生したとしても、その剥離により電気的接続部の接続の信頼性が損なわれることがないリードフレーム及び半導体装置を得られるようにすることを目的とする。
前記の目的を達成するため、本発明は、リードフレームを、ダイパッドと連結され該ダイパッドと同一電位を有するボンディングエリアを島状に形成する構成とする。
また、他の構成として、リードフレームを、接地リードを含むインナーリードにその延びる方向に対して垂直な方向に溝部を形成し、且つ接地リードにその面内方向に屈曲する屈曲部を形成する構成とする。
具体的に、本発明に係る第１のリードフレームは、上面に半導体チップを保持するダイパッドと、ダイパッドにおける一の側面及び該一の側面と対向する他の側面からそれぞれ外側に延在する放熱板と、ダイパッドにおける放熱板を除いて対向する両側面とそれぞれ対向し、ダイパッドを挟むように配置された複数のインナーリードと、複数のインナーリードの外側に形成され、インナーリードと接続される複数のアウターリードとを備え、複数のインナーリードのうちの少なくとも１つは、ダイパッドと連結された接地リードであり、放熱板には、周囲の三方向が第１のスリットに囲まれ且つ残りの一方向が連結部により放熱板と接続され、ダイパッドと同一電位を有する島状のボンディングエリアが形成されていることを特徴とする。
第１のリードフレームによると、放熱板に、周囲の三方向が第１のスリットに囲まれ且つ残りの一方向が連結部により放熱板と接続され、ダイパッドと同一電位を有する島状のボンディングエリアが形成されているため、機械的応力により封止用樹脂材の端面から内部に向けて生じる封止用樹脂材と放熱板との境界面の剥離や、熱応力により半導体チップが保持されたダイパッドから外部に向けて生じるリードフレームと封止用樹脂材との剥離が発生した場合であっても、これら剥離の島状のボンディングエリアまでの進行が抑制される。その結果、ワイヤーボンドとボンディングエリアとの界面の剥離及びワイヤーボンドの破断を防ぐことができる。
第１のリードフレームにおいて、島状のボンディングエリアは、放熱板における該放熱板の延在方向と垂直な幅方向の中央部分に形成されていることが好ましい。
第１のリードフレームにおいて、接地リードを含む各インナーリードは、その表面に各インナーリードが延びる方向に対して垂直な方向に形成された溝部を有しており、接地リードは、該接地リードの面内方向に屈曲する少なくとも２つの屈曲部を有していることが好ましい。
このようにすると、接地リードにおけるダイパッドとアウターリードまでの沿面距離が増大するため、機械的応力による封止用樹脂材の端面から内部方向への封止用樹脂材と放熱板との境界面の剥離をより確実に防止することができる。
第１のリードフレームにおいて、島状のボンディングエリアは、平面形状が四角形状、円形状、楕円形状、Ｕ字形状又はＶ字形状であることが好ましい。
第１のリードフレームにおいて、連結部はその幅が島状のボンディングエリアの幅よりも小さいことが好ましい。
このようにすると、島状のボンディングエリアと封止用樹脂材との密着性が向上する。
第１のリードフレームにおいて、第１のスリットは、連結部における放熱板との接続部分の両側方がインナーリード側に延びる切り欠き部を有していることが好ましい。
このようにすると、島状のボンディングエリアと封止用樹脂材との密着性が向上する。
第１のリードフレームにおいて、連結部は島状のボンディングエリアに対してダイパッドの反対側に形成されていることが好ましい。
第１のリードフレームにおいて、連結部はその表面に連結部が延びる方向に対して垂直な方向に形成された溝部を有していることが好ましい。
このようにすると、連結部における沿面距離が増大するため、剥離の進行がより抑制される。
第１のリードフレームにおいて、放熱板は島状のボンディングエリアの外側の領域で且つ封止用樹脂材により封止される領域に形成された第２のスリットを有していることが好ましい。
また、第１のリードフレームにおいて、連結部は島状のボンディングエリアに対してダイパッド側に形成されていることが好ましい。
この場合に、放熱板はダイパッドと第１のスリットとの間に形成された第３のスリットを有していることが好ましい。
第１のリードフレームにおいて、放熱板はダイパッドに対して島状のボンディングエリアの反対側の領域に形成された第４のスリットを有していることが好ましい。
本発明に係る第２のリードフレームは、上面に半導体チップを保持するダイパッドと、ダイパッドにおける一の側面及び該一の側面と対向する他の側面からそれぞれ外側に延在する放熱板と、ダイパッドにおける放熱板を除いて対向する両側面とそれぞれ対向し、ダイパッドを挟むように配置された複数のインナーリードと、複数のインナーリードの外側に形成され、インナーリードと接続される複数のアウターリードとを備え、複数のインナーリードのうちの少なくとも１つは、ダイパッドと連結された接地リードであり、接地リードを含む各インナーリードは、その表面に各インナーリードが延びる方向に対して垂直な方向に形成された溝部を有しており、接地リードは、該接地リードの面内方向に屈曲する少なくとも２つの屈曲部を有していることを特徴とする。
第２のリードフレームによると、接地リードを含む各インナーリードは、その表面に各インナーリードが延びる方向に対して垂直な方向に形成された溝部を有しており、接地リードは、該接地リードの面内方向に屈曲する少なくとも２つの屈曲部を有しているため、接地リードにおけるダイパッドとアウターリードまでの沿面距離が増大すると共に封止用樹脂材とリードフレームとの密着性が向上するので、機械的応力及び熱応力による封止用樹脂材とリードフレームとの剥離を防止することができる。
第１又は第２のリードフレームにおいて、接地リードはダイパッドと接続される部分の幅が他のインナーリードの幅よりも小さいことが好ましい。
第１又は第２のリードフレームにおいて、複数のアウターリードのうち、接地リードと接続されるアウターリードと隣接するアウターリードの少なくとも１つは、インナーリードと接続されていないことが好ましい。
本発明に係る半導体装置は、本発明の第１又は第２のリードフレームを用いた半導体装置を対象とし、ダイパッドの上に保持され、電極パッド及び接地用電極パッドを有する半導体チップと、半導体チップを含むダイパッド、各インナーリード及び島状のボンディングエリアを含む放熱板の一部を封止する封止用樹脂材よりなる封止部とを備え、半導体チップは、金属細線により、電極パッドがインナーリードと電気的に接続され、接地用電極パッドが島状のボンディングエリア又は接地リードのボンディングエリアと電気的に接続されており、島状のボンディングエリアは、連結部を除く周囲が封止用樹脂材により覆われており、放熱板における残部と各アウターリードは、ガルウィング状に屈曲されていることを特徴とする。
本発明の半導体装置において、半導体チップは高耐圧素子であることが好ましい。
本発明に係るリードフレーム及びそれぞれを用いた半導体装置によると、リードフレームと封止用樹脂材との間に剥離が生じたとしても、その剥離の進行が抑制されるため、電気的接続部の信頼性が維持される。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１は本発明の第１の実施形態に係る高耐圧素子を保持するリードフレームの平面構成の一例を示している。本実施形態に係るリードフレームは、熱伝導性に優れた金属、例えば銅合金からなり、厚さが０．２５ｍｍ程度の薄膜により形成されている。
図１に示すように、リードフレーム１Ａ（例えば、幅が２．２ｍｍ）は、半導体チップを固着して保持するダイパッド２と、タイバー３と並行して形成され且つダイパッド２を挟むようにして延びる、例えば幅が１．５ｍｍの放熱板４と、タイバー３からダイパッド２に向かうように形成された７本のインナーリード５とを備え、複数のインナーリード５のうちの１本がダイパッド２と連結されたＧＮＤ（接地）リード６である。ここでは、インナーリード５を７本とし、そのうち１本をＧＮＤリード６としたが、素子としてそれぞれ必要な本数を有すればこれに限定されることはない。また、図１には、リードフレーム１Ａを用いた半導体装置が封止用樹脂材により封止される封止領域７が破線により示されている。
各インナーリード５は、タイバー３を介在させてそれぞれアウターリード８と連結されている。各インナーリード５のアウターリード８側には少なくとも１つの溝部９が形成され、各インナーリード５のダイパッド２側には突出部１０が形成されている。
各インナーリード５の溝部９は、その表面にインナーリード５が延びる方向に対して垂直な方向にハーフエッチング等により形成され、その深さは例えば０．０９ｍｍである。このように、各インナーリード５に溝部９を設けることにより、各アウターリード８のカットベンド時に発生する機械的応力や熱応力によるリードフレーム１Ａと封止用樹脂材との剥離が抑制されると共に、インナーリード５のボンディングエリア１１への剥離の進行が抑制される。
各インナーリード５の突出部１０は、該インナーリード５が延びる方向に対して面内方向の垂直な方向に、例えば０．２ｍｍの突出量で形成されている。このように、各インナーリード５に突出部１０を設けることにより、各インナーリード５と封止用樹脂材との接触面積が増大するため、リードフレーム１Ａと封止用樹脂材との密着性が向上して、熱応力による剥離の発生を抑制することが可能となる。
なお、第１の実施形態においては、溝部９の深さを０．０９ｍｍとしたが、これは０．０９ｍｍ程度の段差があれば、剥離の進行を抑制する効果を得られるためであり、この数値に限定される必要はない。また、形成方法もハーフエッチング法に代えてプレス法により形成してもよい。また、突出部１０についても、突出量は０．２ｍｍに限定される必要はなく、隣接するインナーリード５と接触しない長さであればよい。
本実施形態に係るリードフレーム１Ａの第１の特徴は、放熱板４の幅方向、すなわちインナーリード５と対向する側面同士の幅方向の中央部分で且つ封止用樹脂材によって封止される領域にダイパッド２と同一電位となる島状ボンディングエリア１２が形成されていることである。本実施形態においては、島状ボンディングエリア１２を平面サイズが０．３ｍｍ×０．２ｍｍ程度の長方形状としたが、該長方形状に代えて、正方形を含む他の四角形状、円形状又は楕円形状でもよく、さらには、Ｕ字形状又はＶ字形状等のワイヤボンドが可能な面積を有する形状であればよい。また、島状ボンディングエリア１２は１つに限られず、２つ目の島状ボンディングエリア１２をダイパッド２を挟むように形成してもよい。
図１に示すように、島状ボンディングエリア１２は、放熱板４におけるダイパッド２の反対側の領域、すなわちダイパッド２から遠い位置で、幅が０．１５ｍｍで長さが０．６ｍｍの連結部１３によって放熱板４と接続されている。さらに、島状ボンディングエリア１２における連結部１３を除く周囲は、例えばプレス法により形成された幅が０．２０ｍｍのスリット１４ａにより、放熱板４から分離されている。
連結部１３における放熱板４との接続部分の両側方部分には、インナーリード５側に延びるように切り欠き部が形成されている。ここでは、連結部１３の幅を島状ボンディングエリア１２の幅である０．３ｍｍよりも小さい０．１５ｍｍとしていることから、封止用樹脂材により半導体チップ及びダイパッド２を封止する際に、島状ボンディングエリア１２は、封止用樹脂材によりその周囲の四方向から覆われることになる。これにより、島状ボンディングエリア１２は封止用樹脂材との密着性が向上して、島状ボンディングエリア１２への剥離の進行を抑制することが可能となる。
また、本実施形態においては、スリット１４ａの幅を０．２０ｍｍとしたが、この程度の幅であれば、封止用樹脂材とリードフレーム１Ａとの剥離の進行を抑制するという効果を得られるからである。従って、スリット１４ａの幅寸法は０．２０ｍｍである必要は必ずしもない。また、プレス法による形成に代えて、エッチング法により形成してもよい。
本実施形態においては、連結部１３は、放熱板４とは島状ボンディングエリア１２に対してダイパッド２の反対側の領域で接続されている。これにより、島状ボンディングエリア１２をダイパッド２側のより近い位置で接続する場合と比べて、ダイパッド２から島状ボンディングエリア１２までの沿面距離を長くすることができるため、熱応力によりダイパッド２から外部に向けてリードフレーム１Ａと封止用樹脂材との間に生じる剥離が島状ボンディングエリア１２へ進行することが抑制される。
さらに、連結部１３は、その長さが長い程より剥離の進行を抑制することが可能である。本実施形態においては、連結部１３の長さを０．６ｍｍとしたが、連結部１３の長さが０．６ｍｍ程度あることにより、剥離の進行を抑制することが可能である。例えば、連結部１３の長さが０．３ｍｍの場合では、剥離が島状ボンディングエリア１２に達してしまうことが実験により分かっている。
また、スリット１４ａには、連結部１３の放熱板４側の接続部の両側方部分にインナーリード５側に延びる切り欠き部が形成されている。これにより、ダイパッド２から島状ボンディングエリア１２までの沿面距離がさらに延長されるため、剥離の進行がより一層抑制される。さらに、この切り欠き部を設けることにより、リードフレーム１Ａと封止用樹脂材との密着性が向上するため、放熱板４をカットベンドする際の機械的応力によって発生する封止用樹脂材の端面から内部に向けて生じるリードフレーム１Ａと封止用樹脂材との間の剥離の進行及びそれに伴う耐湿性の悪化を抑制することができる。従って、水が封止用樹脂材の端面から半導体チップを保持するダイパッド２の方向へ侵入することによって生じる半導体装置の耐圧の劣化を防止することが可能となる。なお、スリット１４ａの切り欠き部は、インナーリード５側に０．１ｍｍ〜０．２ｍｍ程度延びていれば、耐湿性の劣化を抑制することが可能である。
また、連結部１３には、２箇所に深さが０．０９ｍｍの溝部９がハーフエッチングにより形成されている。これにより、封止用樹脂材の端面から島状ボンディングエリア１２までの沿面距離が長くなるため、機械的応力により封止用樹脂材の端面から内部に向けてリードフレーム１Ａと封止用樹脂材との間の剥離が生じた場合であっても、剥離の進行を溝部９によって抑制することが可能である。なお、ここでは、連結部１３上の溝部９は、ハーフエッチングにより形成しているが、ハーフエッチング法に代えてプレス法により形成してもよ。また、溝部９を設ける個数も、連結部１３の長さに応じて適当に設定すればよい。
以上のように、第１の実施形態に係る島状ボンディングエリア１２は、機械的応力により封止用樹脂材の端面から内部に向けて生じる封止用樹脂材と放熱板４との間の剥離、及び熱応力によりダイパッド２から外部に向けて生じるリードフレーム１Ａと封止用樹脂材との間の剥離が発生した場合であっても、島状ボンディングエリア１２がスリット１４ａにより、四方を封止用樹脂材により覆われるため、剥離が島状ボンディングエリア１２にまで進行することを抑制できる。その結果、ワイヤーボンドとボンディングエリアとの剥離及びワイヤーボンドの破断を防ぐことが可能となる。このため、電気的な接続部の接続の信頼性が損なわれることを防止することができる。さらに、ダイパッド２に半導体チップを保持した場合には、放熱板４に島状ボンディングエリア１２を設けたことにより、電気的接続が可能なボンディングエリアの数が増える。このため、ダイパッド２に保持する半導体チップのレイアウトの自由度を増やすことができる。
第１の実施形態において、島状ボンディングエリア１２が形成されない他の放熱板４の封止領域７には、スリット１４ｂのみが形成されている。島状ボンディングエリア１２を囲むスリット１４ａと同様に、スリット１４ｂを設けることにより、リードフレーム１Ａと封止用樹脂材との密着性が向上し、放熱板４をカットベンドする際の機械的応力により封止用樹脂材の端面から内部に向けて生じるリードフレーム１Ａと封止用樹脂材との間の剥離の進行、及びそれに伴う耐湿性の劣化を抑制することができる。このため、水が封止用樹脂材の端面から半導体チップを保持するダイパッド２へ侵入することによって生じる半導体装置の耐圧の劣化を防止することが可能となる。なお、スリット１４ｂの幅は、放熱板４の幅の約２／３以上であれば、耐湿性の劣化を抑制することができる。
第１の実施形態に係るリードフレーム１Ａの第２の特徴は、ＧＮＤリード６がその面内で屈曲する屈曲部１５を有していることである。これにより、ＧＮＤリード６が屈曲部１５を有さずにダイパッド２と連結した場合と比べてダイパッド２からタイバー３までの沿面距離が延長される。本実施形態においては、ダイパッド２からＧＮＤリード上ボンディングエリア１６までの距離が延長されることにより、ＧＮＤリード６と封止用樹脂材との密着性が向上する。このため、熱応力によって生じるダイパッド２から外部に向けての剥離の進行を抑制することができる。なお、ＧＮＤリード６に形成する屈曲部１５の屈曲個数は２つに限定されない。
また、図１に示すように、ＧＮＤリード６には、ダイパッド２からタイバー３までの沿面距離をさらに延長する溝部９がＧＮＤリード６の延在方向に垂直な方向に形成されている。また、ＧＮＤリード６がダイパッド２と連結する部分の幅は、他のインナーリード５の幅よりも小さくなるように形成されている。このように、ＧＮＤリード６の連結部分の幅をインナーリード５の幅よりも小さくすることにより、連結部分の封止用樹脂材との密着性が向上して、ダイパッド２から外部に向けて生じる剥離がＧＮＤリード上ボンディングエリア１６にまで進行することを抑制することができる。なお、ＧＮＤリード６には、溝部９を２箇所に設け、且つ、連結部分の幅がインナーリード５の幅の約１／２としているが、これに限定される必要はない。
高耐圧素子を有する半導体チップをリードフレーム１Ａに保持する場合には、ＧＮＤリード６の外側の延長上に配置されたアウターリード８と、ＧＮＤリード６と隣接するインナーリード５の外側の延長上に配置されたアウターリード８との間に比較的に高い電位差が生じるため、ＧＮＤリード６と接続されたアウターリード８とそれと隣接する他のアウターリード８との絶縁距離を大きくする必要がある。そこで、本実施形態においては、ＧＮＤリード６と接続されたアウターリード８と隣接する他のアウターリード８のうちの１本は、インナーリード５と連結せず、樹脂封止工程の後に除かれて、抜きピン状態となる。
以上のように、第１の実施形態においては、ＧＮＤリード６は、該ＧＮＤリード６が沿面距離を延ばすように複数の屈曲部１５を形成しても、インナーリード５と連結されないアウターリード８の延長線上でダイパッド２と連結し、抜きピン状態とされるインナーリード５のスペース内に形成されている。このように、ＧＮＤリード６に複数の屈曲部１５を設けてダイパッド２からの沿面距離を延長しても、余分な面積を必要としないため、高耐圧素子を含む半導体装置の小型化が可能である。なお、ＧＮＤリード６に形成する屈曲部１５の個数は２つに限られない。また、ＧＮＤリード６は、インナーリード５と連結されないアウターリード８の延長線上でダイパッド２と連結しなくてもよい。
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
図２は本発明の第２の実施形態に係る高耐圧素子に用いられるリードフレームの平面構成の一例を示している。図２において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。なお、第２の実施形態においては、第１の実施形態との相違点のみを説明する。
図２に示すように、第２の実施形態に係るリードフレーム１Ｂは、放熱板４に設ける島状ボンディングエリア１２の周囲に形成するスリット１４ｃに放熱板４の幅方向に延びる切り欠き部を設ける代わりに、島状ボンディングエリア１２に対してダイパッド２の反対側に、放熱板４の幅方向に延びるスリット１４ｄを独立に形成している。
このように、島状ボンディングエリア１２の周囲に形成するスリット１４ｃに加え、スリット１４ｄを独立して形成することにより、リードフレーム１Ｂと封止用樹脂材との密着性が向上するため、放熱板４をカットベントする際の機械的応力により封止用樹脂材の端面から内部に向けて生じるリードフレーム１Ｂと封止用樹脂材との間の剥離の進行、及びそれに伴う耐湿性の劣化を抑制することができる。
さらに、水が封止用樹脂材の端面から半導体チップを保持するダイパッド２へ侵入することによって生じる半導体装置の耐圧の劣化をも防止することが可能となる。
第２の実施形態においては、ダイパッド２の幅が１．５ｍｍに対してスリット１４ｄの長さは１ｍｍとしている。スリット１４ｄの長さ寸法がこの程度であれば、剥離の進行を抑制する効果を得られるが、この長さ寸法に限る必要はない。
第２の実施形態のように、島状ボンディングエリア１２と封止用樹脂材の端部との間にスリット１４ｄを形成することにより、封止用樹脂材の端面から島状ボンディングエリア１２までの沿面距離が延長されること及びリードフレーム１Ｂと封止用樹脂材との密着性が向上することにより、剥離の進行が抑制されるため、電気的な接続部の接続の信頼性が損なわれることを防止できる。
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
図３は本発明の第３の実施形態に係る高耐圧素子に用いられるリードフレームの平面構成の一例を示している。図３において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。第３の実施形態においても第１の実施形態との相違点のみを説明する。
図３に示すように、第３の実施形態に係るリードフレーム１Ｃは、島状ボンディングエリア１２と放熱板４との連結部１３がダイパッド２側に配置されている。さらに、放熱板４に設ける島状ボンディングエリア１２の周囲に形成するスリット１４ｅに放熱板４の幅方向に延びる切り欠き部を設ける代わりに、島状ボンディングエリア１２に対してダイパッド２側に、放熱板４の幅方向に延びるスリット１４ｆを独立に形成している。
このように、島状ボンディングエリア１２の連結部１３をダイパッド２に近い位置に設けることにより、放熱板４の外側から島状ボンディングエリア１２までの沿面距離が延長される。このため、放熱板４をカットベントする際の機械的応力により封止用樹脂材の端面から内部に向けて生じるリードフレーム１Ｃと封止用樹脂材との間の剥離が島状ボンディングエリア１２へ進行しにくくなる。
一方、連結部１３がダイパッド２に近い位置に設けられることにより、ダイパッド２から島状ボンディングエリア１２までの沿面距離が短くなるため、熱応力によりダイパッド２から外部に向けて生じるリードフレーム１Ｃと封止用樹脂材との間の剥離が島状ボンディングエリア１２へ進行するおそれがある。そこで、第３の実施形態においては、島状ボンディングエリア１２とダイパッド２との間に第２の実施形態に係るスリット１４ｄと同等の構成を有するスリット１４ｆを形成して、ダイパッド２から島状ボンディングエリア１２までの沿面距離を延長することにより、熱応力による剥離の進行を抑制している。
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
図４及び図５は本発明の第４の実施形態に係るリードフレームに高耐圧素子を保持した半導体装置の平面構成の一例を示している。図６（ａ）は図４のVIａ−VIａ線における断面構成を示し、図６（ｂ）は図５のVIｂ−VIｂ線における断面構成を示している。なお、第４の実施形態は、第１の実施形態に係るリードフレーム１Ａを用いた半導体装置の一例である。従って、図４〜６において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
図４に示すように、第４の実施形態に係る半導体装置は、リードフレーム１Ａのダイパッド２の上に、電極パッド１８及び接地用電極パッド１９を有する高耐圧素子を含む半導体チップ１７が導電性接着材を用いてダイボンディングされている。なお、半導体チップ１７のダイボンディングに導電性接着材を用いたが、該導電性接着材に代えてはんだ材等を用いてもよい。また、半導体チップ１７は高耐圧素子に限定されることはなく、半導体装置に高放熱性を必要とする半導体チップ１７であればよい。
ダイパッド２の上にダイボンディングされた半導体チップ１７における電極パッド１８及び接地用電極パッド１９は、インナーリード５のボンディングエリア２０及び島状ボンディングエリア１２と金属細線２１によりそれぞれワイヤーボンドされて電気的に接続されている。本実施形態においては、半導体チップ１７の接地用電極パッド１９と島状ボンディングエリア１２とをワイヤーボンドしているが、図５の変形例に示すように、接地用電極パッド１９とＧＮＤリード上ボンディングエリア１６とを金属細線２１によってワイヤボンドしてもよい。
半導体チップ１７と電気的に接続されたリードフレーム１Ａの封止領域７は、例えばエポキシ樹脂等の封止用樹脂材よりなる封止部２２により、トランスファモールド法を用いて封止される。樹脂封止工程において、溝部９及びスリット１４ａには封止用樹脂材が充填される。このとき、放熱板４の一部、タイバー３及びインナーリード５と連結しているアウターリード８は封止部２２の端面から露出するため、露出した放熱板４の一部、タイバー３及びアウターリード８に対して樹脂材のばり取りがなされる。また、タイバー３はタイバーカットされる。ＧＮＤリード６と隣接するインナーリード４と連結されないアウターリード８はカットされて抜きピン状態にされる。放熱板４の一部及びアウターリード８は、リードカットされ、ガルウィング状に折り曲げられる。
このようにして形成された第４の実施形態に係る半導体装置は、リードフレーム１Ａ上の封止部２２において、半導体チップ１７の接地用電極パッド１９と金属細線２１により電気的に接続された島状ボンディングエリア１２を有している。このとき、島状ボンディングエリア１２における連結部１３を除く周囲はスリット１４ａによってリードフレーム１Ａから分離されている。
以下、第４の実施形態に係る高耐圧素子用リードフレームを用いた半導体装置と従来の高耐圧素子用リードフレームを用いた半導体装置との比較を行なう。
［表１］は、温度が８５℃、相対湿度が８５％及び電源電圧の印加時間が１０００時間のＴＨＢ（temperature humidity bias）試験において、封止部２２の端面から内部に向けての剥離がＧＮＤ接続用ボンディングエリア（本発明では島状ボンディングエリア）にまで進行した不良の割合、及び−６５℃から１５０℃への昇温及び降温を１００サイクル分繰り返す熱衝撃試験において、半導体チップが保持されたダイパッドから外部に向かう剥離がＧＮＤ接続用ボンディングエリアにまで進行した不良の割合の結果をそれぞれ表わしている。
Figure 0004705881
［表１］から分かるように、図４に示す第４の実施形態に係る半導体装置は、いずれの試験においても、不良が発生していない。これに対し、図８に示す従来のリードフレームを用いた半導体装置は、ＴＨＢ試験では１８試験中７件の不良が発生し、また、熱衝撃試験では２０試験中１２件の不良が発生している。
［表２］は、温度が８５℃、相対湿度が８５％及び電源電圧の印加時間が１０００時間のＴＨＢ試験において、剥離の進行に伴う耐湿性の悪化による耐圧の劣化を起こした不良の割合を表わしている。
Figure 0004705881
［表２］から分かるように、図４に示す第４の実施形態に係る半導体装置は、耐圧劣化が発生していない。一方、図８に示す従来のリードフレームを用いた半導体装置は、１５試験中３件の耐圧劣化が発生している。
また、接地用電極パッドとＧＮＤリード上ボンディングエリア１６をワイヤボンドした半導体装置において［表１］と同等の試験を行なった結果を［表３］に表わしている。
Figure 0004705881
［表３］から分かるように、図５に示す第４の実施形態の一変形例に係る半導体装置は、いずれの試験においても不良が発生していない。一方、図９に示す従来のリードフレームを用いた半導体装置は、ＴＨＢ試験では８試験中６件の不良が発生し、また、熱衝撃試験では９試験中３件の不良が発生している。
以上のように、第４の実施形態及びその変形例に係る半導体装置は、封止部２２の端面から内部に向けて進行する剥離及びダイパッド２から外部に向けて進行する剥離が発生した場合であっても、スリット１４ａに三方を囲まれた島状ボンディングエリア１２が封止用樹脂材によって覆われているため、剥離が島状ボンディングエリア１２にまで進行することを抑制できる。このため、ワイヤーボンドとボンディングエリアとの剥離及びワイヤーボンドの破断を防ぐことができるので、電気的接続部の接続の信頼性が損なわれることを防止することができる。
また、半導体チップ１７の接地用電極パッド１９とＧＮＤリード上ボンディングエリア１６とをワイヤボンドする一変形例に係る半導体装置においても、ＧＮＤリード６に屈曲部１５を設けることにより、ダイパッド２からＧＮＤリード上ボンディングエリア１６ひいてはアウターリード８までの沿面距離が延長される。その上、ＧＮＤリード６には、少なくとも１つの溝部９が形成されていることにより、ダイパッド２からタイバー３までの沿面距離がさらに延長されるため、ＧＮＤリード６と封止用樹脂材との密着性が向上する。その結果、熱応力によって生じるダイパッド２から外部方向に向けての剥離の進行がＧＮＤリード上ボンディングエリア１６にまで進行することを抑制することができる。
これにより、ワイヤボンドとボンディングエリアとの界面の剥離又はワイヤーボンドの破断を防ぐことが可能となるため、電気的接続部の接続の信頼性が損なわれることを防止することができる。
本発明に係るリードフレーム及びそれぞれを用いた半導体装置によると、リードフレームと封止用樹脂材との間に剥離が発生したとしても、その剥離の進行を抑制して電気的接続部の接続信頼性が損なわれることがなく、高耐圧素子等の高放熱性が必要な半導体チップを保持するリードフレーム及びそれを用いた半導体装置等に有用である。
本発明の第１の実施形態に係るリードフレーム構成を示す平面図である。 本発明の第２の実施形態に係るリードフレーム構成を示す平面図である。 本発明の第３の実施形態に係るリードフレーム構成を示す平面図である。 本発明の第４の実施形態に係る半導体装置を示す平面図である。 本発明の第４の実施形態の一変形例に係る半導体装置を示す平面図である。 （ａ）は図４のVIａ−VIａ線における断面図である。（ｂ）は図５のVIｂ−VIｂ線における断面図である。 従来の高耐圧素子等の半導体装置用のリードフレームを示す平面図である。 図７に示す従来のリードフレームを用いた高耐圧素子等の半導体装置の一例を示す平面図である。 図７に示す従来のリードフレームを用いた高耐圧素子等の半導体装置の他の例を示す平面図である。 （ａ）は図８のＸａ−Ｘａ線における断面図である。（ｂ）は図１０（ａ）の領域Ｄの拡大断面図である。 （ａ）は図９のXIａ−XIａ線における断面図である。（ｂ）は図１１（ａ）の領域Ｆの拡大断面図である。
符号の説明
１Ａ〜１Ｃ リードフレーム
２ ダイパッド
３ タイバー
４ 放熱板
５ インナーリード
６ ＧＮＤ（接地）リード
７ 封止領域
８ アウターリード
９ 溝部
１０ 突出部
１１ ボンディングエリア
１２ 島状ボンディングエリア
１３ 連結部
１４ａ〜１４ｆ スリット
１５ 屈曲部
１６ ＧＮＤリード上ボンディングエリア
１７ 半導体チップ
１８ 電極パッド
１９ 接地用電極パッド
２０ ボンディングエリア
２１ 金属細線
２２ 封止部

Claims (3)

  1. 上面に半導体チップを保持するダイパッドと、
    前記ダイパッドにおける一の側面及び該一の側面と対向する他の側面からそれぞれ外側に延在する放熱板と、
    前記ダイパッドにおける前記放熱板を除いて対向する両側面とそれぞれ対向し、前記ダイパッドを挟むように配置された複数のインナーリードと、
    前記複数のインナーリードの外側に形成され、前記インナーリードと接続される複数のアウターリードとを備え、
    前記複数のインナーリードのうちの少なくとも１つは、前記ダイパッドと連結された接地リードであり、
    前記放熱板には、周囲の三方向が第１のスリットに囲まれ且つ残りの一方向が連結部により前記放熱板と接続され、前記ダイパッドと同一電位を有する島状のボンディングエリアが形成され、
    前記第１のスリットは、前記連結部における前記放熱板との接続部分の両側方が前記インナーリード側に延びる切り欠き部を有していることを特徴とするリードフレーム。
  2. 前記請求項１に記載のリードフレームを用いた半導体装置であって、
    前記ダイパッドの上に保持され、電極パッド及び接地用電極パッドを有する半導体チップと、
    前記半導体チップを含む前記ダイパッド、前記各インナーリード及び前記島状のボンディングエリアを含む前記放熱板の一部を封止する封止用樹脂材よりなる封止部とを備え、 前記半導体チップは、金属細線により、前記電極パッドが前記インナーリードと電気的に接続され、前記接地用電極パッドが前記島状のボンディングエリア又は前記接地リードのボンディングエリアと電気的に接続されており、
    前記島状のボンディングエリアは、前記連結部を除く周囲が前記封止用樹脂材により覆われており、
    前記放熱板における残部と前記各アウターリードは、ガルウィング状に屈曲されていることを特徴とする半導体装置。
  3. 前記半導体チップは、高耐圧素子であることを特徴とする請求項２に記載の半導体装
    置。
JP2006130369A 2006-05-09 2006-05-09 リードフレーム及びそれを用いた半導体装置 Active JP4705881B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006130369A JP4705881B2 (ja) 2006-05-09 2006-05-09 リードフレーム及びそれを用いた半導体装置
SG200700808-9A SG137738A1 (en) 2006-05-09 2007-02-02 Lead frame and semiconductor device using the same
CNA2007100057372A CN101071796A (zh) 2006-05-09 2007-02-13 引线框及使用了它的半导体装置
US11/705,509 US20070262409A1 (en) 2006-05-09 2007-02-13 Lead frame and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006130369A JP4705881B2 (ja) 2006-05-09 2006-05-09 リードフレーム及びそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2007305671A JP2007305671A (ja) 2007-11-22
JP4705881B2 true JP4705881B2 (ja) 2011-06-22

Family

ID=38684338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006130369A Active JP4705881B2 (ja) 2006-05-09 2006-05-09 リードフレーム及びそれを用いた半導体装置

Country Status (4)

Country Link
US (1) US20070262409A1 (ja)
JP (1) JP4705881B2 (ja)
CN (1) CN101071796A (ja)
SG (1) SG137738A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5026848B2 (ja) * 2007-04-19 2012-09-19 スタンレー電気株式会社 光半導体デバイスおよびその製造方法
JP2012089563A (ja) * 2010-10-15 2012-05-10 Sanken Electric Co Ltd 半導体モジュール
CN102034784B (zh) * 2010-11-10 2013-06-05 吴江巨丰电子有限公司 一种28k引线框架
JP5885987B2 (ja) * 2011-10-05 2016-03-16 ローム株式会社 半導体装置
CN106611753A (zh) * 2015-10-26 2017-05-03 无锡华润矽科微电子有限公司 芯片封装框架及芯片封装结构
CN106783753A (zh) * 2016-12-21 2017-05-31 伍昭云 半导体器件
US10242935B2 (en) * 2017-08-31 2019-03-26 Nxp Usa, Inc. Packaged semiconductor device and method for forming
CN109192715B (zh) * 2018-09-20 2024-03-22 江苏长电科技股份有限公司 引线框结构、封装结构及其制造方法
JP7225722B2 (ja) * 2018-11-16 2023-02-21 富士電機株式会社 リードフレーム、半導体装置及び半導体装置の製造方法
EP3671829B1 (en) * 2018-12-17 2023-09-27 Nexperia B.V. Leadframe assembly for a semiconductor device
JP7353121B2 (ja) * 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
CN112563233B (zh) * 2020-12-09 2023-04-11 天水七四九电子有限公司 一种平面封装件及其生产方法
WO2023176267A1 (ja) * 2022-03-17 2023-09-21 ローム株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244654A (ja) * 1988-03-25 1989-09-29 Nec Kyushu Ltd リードフレーム
JPH03276667A (ja) * 1990-03-26 1991-12-06 Hitachi Ltd 半導体装置
JP2000150759A (ja) * 1998-11-04 2000-05-30 Denso Corp 樹脂封止型半導体装置
JP2001085588A (ja) * 1999-09-10 2001-03-30 Mitsumi Electric Co Ltd リードフレーム及び半導体装置
JP2002334965A (ja) * 2001-05-08 2002-11-22 Kunifumi Komiya 高周波デバイス用パッケージ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
KR0148077B1 (ko) * 1994-08-16 1998-08-01 김광호 분리된 다이 패드를 갖는 반도체 패키지
US5780772A (en) * 1997-01-24 1998-07-14 National Semiconductor Corporation Solution to mold wire sweep in fine pitch devices
US5869898A (en) * 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof
JP3063847B2 (ja) * 1998-05-01 2000-07-12 日本電気株式会社 リードフレーム及びそれを用いた半導体装置
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
TWI250632B (en) * 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
JP4469654B2 (ja) * 2004-05-13 2010-05-26 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US8536688B2 (en) * 2004-05-25 2013-09-17 Stats Chippac Ltd. Integrated circuit leadframe and fabrication method therefor
JP4255934B2 (ja) * 2005-08-26 2009-04-22 シャープ株式会社 半導体素子、および、この半導体素子を用いた電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244654A (ja) * 1988-03-25 1989-09-29 Nec Kyushu Ltd リードフレーム
JPH03276667A (ja) * 1990-03-26 1991-12-06 Hitachi Ltd 半導体装置
JP2000150759A (ja) * 1998-11-04 2000-05-30 Denso Corp 樹脂封止型半導体装置
JP2001085588A (ja) * 1999-09-10 2001-03-30 Mitsumi Electric Co Ltd リードフレーム及び半導体装置
JP2002334965A (ja) * 2001-05-08 2002-11-22 Kunifumi Komiya 高周波デバイス用パッケージ

Also Published As

Publication number Publication date
JP2007305671A (ja) 2007-11-22
US20070262409A1 (en) 2007-11-15
SG137738A1 (en) 2007-12-28
CN101071796A (zh) 2007-11-14

Similar Documents

Publication Publication Date Title
JP4705881B2 (ja) リードフレーム及びそれを用いた半導体装置
JP4686248B2 (ja) 光半導体装置、及び光半導体装置製造方法
US9275945B2 (en) Method of manufacturing semiconductor device and semiconductor device
US8188583B2 (en) Semiconductor device and method of manufacturing same
JP2009500841A (ja) 半導体デバイス
JP5232394B2 (ja) 半導体装置の製造方法
JP2007509485A (ja) 半導体デバイス・パッケージおよびその製造方法
US10978378B2 (en) Encapsulated leadless package having an at least partially exposed interior sidewall of a chip carrier
JP6363825B2 (ja) 半導体装置及びリードフレーム
US9318422B2 (en) Flat no-lead package and the manufacturing method thereof
JP6150866B2 (ja) 電力半導体装置
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2008016469A (ja) 半導体装置
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
WO2013172139A1 (ja) 半導体デバイス
JP6909630B2 (ja) 半導体装置
JP5458476B2 (ja) モールドパッケージおよびその製造方法
JP5096812B2 (ja) 複合リードフレームを用いた半導体装置
JP2006279088A (ja) 半導体装置の製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2010171091A (ja) ボンディング構造
JP2006286679A (ja) 半導体装置およびその製造方法
JP6194804B2 (ja) モールドパッケージ
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
JP5477260B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110314

R150 Certificate of patent or registration of utility model

Ref document number: 4705881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250