JP2012089563A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2012089563A
JP2012089563A JP2010232578A JP2010232578A JP2012089563A JP 2012089563 A JP2012089563 A JP 2012089563A JP 2010232578 A JP2010232578 A JP 2010232578A JP 2010232578 A JP2010232578 A JP 2010232578A JP 2012089563 A JP2012089563 A JP 2012089563A
Authority
JP
Japan
Prior art keywords
lead
semiconductor
semiconductor chip
clip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010232578A
Other languages
English (en)
Inventor
Hiroyuki Ogino
博之 荻野
Shigenori Ueno
成則 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010232578A priority Critical patent/JP2012089563A/ja
Priority to CN201110349129XA priority patent/CN102456655A/zh
Publication of JP2012089563A publication Critical patent/JP2012089563A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

【課題】複数の半導体チップを搭載した半導体モジュールを高い歩留まりで製造する。
【解決手段】この半導体モジュール１０においては、リードフレーム１１の上に６個の半導体チップ１２が２×３の配置で搭載される。更にその上に、クリップリード１３が設置される。この半導体モジュール１０から外部への電気的接続は、リードフレーム１１の一部である第１リード１１２と、リードフレーム１１に絶縁部１４を介して固定された第２リード１５、第３リード１６によってなされる。クリップリード本体１３１には、２４個の円形の開口部が設けられている。クリップリード本体１３１の裏面側には、６個の凸部が設けられている。６個の凸部は、６個の半導体チップ１２に対応して形成され、はんだ層を介して各半導体チップ１２と接合される。
【選択図】図１

Description

本発明は、複数の半導体チップを搭載し、これらの半導体チップを並列に接続した半導体モジュールの構造に関する。
大電流の動作を行うパワー半導体モジュールにおいては、複数の半導体チップが同一のリードフレーム上に搭載された構造が採用される場合が多い。この場合、異なる種類の半導体チップを同時に搭載することによって、このパワー半導体モジュールを多機能化することができる。
こうした場合の半導体モジュールの形態は、例えば特許文献１に記載されている。この技術においては、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）チップとフリーホイールダイオードチップとが単一のリードフレーム上に搭載される。リードフレームがこれらを接続する配線として用いられると共に、平板を加工することによって屈曲形状とされたリードが、これらのチップの上側に接続され、配線となっている。
また、一般にこうした形態の半導体モジュールにおいては、上記の構造が樹脂等からなるモールド層で封止される。モールド層は、液状の材料を上記の構造の上に流し込んだ後に硬化させることによって得られる。この際、この材料（モールド材）が行き渡っていない箇所が存在すると、絶縁不良等の問題が発生する。こうした問題に対して、特許文献１に記載の技術においては、リードに開口部を設けることにより、モールド材の充填性を向上させ、かつこの工程の際のチップ周辺の状況の目視による確認を容易としている。
こうした技術により、信頼性の高いパワー半導体モジュールを得ることができた。
特開２００６−２０２８８５号公報
一般に、各半導体チップとリードフレームとの接合や、その上のリードと各半導体チップとの接合ははんだ等によって行われる。この際に、リードフレーム等を介した放熱特性を維持するためには、搭載する半導体チップとリードフレームとの位置関係、リードと半導体チップとの位置関係は高い精度で保つ必要がある。
一方、単一の半導体チップで駆動できる電流は限定されるため、動作電流を増大させるためには、同一仕様の半導体チップを多数個搭載し、これらを並列に接続する構成が有効である。搭載する半導体チップの個数が多くなった場合、上記の位置関係の精度を高く保つことは困難となる。特に、接合に用いられるはんだが溶融した際に半導体チップやリードが動くため、その位置ずれが発生することがあった。
従って、複数の半導体チップを搭載した半導体モジュールを高い歩留まりで製造することは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールは、表面と裏面にそれぞれ電極をもつ半導体チップをリードフレーム上に複数個配列して搭載し、前記電極が並列に接続されてそれぞれ取り出される形態を具備する半導体モジュールであって、前記リードフレーム上で前記半導体チップの配列を覆う形状をもち、前記半導体チップを介して前記リードフレームに固定され、前記半導体チップ側の面に、前記各半導体チップにおける表面の電極に対応する箇所に凸部を具備するクリップリードと、前記リードフレームに電気的に接続されたリードと、前記クリップリードに電気的に接続されたリードと、を具備し、前記各半導体チップにおける裏面の電極は、前記リードフレームに接続され、前記各半導体チップにおける表面の電極は、前記クリップリードの凸部と、はんだ層を介して接合されたことを特徴とする。
本発明の半導体モジュールにおいて、前記半導体チップは平面視において矩形形状をなし、前記クリップリードにおける前記半導体チップの角部に対応した箇所に開口部が設けられていることを特徴とする。
本発明の半導体モジュールは、前記クリップリードにおいて、前記半導体チップの各々に対応して前記凸部が形成され、前記凸部を囲んだ４箇所に前記開口部が形成されていることを特徴とする。
本発明の半導体モジュールにおいて、前記凸部は、プレス加工によって形成されたことを特徴とする。
本発明の半導体モジュールにおいて、前記半導体チップにはダイオードが形成されていることを特徴とする。
本発明の半導体モジュールにおいて、前記半導体チップは、ＧａＮ、ＡｌＧａＮ、ＳｉＣ、ダイヤモンドのいずれかの単結晶で構成されたことを特徴とする。
本発明は以上のように構成されているので、複数の半導体チップを搭載した半導体モジュールを高い歩留まりで製造することができる。
本発明の実施の形態に係る半導体モジュールの構成を示す分解斜視図（ａ）、組立後の斜視図（ｂ）である。 本発明の実施の形態に係る半導体モジュールにおいて用いられるクリップリードの構成を示す斜視図である。 本発明の実施の形態に係る半導体モジュールにおけるリードフレーム、半導体チップ、クリップリードの接合の状況を模式的に示す断面図である。 本発明の実施の形態に係る半導体モジュールにおいて、半導体チップが設置された個所をクリップリード上面から見た図である。 本発明の実施の形態に係る半導体モジュールにおいて用いられるクリップリードにおける凸部の頂面の形態の例である。 本発明の実施の形態に係る半導体モジュールにおいて用いられるクリップリードにおける凸部の断面構造の例である。
以下、本発明の実施の形態となる半導体モジュール、及びその製造方法について説明する。この半導体モジュールにおいては、複数の半導体チップが同一のリードフレーム上にはんだによって接合され、搭載されている。搭載される半導体チップは同一の仕様であるとし、それぞれが２つの極（アノード電極、カソード電極）をもつ。このうち、全ての半導体チップにおける一方の極は、はんだを介してリードフレームに接続される。全ての半導体チップにおける他方の極は、全ての半導体チップの上部を覆うように設けられたクリップリードに接続される。この構成により、全ての半導体チップは並列に接続され、リードフレーム側が一方の極の電極となり、クリップリード側が他方の極の電極となる。
図１は、この半導体モジュール１０の構成を示す分解斜視図（ａ）、組立後の斜視図（ｂ）である。この半導体モジュール１０においては、リードフレーム１１の上に６個の半導体チップ１２が２×３の配置で搭載される。更にその上に、クリップリード１３が設置される。この半導体モジュール１０から外部への電気的接続は、リードフレーム１１の一部である第１リード（リード）１１２と、リードフレーム１１に絶縁部１４を介して固定された第２リード（リード）１５、第３リード（リード）１６によってなされる。なお、リードフレーム１１と各半導体チップ１２間、各半導体チップ１２とクリップリード１３間は、はんだによって接続されるが、図１（ａ）の分解斜視図においては、はんだの記載は省略されている。
図１（ａ）に示されるとおり、このリードフレーム１１は、リードフレーム本体１１１と、第１リード１１２とで構成される。リードフレーム本体１１は大きな平板状であり、導電性及び熱伝導率の高い銅又は銅合金で構成される。また、その表面ははんだ付けが可能となるべく表面処理が施されている。
第１リード（リード）１１２はリードフレーム本体１１１の側面に設けられており、第１リード１１２とリードフレーム本体１１１とは一体化されており、同電位とされる。一方、第２リード（リード）１５と第３リード（リード）１６は、第１リード１１２と同じ側面において第１リード１１２と平行に設けられているが、第２リード１５とリードフレーム本体１１１の間、及び第３リード１６とリードフレーム本体１１１の間には、それぞれ絶縁部１４が設けられている。このため、第２リード１５、第３リード１６とリードフレーム１１の間は電気的に絶縁される。なお、リードフレーム本体１１１には円形の開口が設けられており、これはこの半導体モジュール１０の固定時に使用されるビス穴である。
半導体チップ１２は矩形体形状であり、平面視においては正方形となる形状をしている。その内部にはＳｉＣのショットキーバリアダイオード（ＳＢＤ）が形成されている。このダイオードのアノード電極は図１（ａ）における表面側に設けられており、カソード電極は裏面側に設けられている。アノード電極、カソード電極に対しては、共にはんだ付けによって電気的接合が可能となっている。なお、半導体チップ１２は６個用いられているが、全て同一の仕様（同一の形状、同一の特性）である。
図２は、クリップリード１３を表面側から見た斜視図（ａ）、裏面側から見た斜視図（ｂ）である。このクリップリード１３は、クリップリード本体１３１と、その側面に設けられたリード接続部１３２、１３３で構成される。クリップリード本体１３１は、図１に示されるように、半導体チップ１２の配列を覆うような形状となっている。リード接続部１３２、１３３の先端部はクリップリード本体１３１よりも厚くなっているが、これらは一体とされている。これらは、リードフレーム本体１１１と同様に、銅又は銅合金で構成され、その裏面は、はんだ付けが可能となる表面処理が施されている。
図２（ａ）に示されるように、クリップリード本体１３１には、２４個の円形の開口部１３４が設けられている。また、図２（ｂ）に示されるように、クリップリード本体１３１の裏面側には、６個の凸部１３５が設けられている。後述するように、６個の凸部１３５は、６個の半導体チップ１２に対応して形成され、はんだ層を介して各半導体チップ１２と接合される。各凸部１３５は、正方形を構成する４つの開口部１３４の中心に位置するように形成される。あるいは、開口部１３４は、凸部１３５を囲んだ４箇所に形成されている。なお、全ての凸部１３５の頂部を構成する面（頂面）は、同一平面を構成するものとする。また、リード接続部１３２、１３３の先端部の裏面側を構成する面も、前記とは別の同一平面を構成するものとする。
上記の構成のリードフレーム１１、半導体チップ１２、クリップリード１３等が図１（ｂ）に示されるように組み合わされて、この半導体モジュール１０は構成される。この際、第２リード１５とクリップリード１３におけるリード接続部１３２の先端部、第３リード１６とクリップリード１３におけるリード接続部１３３の先端部とがそれぞれはんだで接続される。これにより、第２リード１５、第３リード１６は、クリップリード１３と電気的接続がとられ、同電位とされる。すなわち、この半導体モジュールにおいては、第１リード１１２と、第２リード１５及び第３リード１６とがそれぞれダイオードのカソード電極、アノード電極となる。
一方で、クリップリード１３と各半導体チップ１２の上部も接合される。この際の、クリップリード１３と半導体チップ１２、リードフレーム１１の接合状況を模式的に示した断面図を図３に示す。なお、この図においては、特にこれらの各部の垂直方向における位置関係を模式的に示しており、縮尺やこれらの間の水平方向の厳密な位置関係は図１に示したものと異なっている。
第２リード１５（第３リード１６）とリード接続部１３２（リード接続部１３３）の先端部とは、はんだ層２０によって接合される。この接合によってリードフレーム１１とクリップリード１３は固定される。なお、図示していないが、この際に、これらの間の位置関係が固定されるように、これらの間の接触部分において各々に凹部、凸部をそれぞれ設けることも可能である。特に、これらの間で水平方向の位置ずれが生じないような構造を設けることが可能である。
半導体チップ１２においては、半導体チップ本体１２１の裏面側にカソード電極１２２が、表面側にアノード電極１２３がそれぞれ形成されている。カソード電極１２２は、はんだ層２１を介してリードフレーム本体１１１の表面に接続される。アノード電極１２３は、クリップリード本体１３１の裏面に設けられた凸部１３５の頂面と、はんだ層２２を介して接続される。
実際にこの構成を製造するにあたっては、まず、リードフレーム本体１１１の表面において半導体チップ１２が設置される個所にはんだ層２１を形成し、この上に半導体チップ１２を仮設置する。半導体チップ１２におけるアノード電極１２３上、あるいは凸部１３５の頂面にはんだ層２２を形成し、第２リード１５、第３リード１６の上面にはんだ層２０を形成してから、クリップリード本体１３１を図３の状態となるべく設置する。その後、電気炉等ではんだ接合が行われる温度で保持した後に、冷却することによって、図３に示された状態で、リードフレーム１１、半導体チップ１２、クリップリード１３とが接合される。
この際、はんだ層２２が溶融して液状となった際に、アノード電極１２３と凸部１３５との間には表面張力が働くため、これらの間での水平方向における位置ずれが生じにくくなる。前記の通り、第２リード１５とクリップリード１３におけるリード接続部１３２の先端部、第３リード１６とクリップリード１３におけるリード接続部１３３の先端部とが固定されることによって、リードフレーム１１とクリップリード１３とは固定され、リードフレーム１１とクリップリード１３との位置関係は決定される。上記の構成により、更に半導体チップ１２とクリップリード１３の位置関係が固定されるため、結局、リードフレーム１１、各半導体チップ１２、クリップリード１３の間の位置関係は、固定される。すなわち、これらの位置関係の精度を保つことができる。この効果は、搭載する半導体チップ１２の個数によらずに得られる。
また、接合の際に半導体チップ１２がある箇所をクリップリード１３の上面側から見た外観を図４に示す。４つの開口部１３４の中間点と半導体チップ１２の中心が一致するのが、予め設定された半導体チップ１２の位置である。この位置に半導体チップ１２があるか否かは、開口部１３４から半導体チップ１２の角部が見えるか否かで容易に判定することができる。すなわち、上記の構成のクリップリード１３を用いることによって、接合の際の半導体チップ１２の位置ずれが生じにくくなる上に、角部に対応する箇所に開口部１３４を設けることによって、位置ずれが発生した場合にもこれを容易に検知することができる。
すなわち、上記の構成のクリップリード１３とリードフレーム１１を用いることにより、半導体チップ１２の個数が多い場合でも、半導体モジュール１０を高い歩留まりで製造することができる。特にこの効果は、半導体チップ１２の配列が２次元的になされる場合、すなわち、２×２個以上の場合に顕著である。
なお、実際には、図１（ｂ）の構成が形成された後で、特にクリップリード１３の周辺は、樹脂材料からなるモールド層中に封止される。第１リード１１１、第２リード１５、第３リード１６は、その先端部がこのモールド層から突出した構成とされる。このモールド層を形成する工程においても、リードフレーム１１、各半導体チップ１２、クリップリード１３の間の接合は保たれ、これらの間の位置関係も狂うことがない。
なお、クリップリード本体１３１の裏面に設ける凸部１３５の形状（頂面の形状、断面の形状）は、上記の効果を奏する限りにおいて任意である。例えば、頂面を、図５（ａ）〜（ｃ）に示されるように、円形、正方形、１２角形等の構成とすることができる。この形状は、この頂面とはんだ層２２を介して当接するアノード電極１２３の形状に応じて適宜設定される。
また、頂面の形状だけでなく、頂面の面積と形状を確保できる限りにおいて、その断面形状も任意である。図６（ａ）〜（ｃ）は、その断面形状の例である。このうち、特に、図６（ｃ）に示される形状は、平板のプレス加工によって形成することができる。この場合には、クリップリード本体１３１の裏面に凸部１３５が形成されると同時に、その表面側に凹部が形成される。前記の通り、クリップリード１３の接合後にこの構造を取り囲んでモールド層が形成されるが、この凹部が設けられることにより、モールド層形成後に、モールド層とクリップリード１３の表面との剥離が発生しにくくなる。すなわち、半導体モジュール１０の機械的耐久性が向上する。
また、モールド層の形成は、液状となったモールド材（例えば樹脂材料）を上記の構造に流し込んだ後にこれを硬化させることによって行われる。この際、モールド層に空隙が存在すると、その箇所における絶縁性の低下等が発生して信頼性の低下の原因となる。これに対して、上記の構造においては、開口部１３４により、液状となったモールド材が行き渡りやすくなるため、空隙の発生が抑制される。あるいは、開口部１３４中にモールド材が入り込んで硬化することにより、上記の構造全体の機械的強度が高まる。すなわち、上記の構成により、この半導体モジュール１０の信頼性を高くすることができる。
なお、上記の例では、第１リード１１２をリードフレーム本体１１１と一体化し、第２リード１５、第３リード１６を絶縁部１４を介してリードフレーム本体１１１に固定した上で、クリップリード１３を第２リード１５、第３リード１６に固定する形態としたが、他の形態とすることも可能である。この際、リードフレーム１１とクリップリード１３とが半導体チップを介して固定され、かつリードフレームに接続されたリードとクリップリードに接続されたリードとがそれぞれ取り出せる形態であればよい。例えば、各々のリードを１本ずつとする構成としてもよく、他数本ずつとすることも可能である。また、リードフレームに接続されたリードとクリップリードに接続されたリードとが異なる方向に突出した形態としてもよい。また、リードフレーム本体の表面は平面であるとしたが、半導体チップを搭載しやすいように適宜凹凸を設けることも可能である。
また、上記の例では、半導体チップ１２は平面視において正方形の形状であるとしたが、これに限定されない。一般に半導体チップはウェハをダイシングして得られるため、平面視において矩形形状とされる。開口部１２４は、クリップリード本体１３１におけるこの矩形の４つの角部に対応する位置に設ければ、半導体チップ１２の位置の確認が容易である。ただし、少なくとも一つの角部に対応する箇所に設けることにより、半導体チップ１２が所定の位置にあるか否かの確認は可能である。
なお、上記の例では、クリップリード１３において凸部１３５と開口部１３４を同時に設けたが、位置ずれが極めて小さくなった場合には、開口部１３４は不要である。この場合には、クリップリード１３の面積が大きくなるため、クリップリード１３からの放熱特性を高めることができる。
また、上記の例では、全ての半導体チップを同一仕様であるとしたが、表面と裏面にそれぞれ電極をもつ半導体チップであり、上記の構成のクリップリードが使用できる限りにおいて、同一である必要はない。例えば、厚さが同一で面積の異なる半導体チップを用いることも可能である。この際、裏面に設けられた電極とリードフレームとが接合されるが、この接合方法も、半導体チップがリードフレーム上で固定されかつこれらの間の電気的接合がとれる限りにおいて任意である。
また、パワー半導体素子の材料としては、例えばＧａＮやＡｌＧａＮ、ＳｉＣ等の化合物半導体やダイヤモンド等は、その禁制帯幅がシリコンよりも広いために耐圧を向上させることが可能であり有望である。一方、こうした材料からなる単結晶の結晶欠陥はシリコンほどには低減することが困難であるため、これらの材料を用いて大面積のダイオードチップを形成した場合、結晶欠陥の影響による特性劣化が生じやすくなる。小面積のダイオードチップの場合には、結晶欠陥の影響を受けないものを製造することは比較的容易であるが、面積が小さければ大電流を流す動作は困難である。このため、これらの材料を用いたダイオードを大電流で動作させるためには、小面積のダイオードチップを多数個並列に接続した構成が有効である。上記の構成の半導体モジュールは、こうした場合に特に有効である。すなわち、こうした材料で構成されたダイオードチップを用いたパワー半導体モジュールの信頼性を向上させることができる。
なお、上記の例では、半導体チップはＳＢＤチップであるとしたが、少なくとも２つの電極を表面側と裏面側にそれぞれ具備する半導体チップであれば、同様の構造を用いることができることは明らかである。
１０ 半導体モジュール
１１ リードフレーム
１２ 半導体チップ
１３ クリップリード
１４ 絶縁部
１５ 第２リード（リード）
１６ 第３リード（リード）
２０、２１、２２ はんだ層
１１１ リードフレーム本体
１１２ 第１リード（リード）
１２１ 半導体チップ本体
１２２ カソード電極
１２３ アノード電極
１３１ クリップリード本体
１３２、１３３ リード接続部

Claims (6)

  1. 表面と裏面にそれぞれ電極をもつ半導体チップをリードフレーム上に複数個配列して搭載し、前記電極が並列に接続されてそれぞれ取り出される形態を具備する半導体モジュールであって、
    前記リードフレーム上で前記半導体チップの配列を覆う形状をもち、前記半導体チップを介して前記リードフレームに固定され、前記半導体チップ側の面に、前記各半導体チップにおける表面の電極に対応する箇所に凸部を具備するクリップリードと、
    前記リードフレームに電気的に接続されたリードと、
    前記クリップリードに電気的に接続されたリードと、
    を具備し、
    前記各半導体チップにおける裏面の電極は、前記リードフレームに接続され、
    前記各半導体チップにおける表面の電極は、前記クリップリードの凸部と、はんだ層を介して接合されたことを特徴とする半導体モジュール。
  2. 前記半導体チップは平面視において矩形形状をなし、
    前記クリップリードにおける前記半導体チップの角部に対応した箇所に開口部が設けられていることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記クリップリードにおいて、
    前記半導体チップの各々に対応して前記凸部が形成され、
    前記凸部を囲んだ４箇所に前記開口部が形成されていることを特徴とする請求項２に記載の半導体モジュール。
  4. 前記凸部は、プレス加工によって形成されたことを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体モジュール。
  5. 前記半導体チップにはダイオードが形成されていることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体モジュール。
  6. 前記半導体チップは、ＧａＮ、ＡｌＧａＮ、ＳｉＣ、ダイヤモンドのいずれかの単結晶で構成されたことを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体モジュール。
JP2010232578A 2010-10-15 2010-10-15 半導体モジュール Pending JP2012089563A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010232578A JP2012089563A (ja) 2010-10-15 2010-10-15 半導体モジュール
CN201110349129XA CN102456655A (zh) 2010-10-15 2011-10-14 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010232578A JP2012089563A (ja) 2010-10-15 2010-10-15 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2012089563A true JP2012089563A (ja) 2012-05-10

Family

ID=46039655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010232578A Pending JP2012089563A (ja) 2010-10-15 2010-10-15 半導体モジュール

Country Status (2)

Country Link
JP (1) JP2012089563A (ja)
CN (1) CN102456655A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019220655A (ja) * 2018-06-22 2019-12-26 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP2022062316A (ja) * 2020-10-08 2022-04-20 三菱電機株式会社 半導体装置の製造方法
KR102394490B1 (ko) * 2020-11-24 2022-05-03 서민석 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211942A (zh) * 2019-07-10 2019-09-06 广东气派科技有限公司 一种芯片封装用的铜夹和芯片封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134561A (ja) * 2000-10-27 2002-05-10 Matsushita Electric Ind Co Ltd 半導体実装方法
JP2002289772A (ja) * 2001-03-28 2002-10-04 Hitachi Ltd 高耐熱半導体素子、およびこれを用いた電力変換器
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法
JP2008021796A (ja) * 2006-07-12 2008-01-31 Renesas Technology Corp 半導体装置およびその製造方法
JP2008066504A (ja) * 2006-09-07 2008-03-21 Shindengen Electric Mfg Co Ltd 接続端子
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153896A (ja) * 1993-11-29 1995-06-16 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
US7215012B2 (en) * 2003-01-03 2007-05-08 Gem Services, Inc. Space-efficient package for laterally conducting device
JP4705881B2 (ja) * 2006-05-09 2011-06-22 パナソニック株式会社 リードフレーム及びそれを用いた半導体装置
US8358017B2 (en) * 2008-05-15 2013-01-22 Gem Services, Inc. Semiconductor package featuring flip-chip die sandwiched between metal layers
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134561A (ja) * 2000-10-27 2002-05-10 Matsushita Electric Ind Co Ltd 半導体実装方法
JP2002289772A (ja) * 2001-03-28 2002-10-04 Hitachi Ltd 高耐熱半導体素子、およびこれを用いた電力変換器
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法
JP2008021796A (ja) * 2006-07-12 2008-01-31 Renesas Technology Corp 半導体装置およびその製造方法
JP2008066504A (ja) * 2006-09-07 2008-03-21 Shindengen Electric Mfg Co Ltd 接続端子
JP2009130044A (ja) * 2007-11-21 2009-06-11 Denso Corp 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019220655A (ja) * 2018-06-22 2019-12-26 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP7175643B2 (ja) 2018-06-22 2022-11-21 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP2022062316A (ja) * 2020-10-08 2022-04-20 三菱電機株式会社 半導体装置の製造方法
JP7097933B2 (ja) 2020-10-08 2022-07-08 三菱電機株式会社 半導体装置の製造方法
US11581247B2 (en) 2020-10-08 2023-02-14 Mitsubishi Electric Corporation Semiconductor device resistant to thermal cracking and manufacturing method thereof
KR102394490B1 (ko) * 2020-11-24 2022-05-03 서민석 반도체 패키지

Also Published As

Publication number Publication date
CN102456655A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP6120704B2 (ja) 半導体装置
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US9418916B2 (en) Semiconductor device
JP5863602B2 (ja) 電力用半導体装置
US20120306086A1 (en) Semiconductor device and wiring substrate
US9852968B2 (en) Semiconductor device including a sealing region
WO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
JP5017332B2 (ja) インバータ
JP2005303018A (ja) 半導体装置
TW201533857A (zh) 半導體裝置
KR101706825B1 (ko) 반도체 패키지
JP5734216B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2012089563A (ja) 半導体モジュール
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP5904041B2 (ja) 半導体装置
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
US20130256920A1 (en) Semiconductor device
JP2012059876A (ja) 半導体モジュール及びその製造方法
JP2015220398A (ja) パワー半導体モジュール
JP4409064B2 (ja) パワー素子を含む半導体装置
KR101897639B1 (ko) 파워 모듈
JP5188602B2 (ja) インバータ
US10903138B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603