JP2002134561A - 半導体実装方法 - Google Patents
半導体実装方法Info
- Publication number
- JP2002134561A JP2002134561A JP2000327884A JP2000327884A JP2002134561A JP 2002134561 A JP2002134561 A JP 2002134561A JP 2000327884 A JP2000327884 A JP 2000327884A JP 2000327884 A JP2000327884 A JP 2000327884A JP 2002134561 A JP2002134561 A JP 2002134561A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- circuit board
- mounting
- position confirmation
- confirmation mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体と回路基板との実装部の位置合わせな
らびに実装後の接合状態の確認を、短時間で容易に行う
ことができる半導体実装方法を提供する。 【解決手段】 半導体６の基材を従来の不透明なシリコ
ンから炭化珪素の透明体を用いることにより、半導体６
と回路基板２との位置確認マーク６ａ，２ａを一方向よ
り同時に視認する。これにより、接合部はバンプのある
周囲だけでなく全てを確認でき、紫外線、レーザ光によ
る接合や修正も可能となる。
らびに実装後の接合状態の確認を、短時間で容易に行う
ことができる半導体実装方法を提供する。 【解決手段】 半導体６の基材を従来の不透明なシリコ
ンから炭化珪素の透明体を用いることにより、半導体６
と回路基板２との位置確認マーク６ａ，２ａを一方向よ
り同時に視認する。これにより、接合部はバンプのある
周囲だけでなく全てを確認でき、紫外線、レーザ光によ
る接合や修正も可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体を回路基板に
フリップチップ実装する半導体実装方法に関するもので
ある。
フリップチップ実装する半導体実装方法に関するもので
ある。
【０００２】
【従来の技術】近年、半導体の製造方法が著しく進化
し、それに伴い、半導体の回路基板への実装技術も種々
開発が進んでいる。
し、それに伴い、半導体の回路基板への実装技術も種々
開発が進んでいる。
【０００３】従来の半導体実装方法としては、図１０に
示すような方法で半導体の回路基板への実装が行われて
いる。以下図面を参照しながら、従来の実装方法の一例
について説明する。
示すような方法で半導体の回路基板への実装が行われて
いる。以下図面を参照しながら、従来の実装方法の一例
について説明する。
【０００４】図１０（ａ）は従来の半導体実装方法によ
り半導体を実装した回路基板の断面を概略的に示したも
のである。半導体１と、この半導体１が実装される回路
基板２とには、互いに相対する位置にそれぞれ位置確認
マーク１ａ，２ａが設けられ、これらの位置確認マーク
１ａ，２ａが合致するように回路基板２と半導体１とを
位置させた後、接合して実装を行う。なお、通常、各位
置確認マーク１ａ、２ａは２箇所以上設ける。
り半導体を実装した回路基板の断面を概略的に示したも
のである。半導体１と、この半導体１が実装される回路
基板２とには、互いに相対する位置にそれぞれ位置確認
マーク１ａ，２ａが設けられ、これらの位置確認マーク
１ａ，２ａが合致するように回路基板２と半導体１とを
位置させた後、接合して実装を行う。なお、通常、各位
置確認マーク１ａ、２ａは２箇所以上設ける。
【０００５】この実装時に位置が合っていることの確認
動作は、コンピュータ７に接続された、互いに移動起点
としての原点を同じとするカメラ３，４を用いて行う。
カメラ３は半導体１の位置確認マーク１ａを読み取り、
またカメラ４は回路基板２の位置確認マーク２ａを読み
取り、これらの画像データをコンピュータ７で照合処理
し、これらの位置確認マーク１ａ，２ａが合致するよう
に半導体１（または回路基板２）を実装機で移動させ
る。
動作は、コンピュータ７に接続された、互いに移動起点
としての原点を同じとするカメラ３，４を用いて行う。
カメラ３は半導体１の位置確認マーク１ａを読み取り、
またカメラ４は回路基板２の位置確認マーク２ａを読み
取り、これらの画像データをコンピュータ７で照合処理
し、これらの位置確認マーク１ａ，２ａが合致するよう
に半導体１（または回路基板２）を実装機で移動させ
る。
【０００６】なお、位置照合は位置確認マーク１ａ，２
ａの中心合致でも外周合致でもよいが、確認のために画
像で視認することを考えて位置確認マーク１ａ，２ａの
大きさを変えて視認し易くしている。一般的には、半導
体１および回路基板２の両方に製造時の加工誤差があ
り、計算上の位置と実際上の位置とに誤差が発生するの
で、初期設定として視認により補正し、コンピュータ７
に記憶させて運用する。
ａの中心合致でも外周合致でもよいが、確認のために画
像で視認することを考えて位置確認マーク１ａ，２ａの
大きさを変えて視認し易くしている。一般的には、半導
体１および回路基板２の両方に製造時の加工誤差があ
り、計算上の位置と実際上の位置とに誤差が発生するの
で、初期設定として視認により補正し、コンピュータ７
に記憶させて運用する。
【０００７】図１０（ｂ）、（ｃ）は位置確認マーク１
ａ，２ａを両方のカメラ３，４で読みとり、これらの画
像データを視認できるように組み合せて映像として表し
たもので、図１０（ｂ）は位置確認マーク１ａ，２ａが
ずれている状態を示し、図１０（ｃ）は位置確認マーク
１ａ，２ａが合っている状態を示す。位置確認マーク１
ａ，２ａがずれている場合には、例えば半導体１を矢示
方向に移動させて、互いの中心または周辺の重なり状態
より判断して、図１０（ｃ）に示すように合った状態と
なるように位置合わせを行う。なお、ここでは、１箇所
の位置確認マーク１ａ，２ａで行った場合を説明してい
るが、複数の位置確認マーク１ａ，２ａで行う場合も同
様であり、半導体１または回路基板２を微少回転させ
て、回転方向の修正を図ることもある。このように位置
確認マーク１ａ，２ａの合致を確認した後、図１０
（ｄ）に示すように、回路基板２に半導体１を装着して
接合する。なお、接合材料としては、図示していないが
半田や導電性接着剤を用いる。また、接合時の良否の判
定は電気的確認を用いたり、接合部が周辺にある場合に
は側面外周部より視認やＸ線透過により位置ずれ、短絡
の確認を行ったりする。
ａ，２ａを両方のカメラ３，４で読みとり、これらの画
像データを視認できるように組み合せて映像として表し
たもので、図１０（ｂ）は位置確認マーク１ａ，２ａが
ずれている状態を示し、図１０（ｃ）は位置確認マーク
１ａ，２ａが合っている状態を示す。位置確認マーク１
ａ，２ａがずれている場合には、例えば半導体１を矢示
方向に移動させて、互いの中心または周辺の重なり状態
より判断して、図１０（ｃ）に示すように合った状態と
なるように位置合わせを行う。なお、ここでは、１箇所
の位置確認マーク１ａ，２ａで行った場合を説明してい
るが、複数の位置確認マーク１ａ，２ａで行う場合も同
様であり、半導体１または回路基板２を微少回転させ
て、回転方向の修正を図ることもある。このように位置
確認マーク１ａ，２ａの合致を確認した後、図１０
（ｄ）に示すように、回路基板２に半導体１を装着して
接合する。なお、接合材料としては、図示していないが
半田や導電性接着剤を用いる。また、接合時の良否の判
定は電気的確認を用いたり、接合部が周辺にある場合に
は側面外周部より視認やＸ線透過により位置ずれ、短絡
の確認を行ったりする。
【０００８】なお、本説明においてはカメラ３，４を２
つ使用しているが、１つのカメラを上下に回転させて半
導体１側、回路基板２側の位置確認マーク１ａ，２ａを
２回に分けて読みとり、データをコンピュータ処理する
方法や、カメラは一方向のみ撮像するように配置し、半
導体１または回路基板２の位置確認マーク１ａ，２ａを
同一面で２回に分けて読みとってデータをコンピュータ
処理し、その後、半導体１または回路基板２のどちらか
を回転させて対面させて実装する方法を採用してもよ
い。
つ使用しているが、１つのカメラを上下に回転させて半
導体１側、回路基板２側の位置確認マーク１ａ，２ａを
２回に分けて読みとり、データをコンピュータ処理する
方法や、カメラは一方向のみ撮像するように配置し、半
導体１または回路基板２の位置確認マーク１ａ，２ａを
同一面で２回に分けて読みとってデータをコンピュータ
処理し、その後、半導体１または回路基板２のどちらか
を回転させて対面させて実装する方法を採用してもよ
い。
【０００９】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の半導体実装方法では、半導体１の材質はシリ
コンで不透明であるため、半導体１と回路基板２との接
合部の位置合わせに高価な基材と時間とを要し、また実
装後の接合状態の確認は、電気的確認は時間がかかり、
また、平面視しても接合部の状態を視認することができ
ないため、側面からの視認を行わざるを得ないが、この
側面からの視認は接合部の周囲のみを見るににとどまる
ため、接合部内部の様子が確認できない、また、Ｘ線を
用いる方法は画像が黒い影の濃淡であるため解像度が低
いとぼやけて判別が困難であるという問題があった。さ
らに、接合部に短絡があっても修正が難しいか、できな
いと言う問題点があった。
うな従来の半導体実装方法では、半導体１の材質はシリ
コンで不透明であるため、半導体１と回路基板２との接
合部の位置合わせに高価な基材と時間とを要し、また実
装後の接合状態の確認は、電気的確認は時間がかかり、
また、平面視しても接合部の状態を視認することができ
ないため、側面からの視認を行わざるを得ないが、この
側面からの視認は接合部の周囲のみを見るににとどまる
ため、接合部内部の様子が確認できない、また、Ｘ線を
用いる方法は画像が黒い影の濃淡であるため解像度が低
いとぼやけて判別が困難であるという問題があった。さ
らに、接合部に短絡があっても修正が難しいか、できな
いと言う問題点があった。
【００１０】本発明は上記問題を解決するもので、半導
体と回路基板との実装部（接合部）の位置合わせならび
に実装後の接合状態の確認を、短時間で容易に行うこと
ができる半導体実装方法を提供することを目的とするも
のである。
体と回路基板との実装部（接合部）の位置合わせならび
に実装後の接合状態の確認を、短時間で容易に行うこと
ができる半導体実装方法を提供することを目的とするも
のである。
【００１１】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、半導体の基材として、従来の不透明なシ
リコンから炭化珪素などの透明性のあるものを用い、半
導体の実装時に、透明な基材を通して半導体の位置確認
マークと回路基板の位置確認マークとを同時に視認し
て、これらの位置確認マークのずれ状態を見ることで実
装時の位置ずれを検出することを特徴とする。
めに本発明は、半導体の基材として、従来の不透明なシ
リコンから炭化珪素などの透明性のあるものを用い、半
導体の実装時に、透明な基材を通して半導体の位置確認
マークと回路基板の位置確認マークとを同時に視認し
て、これらの位置確認マークのずれ状態を見ることで実
装時の位置ずれを検出することを特徴とする。
【００１２】この方法により、半導体と回路基板との実
装部の位置合わせや実装後の接合状態の確認を短時間で
容易に行うことができる。
装部の位置合わせや実装後の接合状態の確認を短時間で
容易に行うことができる。
【００１３】
【発明の実施の形態】請求項１記載の発明は、半導体を
回路基板へ実装する半導体実装方法であって、半導体の
基材として透明体を採用し、半導体の実装時に、半導体
の基材を通して半導体の位置確認マークと回路基板の位
置確認マークとを同時に視認して、これらの位置確認マ
ークのずれ状態を見ることで半導体の実装時の位置ずれ
を検出することを特徴とするものであり、１つのカメラ
で半導体の位置確認マークと回路基板の位置確認マーク
とを同時に重ねて見ながら位置あわせができるという作
用を有する。
回路基板へ実装する半導体実装方法であって、半導体の
基材として透明体を採用し、半導体の実装時に、半導体
の基材を通して半導体の位置確認マークと回路基板の位
置確認マークとを同時に視認して、これらの位置確認マ
ークのずれ状態を見ることで半導体の実装時の位置ずれ
を検出することを特徴とするものであり、１つのカメラ
で半導体の位置確認マークと回路基板の位置確認マーク
とを同時に重ねて見ながら位置あわせができるという作
用を有する。
【００１４】請求項２記載の発明は、請求項１記載の半
導体実装方法において、位置確認用のマークは半導体お
よび回路基板のそれぞれに複数箇所形成されていること
を特徴とするものであり、半導体と回路基板とのずれを
複数箇所形成されている位置確認用のマーク同士を合わ
すことで、確実に修正できて正しい位置合わせができる
と言う作用を有する。
導体実装方法において、位置確認用のマークは半導体お
よび回路基板のそれぞれに複数箇所形成されていること
を特徴とするものであり、半導体と回路基板とのずれを
複数箇所形成されている位置確認用のマーク同士を合わ
すことで、確実に修正できて正しい位置合わせができる
と言う作用を有する。
【００１５】請求項３記載の発明は、請求項１または２
に記載の半導体実装方法において、半導体の位置確認用
のマークが塗りつぶし状態で描かれ、半導体の位置確認
マークの周囲における少なくとも一部に、半導体を通し
て認識できる隙間が設けられていることを特徴とするも
のであり、半導体の位置確認マークの周囲に下の回路基
板の位置確認マークの形状が判別できる隙間を設けるこ
とにより半導体を通して回路基板上の位置確認マークが
識別できて、位置合わせが容易にできると言う作用を有
する。
に記載の半導体実装方法において、半導体の位置確認用
のマークが塗りつぶし状態で描かれ、半導体の位置確認
マークの周囲における少なくとも一部に、半導体を通し
て認識できる隙間が設けられていることを特徴とするも
のであり、半導体の位置確認マークの周囲に下の回路基
板の位置確認マークの形状が判別できる隙間を設けるこ
とにより半導体を通して回路基板上の位置確認マークが
識別できて、位置合わせが容易にできると言う作用を有
する。
【００１６】請求項４記載の発明は、請求項１または２
に記載の半導体実装方法において、半導体および回路基
板の各位置確認マークは、両方が中抜き形状である、ま
たは、片方が中抜きで他の側が塗りつぶし形状でありか
つ中抜き形状部分より塗りつぶし形状部分が小さく形成
されていることを特徴とするものであり、中抜き形状部
分は内側に他の回路の形成が可能であり、線で形成され
る中抜きは同じ大きさの中抜き同士でも、線の太さの異
なり方に応じてずれの確認を容易に行うことができる。
また、片方が塗りつぶし形状である場合は中抜き枠より
大きさを小さくすることにより、中抜き枠との判別が容
易であり、位置合わせがし易く、また回路導体の一部を
除去して形成できると言う作用を有する。
に記載の半導体実装方法において、半導体および回路基
板の各位置確認マークは、両方が中抜き形状である、ま
たは、片方が中抜きで他の側が塗りつぶし形状でありか
つ中抜き形状部分より塗りつぶし形状部分が小さく形成
されていることを特徴とするものであり、中抜き形状部
分は内側に他の回路の形成が可能であり、線で形成され
る中抜きは同じ大きさの中抜き同士でも、線の太さの異
なり方に応じてずれの確認を容易に行うことができる。
また、片方が塗りつぶし形状である場合は中抜き枠より
大きさを小さくすることにより、中抜き枠との判別が容
易であり、位置合わせがし易く、また回路導体の一部を
除去して形成できると言う作用を有する。
【００１７】請求項５記載の発明は、請求項１または２
に記載の半導体実装方法において、半導体および回路基
板の両方の位置確認マークとも塗りつぶし形状であり、
半導体の位置確認マークの大きさが、回路基板の位置確
認マークと同等または小さく形成されていることを特徴
とするものであり、２つの位置確認マークを重ねて一方
向より見るときは見る側の位置確認マークの寸法を小さ
くすることにより、重なった他の一つの位置確認マーク
の形状が分かり易くなり、２つの位置確認マークの位置
関係が判別し易いと言う作用を有する。
に記載の半導体実装方法において、半導体および回路基
板の両方の位置確認マークとも塗りつぶし形状であり、
半導体の位置確認マークの大きさが、回路基板の位置確
認マークと同等または小さく形成されていることを特徴
とするものであり、２つの位置確認マークを重ねて一方
向より見るときは見る側の位置確認マークの寸法を小さ
くすることにより、重なった他の一つの位置確認マーク
の形状が分かり易くなり、２つの位置確認マークの位置
関係が判別し易いと言う作用を有する。
【００１８】請求項６記載の発明は、半導体を回路基板
へ実装する半導体実装方法であって、半導体の基材とし
て透明体を採用し、半導体の実装時に、半導体の基材を
通して半導体の回路導体の一部と回路基板の回路導体の
一部とを同時に視認してこれらを対比することで半導体
の実装時の位置ずれを検出することを特徴とするもので
あり、回路基板導体の一部分を位置確認に利用すること
により、位置確認マークを設けた場合に比べて、位置確
認マークを設ける場所分を節約でき、回路形成を行い易
くなると言う作用を有する。
へ実装する半導体実装方法であって、半導体の基材とし
て透明体を採用し、半導体の実装時に、半導体の基材を
通して半導体の回路導体の一部と回路基板の回路導体の
一部とを同時に視認してこれらを対比することで半導体
の実装時の位置ずれを検出することを特徴とするもので
あり、回路基板導体の一部分を位置確認に利用すること
により、位置確認マークを設けた場合に比べて、位置確
認マークを設ける場所分を節約でき、回路形成を行い易
くなると言う作用を有する。
【００１９】請求項７記載の発明は、半導体を吸着装置
により吸着しながら回路基板へ実装する半導体実装方法
であって、半導体の基材として透明体を採用し、吸着装
置の内部または近傍に光ファイバーケーブルを備え、半
導体の実装時に、光ファイバーケーブルおよび半導体の
基材を通して半導体の位置確認マークと回路基板の位置
確認マークとを同時に視認して、これらの位置確認マー
クのずれ状態を見ることで半導体の実装時の位置ずれを
検出することを特徴とするものであり、半導体を吸着装
置で吸着すると同時に位置確認しながら実装できると言
う作用を有する。
により吸着しながら回路基板へ実装する半導体実装方法
であって、半導体の基材として透明体を採用し、吸着装
置の内部または近傍に光ファイバーケーブルを備え、半
導体の実装時に、光ファイバーケーブルおよび半導体の
基材を通して半導体の位置確認マークと回路基板の位置
確認マークとを同時に視認して、これらの位置確認マー
クのずれ状態を見ることで半導体の実装時の位置ずれを
検出することを特徴とするものであり、半導体を吸着装
置で吸着すると同時に位置確認しながら実装できると言
う作用を有する。
【００２０】請求項８記載の発明は、半導体を接着剤に
より回路基板へ実装する半導体実装方法であって、半導
体の基材として透明体を採用し、接着剤として紫外線硬
化タイプを用い、半導体の実装時に、半導体側より紫外
線を照射して接着剤を硬化させて接着することを特徴と
するものであり、半導体と回路基板との固定を確実にし
て接合部へかかる力を軽減するための接着を、紫外線の
みによって硬化させることで行うことができるため、加
熱硬化に比べて硬化温度が低く、硬化時間も短いと言う
作用を有する。
より回路基板へ実装する半導体実装方法であって、半導
体の基材として透明体を採用し、接着剤として紫外線硬
化タイプを用い、半導体の実装時に、半導体側より紫外
線を照射して接着剤を硬化させて接着することを特徴と
するものであり、半導体と回路基板との固定を確実にし
て接合部へかかる力を軽減するための接着を、紫外線の
みによって硬化させることで行うことができるため、加
熱硬化に比べて硬化温度が低く、硬化時間も短いと言う
作用を有する。
【００２１】請求項９記載の発明は、半導体を吸着装置
により吸着しながら導電性接合剤を介して回路基板へ実
装する半導体実装方法であって、半導体の基材として透
明体を採用し、導電性接合剤として紫外線硬化タイプを
用い、吸着装置の内部または近傍に光ファイバーケーブ
ルを備え、半導体の実装時に、光ファイバーケーブルを
通して半導体側より紫外線を照射して導電性接合剤を硬
化させて接着することを特徴とするものであり、半導体
を回路基板に装着すると同時に半導体を通して紫外線を
照射することにより、硬化が始まり接着剤の粘性や衝撃
による位置ずれを防止して確実に実装できると言う作用
を有する。
により吸着しながら導電性接合剤を介して回路基板へ実
装する半導体実装方法であって、半導体の基材として透
明体を採用し、導電性接合剤として紫外線硬化タイプを
用い、吸着装置の内部または近傍に光ファイバーケーブ
ルを備え、半導体の実装時に、光ファイバーケーブルを
通して半導体側より紫外線を照射して導電性接合剤を硬
化させて接着することを特徴とするものであり、半導体
を回路基板に装着すると同時に半導体を通して紫外線を
照射することにより、硬化が始まり接着剤の粘性や衝撃
による位置ずれを防止して確実に実装できると言う作用
を有する。
【００２２】請求項１０記載の発明は、半導体を接合材
を介して回路基板へ実装する半導体実装方法であって、
半導体の基材として透明体を採用し、半導体の実装時
に、半導体を回路基板へ装着した状態で接合材にレーザ
光を照射して溶融硬化させることを特徴とするものであ
り、レーザ光は局部加熱できる特徴を有するため、この
特徴を利用して、接合材としてクリームはんだを用いた
場合はレーザ光により溶融させた後硬化させる、また、
接合材として導電ペーストを用いた場合は加熱硬化でき
ると言う作用も有する。
を介して回路基板へ実装する半導体実装方法であって、
半導体の基材として透明体を採用し、半導体の実装時
に、半導体を回路基板へ装着した状態で接合材にレーザ
光を照射して溶融硬化させることを特徴とするものであ
り、レーザ光は局部加熱できる特徴を有するため、この
特徴を利用して、接合材としてクリームはんだを用いた
場合はレーザ光により溶融させた後硬化させる、また、
接合材として導電ペーストを用いた場合は加熱硬化でき
ると言う作用も有する。
【００２３】請求項１１記載の発明は、半導体を接合材
を介して回路基板へ実装する半導体実装方法であって、
半導体の基材として透明体を採用し、この透明体を基材
として構成される半導体を回路基板へ実装した後、半導
体と回路基板との接合部間に短絡を生じているかどうか
を確認し、短絡がある場合には、この短絡を半導体を通
してレーザ光で焼ききること、またはレーザ光で炭化さ
せて絶縁状態に修正すること、またはレーザ光で再加熱
して溶融し溶融時に発生する接合材の表面張力によりそ
れぞれの接合部に分離することの何れかにより短絡を除
去することを特徴とするものであり、接合材による他の
導体部分や接合部との短絡を除去し、特性調整、機能検
査後に不要部分除去等のためのトリミングができ、より
完全な実装が可能となると言う作用を有する。
を介して回路基板へ実装する半導体実装方法であって、
半導体の基材として透明体を採用し、この透明体を基材
として構成される半導体を回路基板へ実装した後、半導
体と回路基板との接合部間に短絡を生じているかどうか
を確認し、短絡がある場合には、この短絡を半導体を通
してレーザ光で焼ききること、またはレーザ光で炭化さ
せて絶縁状態に修正すること、またはレーザ光で再加熱
して溶融し溶融時に発生する接合材の表面張力によりそ
れぞれの接合部に分離することの何れかにより短絡を除
去することを特徴とするものであり、接合材による他の
導体部分や接合部との短絡を除去し、特性調整、機能検
査後に不要部分除去等のためのトリミングができ、より
完全な実装が可能となると言う作用を有する。
【００２４】以下、本発明の実施の形態について、図面
を参照しながら説明する。なお、従来の半導体実装方法
で用いていたものと同様のものには同符号を付す。 （実施の形態１）図１（ａ）〜（ｃ）は、本発明の第１
の実施の形態に係る半導体を実装した回路基板の断面図
である。
を参照しながら説明する。なお、従来の半導体実装方法
で用いていたものと同様のものには同符号を付す。 （実施の形態１）図１（ａ）〜（ｃ）は、本発明の第１
の実施の形態に係る半導体を実装した回路基板の断面図
である。
【００２５】図１（ａ）に示すように、本発明では、半
導体６の基材として、炭化珪素からなる透明体を採用し
ている。この半導体６には回路導体と一緒に位置確認マ
ーク６ａを形成している。また、回路基板２にも回路導
体と一緒に位置確認マーク２ａを形成しており、これら
の位置確認マーク２ａ，６ａは実装した際に互いに相対
する位置関係に設けられる。
導体６の基材として、炭化珪素からなる透明体を採用し
ている。この半導体６には回路導体と一緒に位置確認マ
ーク６ａを形成している。また、回路基板２にも回路導
体と一緒に位置確認マーク２ａを形成しており、これら
の位置確認マーク２ａ，６ａは実装した際に互いに相対
する位置関係に設けられる。
【００２６】実装する場合の半導体６と回路基板２との
位置関係は設計上の理論値を用いてプログラムされてい
る。そして、そのプログラムに基づき回路基板２の上に
炭化珪素の半導体６を移動させ、図１（ａ）において矢
印で示すように、カメラ３により透明な半導体６を通し
て位置確認マーク６ａと回路基板２の位置確認マーク２
ａとを重ねて同時に認識させる方法が用いられる。
位置関係は設計上の理論値を用いてプログラムされてい
る。そして、そのプログラムに基づき回路基板２の上に
炭化珪素の半導体６を移動させ、図１（ａ）において矢
印で示すように、カメラ３により透明な半導体６を通し
て位置確認マーク６ａと回路基板２の位置確認マーク２
ａとを重ねて同時に認識させる方法が用いられる。
【００２７】しかしながら、前記プログラムには半導体
６や回路基板２の加工誤差は含まれていないために位置
ずれが発生する。このときの回路基板２の位置確認マー
ク２ａと半導体６の位置確認マーク６ａとの関係の一例
を図１（ｂ）に示す。半導体６の位置確認マーク６ａは
回路基板２の位置確認マーク２ａに対して左上にずれて
いるが、これは炭化珪素からなる半導体６が回路基板２
に対して所定の位置より左上にずれていることを示すも
のである。この位置ずれをカメラ３で認識し、連動する
コンピュータ、実装機を用いて補正して図１（ｃ）に示
すように位置あわせした後、装着する。
６や回路基板２の加工誤差は含まれていないために位置
ずれが発生する。このときの回路基板２の位置確認マー
ク２ａと半導体６の位置確認マーク６ａとの関係の一例
を図１（ｂ）に示す。半導体６の位置確認マーク６ａは
回路基板２の位置確認マーク２ａに対して左上にずれて
いるが、これは炭化珪素からなる半導体６が回路基板２
に対して所定の位置より左上にずれていることを示すも
のである。この位置ずれをカメラ３で認識し、連動する
コンピュータ、実装機を用いて補正して図１（ｃ）に示
すように位置あわせした後、装着する。
【００２８】ここで、補正時の位置確認マーク２ａ，６
ａの認識方法は、それぞれの位置確認マーク２ａ，６ａ
の中心線を外形寸法より割り出して中心線をあわせて補
正する方法と、外形寸法の差を読みとり周囲の寸法を一
定にする方法とがあるが、どちらを選択するかは任意で
ある。
ａの認識方法は、それぞれの位置確認マーク２ａ，６ａ
の中心線を外形寸法より割り出して中心線をあわせて補
正する方法と、外形寸法の差を読みとり周囲の寸法を一
定にする方法とがあるが、どちらを選択するかは任意で
ある。
【００２９】このように、半導体６の基材として炭化珪
素からなる透明体を採用することで、カメラ３などで半
導体６を通してその位置確認マーク６ａと回路基板２の
位置確認マーク２ａとを同時に視認することができ、こ
れらの位置確認マーク２ａ，６ａのずれ状態を見ること
で実装時の位置ずれを検出することができる。 （実施の形態２）また、上記実施の形態において、半導
体６に形成する位置確認マーク６ａは、図２（ａ）に示
すように、できるだけ互いに離れた位置に２箇所以上設
けることが望ましい。また、回路基板２にも位置確認マ
ーク６ａに相対する位置に位置確認マーク２ａを設け
る。このように位置確認マーク２ａ，６ａを複数箇所の
離れた位置に設けることにより、それぞれの位置確認マ
ーク２ａ，６ａを照合する同時に、離れた２箇所の位置
関係を照合することができ、この結果、半導体６を実装
するべき位置関係が正確に把握できる。このような位置
ずれを補正する補正プログラムを実装機に備えて、それ
ぞれの位置確認マーク２ａ，６ａの位置確認を行い、さ
らに２箇所間の比較で全体のずれを最も小さいずれに補
正できるようにすることで、１箇所で補正しきれない微
少なずれも検出可能となると共に、回転方向のずれの検
出が容易となって、より正確な補正ができて、位置合わ
せを正確に行うことができる。
素からなる透明体を採用することで、カメラ３などで半
導体６を通してその位置確認マーク６ａと回路基板２の
位置確認マーク２ａとを同時に視認することができ、こ
れらの位置確認マーク２ａ，６ａのずれ状態を見ること
で実装時の位置ずれを検出することができる。 （実施の形態２）また、上記実施の形態において、半導
体６に形成する位置確認マーク６ａは、図２（ａ）に示
すように、できるだけ互いに離れた位置に２箇所以上設
けることが望ましい。また、回路基板２にも位置確認マ
ーク６ａに相対する位置に位置確認マーク２ａを設け
る。このように位置確認マーク２ａ，６ａを複数箇所の
離れた位置に設けることにより、それぞれの位置確認マ
ーク２ａ，６ａを照合する同時に、離れた２箇所の位置
関係を照合することができ、この結果、半導体６を実装
するべき位置関係が正確に把握できる。このような位置
ずれを補正する補正プログラムを実装機に備えて、それ
ぞれの位置確認マーク２ａ，６ａの位置確認を行い、さ
らに２箇所間の比較で全体のずれを最も小さいずれに補
正できるようにすることで、１箇所で補正しきれない微
少なずれも検出可能となると共に、回転方向のずれの検
出が容易となって、より正確な補正ができて、位置合わ
せを正確に行うことができる。
【００３０】なお、位置確認マーク２ａ，６ａの数を増
やすほど微少な補正が可能となるが、補正に要する時間
が長くなりコストアップにつながるため、位置確認マー
ク２ａ，６ａの数は、求められる精度に応じて設定すれ
ばよい。通常は２〜３箇所で必要十分な補正が可能であ
る。 （実施の形態３）半導体６が透明体であっても、半導体
６に形成される回路導体６ｂがグランド形成のように面
全体に設けられると透明性が失われ、回路基板２の位置
確認マーク２ａの確認が半導体６を通してできなくな
る。このような問題を防止するため、この実施の形態に
おいては、半導体６の位置確認マーク６ａの周囲に回路
導体６ｂのない隙間６ｃを設けている。これにより、隙
間６ｃを通して回路基板２上の位置確認マーク２ａが識
別できて、位置合わせが容易にできる。ここで、隙間６
ｃは、図２（ａ），（ｂ）において位置確認マーク６ａ
の周辺に均等の幅で設けているが、均等でなくても隙間
６ｃがあればよい。
やすほど微少な補正が可能となるが、補正に要する時間
が長くなりコストアップにつながるため、位置確認マー
ク２ａ，６ａの数は、求められる精度に応じて設定すれ
ばよい。通常は２〜３箇所で必要十分な補正が可能であ
る。 （実施の形態３）半導体６が透明体であっても、半導体
６に形成される回路導体６ｂがグランド形成のように面
全体に設けられると透明性が失われ、回路基板２の位置
確認マーク２ａの確認が半導体６を通してできなくな
る。このような問題を防止するため、この実施の形態に
おいては、半導体６の位置確認マーク６ａの周囲に回路
導体６ｂのない隙間６ｃを設けている。これにより、隙
間６ｃを通して回路基板２上の位置確認マーク２ａが識
別できて、位置合わせが容易にできる。ここで、隙間６
ｃは、図２（ａ），（ｂ）において位置確認マーク６ａ
の周辺に均等の幅で設けているが、均等でなくても隙間
６ｃがあればよい。
【００３１】なお、通常形成される回路導体６ｂの間に
位置確認マーク６ａがある場合は回路導体６ｂとの間に
隙間があるために特に隙間６ｃを設ける必要はない。ま
た、隙間６ｃを位置確認マーク６ａの周囲すべてに設け
なくてもよく、一部分だけが回路導体６ｂと重複して
も、位置確認マーク６ａとして認識できて、回路基板２
の位置確認マーク２ａに対して判別できるものであれば
よい。 （実施の形態４）また、図２（ａ）の一部（半導体６の
左下角部や右上角部）や図３（ａ），（ｂ）に示すよう
に、両方の位置確認マーク２ａ，６ａを共に中抜き１２
の形状に形成してもよい。このように２ａ，６ａを中抜
き１２の形状にすることにより、位置確認マーク２ａ，
６ａが互いに重なっているときでも下側になる位置確認
マーク２ａの大部分を見ることができ、そのために位置
ずれがわかり易くなり、位置合わせにおいても有利とな
る。特に中抜き１２は半導体６のグランド層（回路導体
６ｂ）に位置確認マーク６ａを設ける場合に有利であ
る。
位置確認マーク６ａがある場合は回路導体６ｂとの間に
隙間があるために特に隙間６ｃを設ける必要はない。ま
た、隙間６ｃを位置確認マーク６ａの周囲すべてに設け
なくてもよく、一部分だけが回路導体６ｂと重複して
も、位置確認マーク６ａとして認識できて、回路基板２
の位置確認マーク２ａに対して判別できるものであれば
よい。 （実施の形態４）また、図２（ａ）の一部（半導体６の
左下角部や右上角部）や図３（ａ），（ｂ）に示すよう
に、両方の位置確認マーク２ａ，６ａを共に中抜き１２
の形状に形成してもよい。このように２ａ，６ａを中抜
き１２の形状にすることにより、位置確認マーク２ａ，
６ａが互いに重なっているときでも下側になる位置確認
マーク２ａの大部分を見ることができ、そのために位置
ずれがわかり易くなり、位置合わせにおいても有利とな
る。特に中抜き１２は半導体６のグランド層（回路導体
６ｂ）に位置確認マーク６ａを設ける場合に有利であ
る。
【００３２】また、片方の位置確認マーク２ａ，６ａが
塗りつぶし１３の場合は、図３（ｃ）に示すように、塗
りつぶし１３の部分を中抜き１２より小さくすることで
比較し易くなる。 （実施の形態５）さらに、図４に示すように、両方の位
置確認マーク２ａ，６ａが塗りつぶし１３である場合
に、半導体６に形成される位置確認マーク６ａと回路基
板２に形成される位置確認マーク２ａとの大きさが同じ
か、半導体６の位置確認マーク６ａが回路基板２の位置
確認マーク２ａより大きいときには、半導体６側より見
ると、その位置確認マーク６ａが邪魔になって回路基板
２の位置確認マーク２ａを見ることができず、位置合わ
せができなくなる。したがって、このような場合には、
両方の位置確認マーク２ａ，６ａを常に同時に視認する
ために、塗りつぶし１３で形成される半導体６の位置確
認マーク６ａを回路基板２の位置確認マーク２ａより小
さく形成している。これにより、位置確認マーク２ａ，
６ａが重なった場合でも、半導体６の位置確認マーク６
ａを容易に視認できて、２つの位置確認マーク２ａ，６
ａの位置関係が判別し易い。
塗りつぶし１３の場合は、図３（ｃ）に示すように、塗
りつぶし１３の部分を中抜き１２より小さくすることで
比較し易くなる。 （実施の形態５）さらに、図４に示すように、両方の位
置確認マーク２ａ，６ａが塗りつぶし１３である場合
に、半導体６に形成される位置確認マーク６ａと回路基
板２に形成される位置確認マーク２ａとの大きさが同じ
か、半導体６の位置確認マーク６ａが回路基板２の位置
確認マーク２ａより大きいときには、半導体６側より見
ると、その位置確認マーク６ａが邪魔になって回路基板
２の位置確認マーク２ａを見ることができず、位置合わ
せができなくなる。したがって、このような場合には、
両方の位置確認マーク２ａ，６ａを常に同時に視認する
ために、塗りつぶし１３で形成される半導体６の位置確
認マーク６ａを回路基板２の位置確認マーク２ａより小
さく形成している。これにより、位置確認マーク２ａ，
６ａが重なった場合でも、半導体６の位置確認マーク６
ａを容易に視認できて、２つの位置確認マーク２ａ，６
ａの位置関係が判別し易い。
【００３３】なお、これらの実施の形態１〜５において
は、位置確認マーク２ａ，６ａの図示する形状は四角で
あるが特に四角にこだわるものではなく、比較や認識が
できる任意の形状を用いればよい。 （実施の形態６）図５に示すように、半導体６と回路基
板２との両方がその回路形成面に単独の位置確認マーク
を形成できない場合は、両方の回路導体６ｂ，２ｂの一
部を位置確認マークとして用いて位置合わせをすること
ができる。この場合、一般的には後から製作する回路基
板２の回路導体２ｂを半導体６の回路導体６ｂの位置や
形状に合わせることになる。実装時には予めプログラム
された内容により極めて近い位置まで互いを近づけるこ
とができるため、極く近い周辺に誤作動につながる形状
がなければよい。これによれば、両方の回路導体６ｂ，
２ｂの一部を位置確認マークとして用いて位置合わせを
することができるだけでなく、位置確認マークを設けた
場合に比べて、位置確認マークを設ける場所分を節約で
きて、回路形成が行い易くなると利点もある。
は、位置確認マーク２ａ，６ａの図示する形状は四角で
あるが特に四角にこだわるものではなく、比較や認識が
できる任意の形状を用いればよい。 （実施の形態６）図５に示すように、半導体６と回路基
板２との両方がその回路形成面に単独の位置確認マーク
を形成できない場合は、両方の回路導体６ｂ，２ｂの一
部を位置確認マークとして用いて位置合わせをすること
ができる。この場合、一般的には後から製作する回路基
板２の回路導体２ｂを半導体６の回路導体６ｂの位置や
形状に合わせることになる。実装時には予めプログラム
された内容により極めて近い位置まで互いを近づけるこ
とができるため、極く近い周辺に誤作動につながる形状
がなければよい。これによれば、両方の回路導体６ｂ，
２ｂの一部を位置確認マークとして用いて位置合わせを
することができるだけでなく、位置確認マークを設けた
場合に比べて、位置確認マークを設ける場所分を節約で
きて、回路形成が行い易くなると利点もある。
【００３４】なお、比較する回路導体６ｂ，２ｂの形状
について、図５（ｂ）に示すように、Ｔ字形状全体とす
るか、Ｔ字の一部を用いるかは任意である。また、形状
についてもＴ字にこだわるものではなく他の形状を用い
ることも任意である。 （実施の形態７）図６（ａ）における１４は、半導体６
を吸着する吸着装置であり、この吸着装置１４の中心部
には、真空ポンプで空気を吸い込んで半導体６を吸着す
る吸入口１４ａが設けられている。また、半導体６の吸
着時にその位置確認マーク６ａの位置と概略一致する箇
所に孔部１４ｂを形成し、この孔部１４ｂに光ファイバ
ーケーブル１５を挿入して固定している。この光ファイ
バーケーブル１５は画像認識装置やコンピュータと接続
される。
について、図５（ｂ）に示すように、Ｔ字形状全体とす
るか、Ｔ字の一部を用いるかは任意である。また、形状
についてもＴ字にこだわるものではなく他の形状を用い
ることも任意である。 （実施の形態７）図６（ａ）における１４は、半導体６
を吸着する吸着装置であり、この吸着装置１４の中心部
には、真空ポンプで空気を吸い込んで半導体６を吸着す
る吸入口１４ａが設けられている。また、半導体６の吸
着時にその位置確認マーク６ａの位置と概略一致する箇
所に孔部１４ｂを形成し、この孔部１４ｂに光ファイバ
ーケーブル１５を挿入して固定している。この光ファイ
バーケーブル１５は画像認識装置やコンピュータと接続
される。
【００３５】基材が透明な炭化珪素からなる半導体６
は、実装されるために吸着装置１４により吸着された際
に、光ファイバーケーブル１５を通して半導体６の位置
確認マーク６ａを読みとることができる。次に、半導体
６を吸着した状態で回路基板２の装着位置まで来ると、
回路基板２に形成された位置確認マーク２ａを半導体６
の位置確認マーク６ａと同時に視認することができる。
そして、このようにして２つの位置確認マーク２ａ，６
ａを認識することで、前述の位置合わせの要領で位置ず
れを補正して位置を合致させて実装する。この方法を用
いることにより、半導体６を吸着装置１４で吸着すると
同時に位置確認しながら実装できる。
は、実装されるために吸着装置１４により吸着された際
に、光ファイバーケーブル１５を通して半導体６の位置
確認マーク６ａを読みとることができる。次に、半導体
６を吸着した状態で回路基板２の装着位置まで来ると、
回路基板２に形成された位置確認マーク２ａを半導体６
の位置確認マーク６ａと同時に視認することができる。
そして、このようにして２つの位置確認マーク２ａ，６
ａを認識することで、前述の位置合わせの要領で位置ず
れを補正して位置を合致させて実装する。この方法を用
いることにより、半導体６を吸着装置１４で吸着すると
同時に位置確認しながら実装できる。
【００３６】図６（ｂ）に示す吸着装置１６は、機能は
図６（ａ）に示す吸着装置１４と同様であるが、光ファ
イバーケーブル１５の固定方法が異なるものである。こ
の吸着装置１６は細い本体部分に固定具１７を用いて光
ファイバーケーブル１５を固定したもので、図６（ａ）
に示す吸着装置１４と同様に、半導体６の吸着時にその
位置確認マーク６ａの位置と概略一致する箇所に光ファ
イバーケーブル１５を固定している。この吸着装置１６
によれば、半導体６の種類や位置確認マーク６ａの位置
が変わった場合でも、吸着装置１６はそのままで、固定
具１７を変えることだけで対応可能となる。
図６（ａ）に示す吸着装置１４と同様であるが、光ファ
イバーケーブル１５の固定方法が異なるものである。こ
の吸着装置１６は細い本体部分に固定具１７を用いて光
ファイバーケーブル１５を固定したもので、図６（ａ）
に示す吸着装置１４と同様に、半導体６の吸着時にその
位置確認マーク６ａの位置と概略一致する箇所に光ファ
イバーケーブル１５を固定している。この吸着装置１６
によれば、半導体６の種類や位置確認マーク６ａの位置
が変わった場合でも、吸着装置１６はそのままで、固定
具１７を変えることだけで対応可能となる。
【００３７】なお、図６（ａ），（ｂ）においては、光
ファイバーケーブル１５は吸入口１４ａに対して平行に
設置した場合を図示しているが、光ファイバーケーブル
１５における半導体６の近傍箇所が平行に保持されてい
ればよく、他の部分は特に平行にこだわるものではな
い。 （実施の形態８）従来は、半導体と回路基板との接合に
おいて、接合部の補強のために半導体と回路基板との間
に加熱硬化型接着剤を用いて接着する方法が用いられて
おり、この場合には、加熱具合によっては、加熱による
熱損傷を半導体に与える場合がある。
ファイバーケーブル１５は吸入口１４ａに対して平行に
設置した場合を図示しているが、光ファイバーケーブル
１５における半導体６の近傍箇所が平行に保持されてい
ればよく、他の部分は特に平行にこだわるものではな
い。 （実施の形態８）従来は、半導体と回路基板との接合に
おいて、接合部の補強のために半導体と回路基板との間
に加熱硬化型接着剤を用いて接着する方法が用いられて
おり、この場合には、加熱具合によっては、加熱による
熱損傷を半導体に与える場合がある。
【００３８】これに対して、本実施の形態では、加熱硬
化型接着剤を用いる代わりに、半導体６が透明であるこ
とを利用して、図７に示すように、回路基板２に基材が
炭化珪素からなる透明な半導体６を装着接合した後に、
紫外線硬化タイプの接着剤１８を回路基板２と半導体６
との間に注入する。また、他の方法として、回路基板２
および半導体６の少なくとも一方に紫外線硬化タイプの
接着剤１８を付着させた後、互いを所定の方法で接合さ
せる。
化型接着剤を用いる代わりに、半導体６が透明であるこ
とを利用して、図７に示すように、回路基板２に基材が
炭化珪素からなる透明な半導体６を装着接合した後に、
紫外線硬化タイプの接着剤１８を回路基板２と半導体６
との間に注入する。また、他の方法として、回路基板２
および半導体６の少なくとも一方に紫外線硬化タイプの
接着剤１８を付着させた後、互いを所定の方法で接合さ
せる。
【００３９】そして、接着剤１８の注入または接合が終
わった時点で、透明な半導体６を通して紫外線１９を照
射して接着剤１８を硬化させる。このとき、半導体６の
回路導体６ｂが紫外線１９を遮断するが、回路導体６ｂ
の間や近傍から入った紫外線１９が内部で乱反射して紫
外線１９を直接受けない部分も硬化させることができ
る。グランド層のように半導体全体が導体で覆われる場
合は紫外線１９が通る導体のない部分を適宜形成すれば
よい。
わった時点で、透明な半導体６を通して紫外線１９を照
射して接着剤１８を硬化させる。このとき、半導体６の
回路導体６ｂが紫外線１９を遮断するが、回路導体６ｂ
の間や近傍から入った紫外線１９が内部で乱反射して紫
外線１９を直接受けない部分も硬化させることができ
る。グランド層のように半導体全体が導体で覆われる場
合は紫外線１９が通る導体のない部分を適宜形成すれば
よい。
【００４０】この方法によれば、半導体６と回路基板２
との接着を、紫外線１９のみによって硬化させることが
できるため、加熱による熱損傷を半導体６に与えるおそ
れがないとともに、硬化時間も短くて済むため作業能率
も向上する。 （実施の形態９）この実施の形態においては、図８
（ａ）に示すように、半導体６の接合部となる周囲箇所
に、回路導体６ｂのない連続または不連続の透光窓２０
を設けている。そして、半導体６または回路基板２のど
ちらかの接合部に、紫外線硬化タイプの導電性接合剤２
１を適量付着させる。付着させた後、半導体６を回路基
板２に装着し、透光窓２０を通して紫外線１９を照射し
て導電性接合剤２１の硬化接合を完了させる（図８
（ｂ）参照）。
との接着を、紫外線１９のみによって硬化させることが
できるため、加熱による熱損傷を半導体６に与えるおそ
れがないとともに、硬化時間も短くて済むため作業能率
も向上する。 （実施の形態９）この実施の形態においては、図８
（ａ）に示すように、半導体６の接合部となる周囲箇所
に、回路導体６ｂのない連続または不連続の透光窓２０
を設けている。そして、半導体６または回路基板２のど
ちらかの接合部に、紫外線硬化タイプの導電性接合剤２
１を適量付着させる。付着させた後、半導体６を回路基
板２に装着し、透光窓２０を通して紫外線１９を照射し
て導電性接合剤２１の硬化接合を完了させる（図８
（ｂ）参照）。
【００４１】なお、紫外線照射は、上記吸着装置１４，
１６で半導体６を回路基板２に押しつけている状態で
も、離してからすぐであってもどちらでもよいが、押し
つけた状態で照射すると、導電性接合剤２１の粘性や、
他の衝撃で位置ずれを生じるおそれがなくてよいため、
好ましい。 （実施の形態１０）この実施の形態１０においては、実
施の形態９における導電性接合剤２１の代わりにクリー
ムはんだ２１’を用いるもので、装着までの手順は同じ
である。
１６で半導体６を回路基板２に押しつけている状態で
も、離してからすぐであってもどちらでもよいが、押し
つけた状態で照射すると、導電性接合剤２１の粘性や、
他の衝撃で位置ずれを生じるおそれがなくてよいため、
好ましい。 （実施の形態１０）この実施の形態１０においては、実
施の形態９における導電性接合剤２１の代わりにクリー
ムはんだ２１’を用いるもので、装着までの手順は同じ
である。
【００４２】装着後、透光窓２０を通して局部加熱の可
能なレーザ光２５をクリームはんだ２１’に照射し溶融
硬化させて接合を完了する。なお、図８（ｂ）ははんだ
接合後の拡大断面図である。 （実施の形態１１）実施の形態９、実施の形態１０にお
いて接合された半導体６と回路基板２とは接合部におい
て短絡部２２を発生することがある。短絡は電気的にで
も、あるいは半導体６を通して画像としてでも確認でき
る。この実施の形態においては、図９（ａ）に示す短絡
部２２に透光窓２０からレーザ光２５を照射して、図９
（ｂ），（ｃ）に示すように、炭化部２３や除去部２４
を形成して短絡をなくす。
能なレーザ光２５をクリームはんだ２１’に照射し溶融
硬化させて接合を完了する。なお、図８（ｂ）ははんだ
接合後の拡大断面図である。 （実施の形態１１）実施の形態９、実施の形態１０にお
いて接合された半導体６と回路基板２とは接合部におい
て短絡部２２を発生することがある。短絡は電気的にで
も、あるいは半導体６を通して画像としてでも確認でき
る。この実施の形態においては、図９（ａ）に示す短絡
部２２に透光窓２０からレーザ光２５を照射して、図９
（ｂ），（ｃ）に示すように、炭化部２３や除去部２４
を形成して短絡をなくす。
【００４３】図９（ｂ）は、導電性接合剤２１を用いた
場合で、レーザ光の熱で短絡部２２を炭化させることで
導通抵抗値を大きくして短絡をなくす場合を示す。図９
（ｃ）は、クリームはんだ２１’を用いた場合で、レー
ザ光２５の熱で短絡部２２を再加熱して溶融し、クリー
ムはんだ２１’の溶融時に発生する表面張力によりそれ
ぞれの接合部に分離させて短絡を解消した場合を示す。
場合で、レーザ光の熱で短絡部２２を炭化させることで
導通抵抗値を大きくして短絡をなくす場合を示す。図９
（ｃ）は、クリームはんだ２１’を用いた場合で、レー
ザ光２５の熱で短絡部２２を再加熱して溶融し、クリー
ムはんだ２１’の溶融時に発生する表面張力によりそれ
ぞれの接合部に分離させて短絡を解消した場合を示す。
【００４４】この方法により、接合材（導電性接合剤２
１やクリームはんだ２１’）による他の導体部分や接合
部との短絡部２２を除去し、特性調整、機能検査後に不
要部分除去等のためのトリミングができ、より完全な実
装が可能となる。
１やクリームはんだ２１’）による他の導体部分や接合
部との短絡部２２を除去し、特性調整、機能検査後に不
要部分除去等のためのトリミングができ、より完全な実
装が可能となる。
【００４５】
【発明の効果】以上のように本発明によれば、炭化珪素
などの透明性を有する基材を用いた半導体を利用するこ
とにより、半導体の回路基板への実装の生産性向上、コ
ストダウン、品質向上と共に生産設備の合理化も図るこ
とができる。
などの透明性を有する基材を用いた半導体を利用するこ
とにより、半導体の回路基板への実装の生産性向上、コ
ストダウン、品質向上と共に生産設備の合理化も図るこ
とができる。
【図１】（ａ）は本発明の第１の実施の形態に係る半導
体を実装した回路基板の断面図、（ｂ）、（ｃ）はそれ
ぞれ半導体の位置がずれている場合と合っている場合と
の拡大平面図
体を実装した回路基板の断面図、（ｂ）、（ｃ）はそれ
ぞれ半導体の位置がずれている場合と合っている場合と
の拡大平面図
【図２】（ａ）および（ｂ）は本発明の第２の実施の形
態に係る半導体を実装した回路基板の平面断面図および
側面断面図
態に係る半導体を実装した回路基板の平面断面図および
側面断面図
【図３】（ａ）〜（ｃ）はそれぞれ本発明の第４の実施
の形態に係る位置確認マークを概略的に示した図
の形態に係る位置確認マークを概略的に示した図
【図４】（ａ）〜（ｃ）はそれぞれ本発明の第５実施の
形態に係る位置確認マークを概略的に示した図
形態に係る位置確認マークを概略的に示した図
【図５】（ａ）、（ｂ）はそれぞれ本発明の第６実施の
形態に係る半導体を実装する際の回路基板の斜視図およ
び部分平面図
形態に係る半導体を実装する際の回路基板の斜視図およ
び部分平面図
【図６】（ａ）、（ｂ）はそれぞれ本発明の第７実施の
形態に係る半導体を実装する際の回路基板の断面図
形態に係る半導体を実装する際の回路基板の断面図
【図７】本発明の第８実施の形態に係る半導体を実装し
た回路基板の断面図
た回路基板の断面図
【図８】（ａ）、（ｂ）はそれぞれ本発明の第９実施の
形態に係る半導体を実装した回路基板の断面図
形態に係る半導体を実装した回路基板の断面図
【図９】（ａ）〜（ｃ）はそれぞれ本発明の第１０実施
および第１１実施の形態に係る半導体を実装した回路基
板の断面図
および第１１実施の形態に係る半導体を実装した回路基
板の断面図
【図１０】（ａ）は従来の半導体を実装した回路基板の
位置ずれを測定している状態を概略的に示す図、
（ｂ）、（ｃ）はそれぞれ半導体の位置がずれている場
合と合っている場合との拡大平面図、（ｄ）は従来の半
導体を実装した回路基板の断面図
位置ずれを測定している状態を概略的に示す図、
（ｂ）、（ｃ）はそれぞれ半導体の位置がずれている場
合と合っている場合との拡大平面図、（ｄ）は従来の半
導体を実装した回路基板の断面図
２ 回路基板 ２ａ，６ａ 位置確認マーク ２ｂ，６ｂ 回路導体 ６ｃ 隙間 ３ カメラ ６ 半導体 １２ 中抜き １３ 塗りつぶし １４、１６ 吸着装置 １５ 光ファイバーケーブル １８ 接着剤 １９ 紫外線 ２０ 透光窓 ２１ 導電性接合剤 ２１’ クリームはんだ ２２ 短絡部 ２３ 炭化部 ２４ 除去部 ２５ レーザ光
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北畠 真 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK21 LL07 QQ00 QQ09
Claims (11)
- 【請求項１】 半導体を回路基板へ実装する半導体実装
方法であって、半導体の基材として透明体を採用し、半
導体の実装時に、半導体の基材を通して半導体の位置確
認マークと回路基板の位置確認マークとを同時に視認し
て、これらの位置確認マークのずれ状態を見ることで半
導体の実装時の位置ずれを検出することを特徴とする半
導体実装方法。 - 【請求項２】 位置確認用のマークは半導体および回路
基板のそれぞれに複数箇所形成されていることを特徴と
する請求項１記載の半導体実装方法。 - 【請求項３】 半導体の位置確認用のマークが塗りつぶ
し状態で描かれ、半導体の位置確認マークの周囲におけ
る少なくとも一部に、半導体を通して認識できる隙間が
設けられていることを特徴とする請求項１または２に記
載の半導体実装方法。 - 【請求項４】 半導体および回路基板の各位置確認マー
クは、両方が中抜き形状である、または、片方が中抜き
で他の側が塗りつぶし形状でありかつ中抜き形状部分よ
り塗りつぶし形状部分が小さく形成されていることを特
徴とする請求項１または２に記載の半導体実装方法。 - 【請求項５】 半導体および回路基板の両方の位置確認
マークとも塗りつぶし形状であり、半導体の位置確認マ
ークの大きさが、回路基板の位置確認マークと同等また
は小さく形成されていることを特徴とする請求項１また
は２に記載の半導体実装方法。 - 【請求項６】 半導体を回路基板へ実装する半導体実装
方法であって、半導体の基材として透明体を採用し、半
導体の実装時に、半導体の基材を通して半導体の回路導
体の一部と回路基板の回路導体の一部とを同時に視認し
てこれらを対比することで半導体の実装時の位置ずれを
検出することを特徴とする半導体実装方法。 - 【請求項７】 半導体を吸着装置により吸着しながら回
路基板へ実装する半導体実装方法であって、半導体の基
材として透明体を採用し、吸着装置の内部または近傍に
光ファイバーケーブルを備え、半導体の実装時に、光フ
ァイバーケーブルおよび半導体の基材を通して半導体の
位置確認マークと回路基板の位置確認マークとを同時に
視認して、これらの位置確認マークのずれ状態を見るこ
とで半導体の実装時の位置ずれを検出することを特徴と
する半導体実装方法。 - 【請求項８】 半導体を接着剤により回路基板へ実装す
る半導体実装方法であって、半導体の基材として透明体
を採用し、接着剤として紫外線硬化タイプを用い、半導
体の実装時に、半導体側より紫外線を照射して接着剤を
硬化させて接着することを特徴とする半導体実装方法。 - 【請求項９】 半導体を吸着装置により吸着しながら導
電性接合剤を介して回路基板へ実装する半導体実装方法
であって、半導体の基材として透明体を採用し、導電性
接合剤として紫外線硬化タイプを用い、吸着装置の内部
または近傍に光ファイバーケーブルを備え、半導体の実
装時に、光ファイバーケーブルを通して半導体側より紫
外線を照射して導電性接合剤を硬化させて接着すること
を特徴とする半導体実装方法。 - 【請求項１０】 半導体を接合材を介して回路基板へ実
装する半導体実装方法であって、半導体の基材として透
明体を採用し、半導体の実装時に、半導体を回路基板へ
装着した状態で接合材にレーザ光を照射して溶融硬化さ
せることを特徴とする半導体実装方法。 - 【請求項１１】 半導体を接合材を介して回路基板へ実
装する半導体実装方法であって、半導体の基材として透
明体を採用し、この透明体を基材として構成される半導
体を回路基板へ実装した後、半導体と回路基板との接合
部間に短絡を生じているかどうかを確認し、短絡がある
場合には、この短絡を半導体を通してレーザ光で焼きき
ること、またはレーザ光で炭化させて絶縁状態に修正す
ること、またはレーザ光で再加熱して溶融し溶融時に発
生する接合材の表面張力によりそれぞれの接合部に分離
することの何れかにより短絡を除去することを特徴とす
る半導体実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327884A JP4334128B2 (ja) | 2000-10-27 | 2000-10-27 | 半導体実装方法および半導体実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327884A JP4334128B2 (ja) | 2000-10-27 | 2000-10-27 | 半導体実装方法および半導体実装装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002134561A true JP2002134561A (ja) | 2002-05-10 |
| JP2002134561A5 JP2002134561A5 (ja) | 2007-04-12 |
| JP4334128B2 JP4334128B2 (ja) | 2009-09-30 |
Family
ID=18804824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327884A Expired - Fee Related JP4334128B2 (ja) | 2000-10-27 | 2000-10-27 | 半導体実装方法および半導体実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4334128B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100349044C (zh) * | 2004-04-14 | 2007-11-14 | 株式会社日立显示器 | 显示装置及其制造方法 |
| KR100868616B1 (ko) * | 2006-04-28 | 2008-11-13 | 타이완 티에프티 엘씨디 오쏘시에이션 | 반도체(플립 칩) 실장 부품과 그 제조 방법 |
| CN100463130C (zh) * | 2004-05-20 | 2009-02-18 | 威盛电子股份有限公司 | 倒装芯片封装工艺 |
| JP2010109325A (ja) * | 2008-10-30 | 2010-05-13 | Nan Ya Printed Circuit Board Corp | はんだバンプの歩留まり改善方法 |
| JP2010197309A (ja) * | 2009-02-26 | 2010-09-09 | Alps Electric Co Ltd | Ｍｅｍｓセンサ及びその製造方法 |
| JP2012089563A (ja) * | 2010-10-15 | 2012-05-10 | Sanken Electric Co Ltd | 半導体モジュール |
| JP2019121704A (ja) * | 2018-01-09 | 2019-07-22 | トヨタ自動車株式会社 | 半導体装置 |
| CN116110805A (zh) * | 2023-04-13 | 2023-05-12 | 深圳宏芯宇电子股份有限公司 | 芯片键合方法、结构及存储器 |
| JP7428916B2 (ja) | 2021-12-27 | 2024-02-07 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
-
2000
- 2000-10-27 JP JP2000327884A patent/JP4334128B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100349044C (zh) * | 2004-04-14 | 2007-11-14 | 株式会社日立显示器 | 显示装置及其制造方法 |
| CN100463130C (zh) * | 2004-05-20 | 2009-02-18 | 威盛电子股份有限公司 | 倒装芯片封装工艺 |
| KR100868616B1 (ko) * | 2006-04-28 | 2008-11-13 | 타이완 티에프티 엘씨디 오쏘시에이션 | 반도체(플립 칩) 실장 부품과 그 제조 방법 |
| JP2010109325A (ja) * | 2008-10-30 | 2010-05-13 | Nan Ya Printed Circuit Board Corp | はんだバンプの歩留まり改善方法 |
| JP2010197309A (ja) * | 2009-02-26 | 2010-09-09 | Alps Electric Co Ltd | Ｍｅｍｓセンサ及びその製造方法 |
| JP2012089563A (ja) * | 2010-10-15 | 2012-05-10 | Sanken Electric Co Ltd | 半導体モジュール |
| JP2019121704A (ja) * | 2018-01-09 | 2019-07-22 | トヨタ自動車株式会社 | 半導体装置 |
| JP7428916B2 (ja) | 2021-12-27 | 2024-02-07 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
| CN116110805A (zh) * | 2023-04-13 | 2023-05-12 | 深圳宏芯宇电子股份有限公司 | 芯片键合方法、结构及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4334128B2 (ja) | 2009-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI664693B (zh) | 半導體裝置的製造方法以及封裝裝置 | |
| TWI511215B (zh) | A bonding apparatus, and a method of manufacturing the semiconductor device | |
| WO1998033366A1 (fr) | Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie | |
| US7012814B2 (en) | Circuit board connection structure, method for forming the same, and display device having the circuit board connection structure | |
| JP4840862B2 (ja) | 実装装置のチップ供給方法、及びその実装装置 | |
| JPH09191177A (ja) | 多層基板の製造方法及びその製造装置 | |
| JP2002134561A (ja) | 半導体実装方法 | |
| KR101143838B1 (ko) | 플립 칩 본딩 방법 | |
| US20100038017A1 (en) | Camera module and method of manufacturing camera module | |
| JP5045184B2 (ja) | 熱圧着装置 | |
| WO2021038707A1 (ja) | 光センサモジュールおよび光センサモジュールの製造方法 | |
| JP2004031868A (ja) | 実装方法および実装装置 | |
| KR19980064127A (ko) | 플렉시블 기판 맞붙임 장치 및 맞붙임 방법 | |
| JP3997838B2 (ja) | ドライバｉｃ圧着装置および圧着方法 | |
| KR101050842B1 (ko) | 접합위치 불량 검사 장치 및 이의 접합위치 불량 판단보정방법 | |
| EP0517198B1 (en) | Thin film magnetic head structure and methods of fabricating the same | |
| JPH11242236A (ja) | 液晶パネルのｐｃｂ圧着装置 | |
| JP2006303204A (ja) | 液晶パネルへのｔａｂ部品圧着方法と装置 | |
| JPH06268016A (ja) | 集積回路装置の実装方法 | |
| JP3651465B2 (ja) | 電子部品位置合わせ方法 | |
| US6168971B1 (en) | Method of assembling thin film jumper connectors to a substrate | |
| KR20160093747A (ko) | 씨오지 가압착 방법 | |
| JP2769200B2 (ja) | ボンディング方法および装置 | |
| JPH10190210A (ja) | 回路モジュールの製造方法 | |
| JPH04370945A (ja) | フェースダウンボンディング方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090623 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |