JP4334128B2 - 半導体実装方法および半導体実装装置 - Google Patents
半導体実装方法および半導体実装装置 Download PDFInfo
- Publication number
- JP4334128B2 JP4334128B2 JP2000327884A JP2000327884A JP4334128B2 JP 4334128 B2 JP4334128 B2 JP 4334128B2 JP 2000327884 A JP2000327884 A JP 2000327884A JP 2000327884 A JP2000327884 A JP 2000327884A JP 4334128 B2 JP4334128 B2 JP 4334128B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- position confirmation
- circuit board
- mounting
- confirmation mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は半導体を回路基板にフリップチップ実装する半導体実装方法に関するものである。
【0002】
【従来の技術】
近年、半導体の製造方法が著しく進化し、それに伴い、半導体の回路基板への実装技術も種々開発が進んでいる。
【0003】
従来の半導体実装方法としては、図10に示すような方法で半導体の回路基板への実装が行われている。以下図面を参照しながら、従来の実装方法の一例について説明する。
【0004】
図10(a)は従来の半導体実装方法により半導体を実装した回路基板の断面を概略的に示したものである。半導体1と、この半導体1が実装される回路基板2とには、互いに相対する位置にそれぞれ位置確認マーク1a,2aが設けられ、これらの位置確認マーク1a,2aが合致するように回路基板2と半導体1とを位置させた後、接合して実装を行う。なお、通常、各位置確認マーク1a、2aは2箇所以上設ける。
【0005】
この実装時に位置が合っていることの確認動作は、コンピュータ7に接続された、互いに移動起点としての原点を同じとするカメラ3,4を用いて行う。カメラ3は半導体1の位置確認マーク1aを読み取り、またカメラ4は回路基板2の位置確認マーク2aを読み取り、これらの画像データをコンピュータ7で照合処理し、これらの位置確認マーク1a,2aが合致するように半導体1(または回路基板2)を実装機で移動させる。
【0006】
なお、位置照合は位置確認マーク1a,2aの中心合致でも外周合致でもよいが、確認のために画像で視認することを考えて位置確認マーク1a,2aの大きさを変えて視認し易くしている。一般的には、半導体1および回路基板2の両方に製造時の加工誤差があり、計算上の位置と実際上の位置とに誤差が発生するので、初期設定として視認により補正し、コンピュータ7に記憶させて運用する。
【0007】
図10(b)、(c)は位置確認マーク1a,2aを両方のカメラ3,4で読みとり、これらの画像データを視認できるように組み合せて映像として表したもので、図10(b)は位置確認マーク1a,2aがずれている状態を示し、図10(c)は位置確認マーク1a,2aが合っている状態を示す。位置確認マーク1a,2aがずれている場合には、例えば半導体1を矢示方向に移動させて、互いの中心または周辺の重なり状態より判断して、図10(c)に示すように合った状態となるように位置合わせを行う。なお、ここでは、1箇所の位置確認マーク1a,2aで行った場合を説明しているが、複数の位置確認マーク1a,2aで行う場合も同様であり、半導体1または回路基板2を微少回転させて、回転方向の修正を図ることもある。このように位置確認マーク1a,2aの合致を確認した後、図10(d)に示すように、回路基板2に半導体1を装着して接合する。なお、接合材料としては、図示していないが半田や導電性接着剤を用いる。また、接合時の良否の判定は電気的確認を用いたり、接合部が周辺にある場合には側面外周部より視認やX線透過により位置ずれ、短絡の確認を行ったりする。
【0008】
なお、本説明においてはカメラ3,4を2つ使用しているが、1つのカメラを上下に回転させて半導体1側、回路基板2側の位置確認マーク1a,2aを2回に分けて読みとり、データをコンピュータ処理する方法や、カメラは一方向のみ撮像するように配置し、半導体1または回路基板2の位置確認マーク1a,2aを同一面で2回に分けて読みとってデータをコンピュータ処理し、その後、半導体1または回路基板2のどちらかを回転させて対面させて実装する方法を採用してもよい。
【0009】
【発明が解決しようとする課題】
しかしながら上記のような従来の半導体実装方法では、半導体1の材質はシリコンで不透明であるため、半導体1と回路基板2との接合部の位置合わせに高価な基材と時間とを要し、また実装後の接合状態の確認は、電気的確認は時間がかかり、また、平面視しても接合部の状態を視認することができないため、側面からの視認を行わざるを得ないが、この側面からの視認は接合部の周囲のみを見るににとどまるため、接合部内部の様子が確認できない、また、X線を用いる方法は画像が黒い影の濃淡であるため解像度が低いとぼやけて判別が困難であるという問題があった。さらに、接合部に短絡があっても修正が難しいか、できないと言う問題点があった。
【0010】
本発明は上記問題を解決するもので、半導体と回路基板との実装部(接合部)の位置合わせならびに実装後の接合状態の確認を、短時間で容易に行うことができる半導体実装方法および半導体実装装置を提供することを目的とするものである。
【0011】
【課題を解決するための手段】
上記問題点を解決するために本発明は、透明な半導体を吸着装置により吸着しながら回路基板へ実装する半導体実装方法であって、吸着装置の内部または近傍に光ファイバーケーブルを備え、前記半導体の実装時に、光ファイバーケーブルおよび前記半導体の基材を通して前記半導体の位置確認マークと回路基板の位置確認マークとを同時に視認して、これらの位置確認マークのずれ状態を見ることで前記半導体の実装時の位置ずれを検出することを特徴とする。
【0012】
この方法により、半導体と回路基板との実装部の位置合わせや実装後の接合状態の確認を短時間で容易に行うことができる。
【0013】
【発明の実施の形態】
請求項1記載の発明は、透明な半導体を吸着装置により吸着しながら回路基板へ実装する半導体実装方法であって、吸着装置の内部または近傍に光ファイバーケーブルを備え、前記半導体の実装時に、光ファイバーケーブルおよび前記半導体の基材を通して前記半導体の位置確認マークと回路基板の位置確認マークとを同時に視認して、これらの位置確認マークのずれ状態を見ることで前記半導体の実装時の位置ずれを検出することを特徴とするものであり、半導体を吸着装置で吸着すると同時に位置確認しながら実装できると言う作用を有する。
また、請求項2記載の発明は、透明な半導体を吸着装置により吸着しながら回路基板へ実装する半導体実装装置であって、吸着装置の内部または近傍に配設された光ファイバーケーブルと、前記半導体の実装時に、光ファイバーケーブルおよび前記半導体の基材を通して前記半導体の位置確認マークと回路基板の位置確認マークとを同時に視認する視認手段と、前記半導体の位置確認マークと回路基板の位置確認マークとのずれ状態を見ることで前記半導体の実装時の位置ずれを検出する検出手段とを備えたことを特徴とする。
【0024】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、従来の半導体実装方法で用いていたものと同様のものには同符号を付す。
(実施の形態1)
図1(a)〜(c)は、本発明の第1の実施の形態に係る半導体を実装した回路基板の断面図である。
【0025】
図1(a)に示すように、本発明では、半導体6の基材として、炭化珪素からなる透明体を採用している。この半導体6には回路導体と一緒に位置確認マーク6aを形成している。また、回路基板2にも回路導体と一緒に位置確認マーク2aを形成しており、これらの位置確認マーク2a,6aは実装した際に互いに相対する位置関係に設けられる。
【0026】
実装する場合の半導体6と回路基板2との位置関係は設計上の理論値を用いてプログラムされている。そして、そのプログラムに基づき回路基板2の上に炭化珪素の半導体6を移動させ、図1(a)において矢印で示すように、カメラ3により透明な半導体6を通して位置確認マーク6aと回路基板2の位置確認マーク2aとを重ねて同時に認識させる方法が用いられる。
【0027】
しかしながら、前記プログラムには半導体6や回路基板2の加工誤差は含まれていないために位置ずれが発生する。このときの回路基板2の位置確認マーク2aと半導体6の位置確認マーク6aとの関係の一例を図1(b)に示す。半導体6の位置確認マーク6aは回路基板2の位置確認マーク2aに対して左上にずれているが、これは炭化珪素からなる半導体6が回路基板2に対して所定の位置より左上にずれていることを示すものである。この位置ずれをカメラ3で認識し、連動するコンピュータ、実装機を用いて補正して図1(c)に示すように位置あわせした後、装着する。
【0028】
ここで、補正時の位置確認マーク2a,6aの認識方法は、それぞれの位置確認マーク2a,6aの中心線を外形寸法より割り出して中心線をあわせて補正する方法と、外形寸法の差を読みとり周囲の寸法を一定にする方法とがあるが、どちらを選択するかは任意である。
【0029】
このように、半導体6の基材として炭化珪素からなる透明体を採用することで、カメラ3などで半導体6を通してその位置確認マーク6aと回路基板2の位置確認マーク2aとを同時に視認することができ、これらの位置確認マーク2a,6aのずれ状態を見ることで実装時の位置ずれを検出することができる。
(実施の形態2)
また、上記実施の形態において、半導体6に形成する位置確認マーク6aは、図2(a)に示すように、できるだけ互いに離れた位置に2箇所以上設けることが望ましい。また、回路基板2にも位置確認マーク6aに相対する位置に位置確認マーク2aを設ける。このように位置確認マーク2a,6aを複数箇所の離れた位置に設けることにより、それぞれの位置確認マーク2a,6aを照合する同時に、離れた2箇所の位置関係を照合することができ、この結果、半導体6を実装するべき位置関係が正確に把握できる。このような位置ずれを補正する補正プログラムを実装機に備えて、それぞれの位置確認マーク2a,6aの位置確認を行い、さらに2箇所間の比較で全体のずれを最も小さいずれに補正できるようにすることで、1箇所で補正しきれない微少なずれも検出可能となると共に、回転方向のずれの検出が容易となって、より正確な補正ができて、位置合わせを正確に行うことができる。
【0030】
なお、位置確認マーク2a,6aの数を増やすほど微少な補正が可能となるが、補正に要する時間が長くなりコストアップにつながるため、位置確認マーク2a,6aの数は、求められる精度に応じて設定すればよい。通常は2〜3箇所で必要十分な補正が可能である。
(実施の形態3)
半導体6が透明体であっても、半導体6に形成される回路導体6bがグランド形成のように面全体に設けられると透明性が失われ、回路基板2の位置確認マーク2aの確認が半導体6を通してできなくなる。このような問題を防止するため、この実施の形態においては、半導体6の位置確認マーク6aの周囲に回路導体6bのない隙間6cを設けている。これにより、隙間6cを通して回路基板2上の位置確認マーク2aが識別できて、位置合わせが容易にできる。ここで、隙間6cは、図2(a),(b)において位置確認マーク6aの周辺に均等の幅で設けているが、均等でなくても隙間6cがあればよい。
【0031】
なお、通常形成される回路導体6bの間に位置確認マーク6aがある場合は回路導体6bとの間に隙間があるために特に隙間6cを設ける必要はない。また、隙間6cを位置確認マーク6aの周囲すべてに設けなくてもよく、一部分だけが回路導体6bと重複しても、位置確認マーク6aとして認識できて、回路基板2の位置確認マーク2aに対して判別できるものであればよい。
(実施の形態4)
また、図2(a)の一部(半導体6の左下角部や右上角部)や図3(a),(b)に示すように、両方の位置確認マーク2a,6aを共に中抜き12の形状に形成してもよい。このように2a,6aを中抜き12の形状にすることにより、位置確認マーク2a,6aが互いに重なっているときでも下側になる位置確認マーク2aの大部分を見ることができ、そのために位置ずれがわかり易くなり、位置合わせにおいても有利となる。特に中抜き12は半導体6のグランド層(回路導体6b)に位置確認マーク6aを設ける場合に有利である。
【0032】
また、片方の位置確認マーク2a,6aが塗りつぶし13の場合は、図3(c)に示すように、塗りつぶし13の部分を中抜き12より小さくすることで比較し易くなる。
(実施の形態5)
さらに、図4に示すように、両方の位置確認マーク2a,6aが塗りつぶし13である場合に、半導体6に形成される位置確認マーク6aと回路基板2に形成される位置確認マーク2aとの大きさが同じか、半導体6の位置確認マーク6aが回路基板2の位置確認マーク2aより大きいときには、半導体6側より見ると、その位置確認マーク6aが邪魔になって回路基板2の位置確認マーク2aを見ることができず、位置合わせができなくなる。したがって、このような場合には、両方の位置確認マーク2a,6aを常に同時に視認するために、塗りつぶし13で形成される半導体6の位置確認マーク6aを回路基板2の位置確認マーク2aより小さく形成している。これにより、位置確認マーク2a,6aが重なった場合でも、半導体6の位置確認マーク6aを容易に視認できて、2つの位置確認マーク2a,6aの位置関係が判別し易い。
【0033】
なお、これらの実施の形態1〜5においては、位置確認マーク2a,6aの図示する形状は四角であるが特に四角にこだわるものではなく、比較や認識ができる任意の形状を用いればよい。
(実施の形態6)
図5に示すように、半導体6と回路基板2との両方がその回路形成面に単独の位置確認マークを形成できない場合は、両方の回路導体6b,2bの一部を位置確認マークとして用いて位置合わせをすることができる。この場合、一般的には後から製作する回路基板2の回路導体2bを半導体6の回路導体6bの位置や形状に合わせることになる。実装時には予めプログラムされた内容により極めて近い位置まで互いを近づけることができるため、極く近い周辺に誤作動につながる形状がなければよい。これによれば、両方の回路導体6b,2bの一部を位置確認マークとして用いて位置合わせをすることができるだけでなく、位置確認マークを設けた場合に比べて、位置確認マークを設ける場所分を節約できて、回路形成が行い易くなると利点もある。
【0034】
なお、比較する回路導体6b,2bの形状について、図5(b)に示すように、T字形状全体とするか、T字の一部を用いるかは任意である。また、形状についてもT字にこだわるものではなく他の形状を用いることも任意である。
(実施の形態7)
図6(a)における14は、半導体6を吸着する吸着装置であり、この吸着装置14の中心部には、真空ポンプで空気を吸い込んで半導体6を吸着する吸入口14aが設けられている。また、半導体6の吸着時にその位置確認マーク6aの位置と概略一致する箇所に孔部14bを形成し、この孔部14bに光ファイバーケーブル15を挿入して固定している。この光ファイバーケーブル15は画像認識装置やコンピュータと接続される。
【0035】
基材が透明な炭化珪素からなる半導体6は、実装されるために吸着装置14により吸着された際に、光ファイバーケーブル15を通して半導体6の位置確認マーク6aを読みとることができる。次に、半導体6を吸着した状態で回路基板2の装着位置まで来ると、回路基板2に形成された位置確認マーク2aを半導体6の位置確認マーク6aと同時に視認することができる。そして、このようにして2つの位置確認マーク2a,6aを認識することで、前述の位置合わせの要領で位置ずれを補正して位置を合致させて実装する。この方法を用いることにより、半導体6を吸着装置14で吸着すると同時に位置確認しながら実装できる。
【0036】
図6(b)に示す吸着装置16は、機能は図6(a)に示す吸着装置14と同様であるが、光ファイバーケーブル15の固定方法が異なるものである。この吸着装置16は細い本体部分に固定具17を用いて光ファイバーケーブル15を固定したもので、図6(a)に示す吸着装置14と同様に、半導体6の吸着時にその位置確認マーク6aの位置と概略一致する箇所に光ファイバーケーブル15を固定している。この吸着装置16によれば、半導体6の種類や位置確認マーク6aの位置が変わった場合でも、吸着装置16はそのままで、固定具17を変えることだけで対応可能となる。
【0037】
なお、図6(a),(b)においては、光ファイバーケーブル15は吸入口14aに対して平行に設置した場合を図示しているが、光ファイバーケーブル15における半導体6の近傍箇所が平行に保持されていればよく、他の部分は特に平行にこだわるものではない。
(実施の形態8)
従来は、半導体と回路基板との接合において、接合部の補強のために半導体と回路基板との間に加熱硬化型接着剤を用いて接着する方法が用いられており、この場合には、加熱具合によっては、加熱による熱損傷を半導体に与える場合がある。
【0038】
これに対して、本実施の形態では、加熱硬化型接着剤を用いる代わりに、半導体6が透明であることを利用して、図7に示すように、回路基板2に基材が炭化珪素からなる透明な半導体6を装着接合した後に、紫外線硬化タイプの接着剤18を回路基板2と半導体6との間に注入する。また、他の方法として、回路基板2および半導体6の少なくとも一方に紫外線硬化タイプの接着剤18を付着させた後、互いを所定の方法で接合させる。
【0039】
そして、接着剤18の注入または接合が終わった時点で、透明な半導体6を通して紫外線19を照射して接着剤18を硬化させる。このとき、半導体6の回路導体6bが紫外線19を遮断するが、回路導体6bの間や近傍から入った紫外線19が内部で乱反射して紫外線19を直接受けない部分も硬化させることができる。グランド層のように半導体全体が導体で覆われる場合は紫外線19が通る導体のない部分を適宜形成すればよい。
【0040】
この方法によれば、半導体6と回路基板2との接着を、紫外線19のみによって硬化させることができるため、加熱による熱損傷を半導体6に与えるおそれがないとともに、硬化時間も短くて済むため作業能率も向上する。
(実施の形態9)
この実施の形態においては、図8(a)に示すように、半導体6の接合部となる周囲箇所に、回路導体6bのない連続または不連続の透光窓20を設けている。そして、半導体6または回路基板2のどちらかの接合部に、紫外線硬化タイプの導電性接合剤21を適量付着させる。付着させた後、半導体6を回路基板2に装着し、透光窓20を通して紫外線19を照射して導電性接合剤21の硬化接合を完了させる(図8(b)参照)。
【0041】
なお、紫外線照射は、上記吸着装置14,16で半導体6を回路基板2に押しつけている状態でも、離してからすぐであってもどちらでもよいが、押しつけた状態で照射すると、導電性接合剤21の粘性や、他の衝撃で位置ずれを生じるおそれがなくてよいため、好ましい。
(実施の形態10)
この実施の形態10においては、実施の形態9における導電性接合剤21の代わりにクリームはんだ21’を用いるもので、装着までの手順は同じである。
【0042】
装着後、透光窓20を通して局部加熱の可能なレーザ光25をクリームはんだ21’に照射し溶融硬化させて接合を完了する。なお、図8(b)ははんだ接合後の拡大断面図である。
(実施の形態11)
実施の形態9、実施の形態10において接合された半導体6と回路基板2とは接合部において短絡部22を発生することがある。短絡は電気的にでも、あるいは半導体6を通して画像としてでも確認できる。この実施の形態においては、図9(a)に示す短絡部22に透光窓20からレーザ光25を照射して、図9(b),(c)に示すように、炭化部23や除去部24を形成して短絡をなくす。
【0043】
図9(b)は、導電性接合剤21を用いた場合で、レーザ光の熱で短絡部22を炭化させることで導通抵抗値を大きくして短絡をなくす場合を示す。図9(c)は、クリームはんだ21’を用いた場合で、レーザ光25の熱で短絡部22を再加熱して溶融し、クリームはんだ21’の溶融時に発生する表面張力によりそれぞれの接合部に分離させて短絡を解消した場合を示す。
【0044】
この方法により、接合材(導電性接合剤21やクリームはんだ21’)による他の導体部分や接合部との短絡部22を除去し、特性調整、機能検査後に不要部分除去等のためのトリミングができ、より完全な実装が可能となる。
【0045】
【発明の効果】
以上のように本発明によれば、炭化珪素などの透明性を有する基材を用いた半導体を利用することにより、半導体の回路基板への実装の生産性向上、コストダウン、品質向上と共に生産設備の合理化も図ることができる。
【図面の簡単な説明】
【図1】(a)は本発明の第1の実施の形態に係る半導体を実装した回路基板の断面図、(b)、(c)はそれぞれ半導体の位置がずれている場合と合っている場合との拡大平面図
【図2】(a)および(b)は本発明の第2の実施の形態に係る半導体を実装した回路基板の平面断面図および側面断面図
【図3】(a)〜(c)はそれぞれ本発明の第4の実施の形態に係る位置確認マークを概略的に示した図
【図4】(a)〜(c)はそれぞれ本発明の第5実施の形態に係る位置確認マークを概略的に示した図
【図5】(a)、(b)はそれぞれ本発明の第6実施の形態に係る半導体を実装する際の回路基板の斜視図および部分平面図
【図6】(a)、(b)はそれぞれ本発明の第7実施の形態に係る半導体を実装する際の回路基板の断面図
【図7】本発明の第8実施の形態に係る半導体を実装した回路基板の断面図
【図8】(a)、(b)はそれぞれ本発明の第9実施の形態に係る半導体を実装した回路基板の断面図
【図9】(a)〜(c)はそれぞれ本発明の第10実施および第11実施の形態に係る半導体を実装した回路基板の断面図
【図10】(a)は従来の半導体を実装した回路基板の位置ずれを測定している状態を概略的に示す図、(b)、(c)はそれぞれ半導体の位置がずれている場合と合っている場合との拡大平面図、(d)は従来の半導体を実装した回路基板の断面図
【符号の説明】
2 回路基板
2a,6a 位置確認マーク
2b,6b 回路導体
6c 隙間
3 カメラ
6 半導体
12 中抜き
13 塗りつぶし
14、16 吸着装置
15 光ファイバーケーブル
18 接着剤
19 紫外線
20 透光窓
21 導電性接合剤
21’ クリームはんだ
22 短絡部
23 炭化部
24 除去部
25 レーザ光
Claims (2)
- 透明な半導体を吸着装置により吸着しながら回路基板へ実装する半導体実装方法であって、吸着装置の内部または近傍に光ファイバーケーブルを備え、前記半導体の実装時に、光ファイバーケーブルおよび前記半導体の基材を通して前記半導体の位置確認マークと回路基板の位置確認マークとを同時に視認して、これらの位置確認マークのずれ状態を見ることで前記半導体の実装時の位置ずれを検出することを特徴とする半導体実装方法。
- 透明な半導体を吸着装置により吸着しながら回路基板へ実装する半導体実装装置であって、吸着装置の内部または近傍に配設された光ファイバーケーブルと、前記半導体の実装時に、前記光ファイバーケーブルおよび前記半導体の基材を通して前記半導体の位置確認マークと回路基板の位置確認マークとを同時に視認する視認手段と、前記半導体の位置確認マークと回路基板の位置確認マークとのずれ状態を見ることで前記半導体の実装時の位置ずれを検出する検出手段とを備えたことを特徴とする半導体実装装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000327884A JP4334128B2 (ja) | 2000-10-27 | 2000-10-27 | 半導体実装方法および半導体実装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000327884A JP4334128B2 (ja) | 2000-10-27 | 2000-10-27 | 半導体実装方法および半導体実装装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002134561A JP2002134561A (ja) | 2002-05-10 |
JP2002134561A5 JP2002134561A5 (ja) | 2007-04-12 |
JP4334128B2 true JP4334128B2 (ja) | 2009-09-30 |
Family
ID=18804824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000327884A Expired - Fee Related JP4334128B2 (ja) | 2000-10-27 | 2000-10-27 | 半導体実装方法および半導体実装装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4334128B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005301056A (ja) * | 2004-04-14 | 2005-10-27 | Hitachi Displays Ltd | 表示装置とその製造方法 |
CN100463130C (zh) * | 2004-05-20 | 2009-02-18 | 威盛电子股份有限公司 | 倒装芯片封装工艺 |
TWI299555B (en) * | 2006-04-28 | 2008-08-01 | Taiwan Tft Lcd Ass | Semiconductor flip-chip package component and fabricating method |
TW201018340A (en) * | 2008-10-30 | 2010-05-01 | Nan Ya Printed Circuit Board | Method for improving yield of solder bumps |
JP5191927B2 (ja) * | 2009-02-26 | 2013-05-08 | アルプス電気株式会社 | Memsセンサ及びその製造方法 |
JP2012089563A (ja) * | 2010-10-15 | 2012-05-10 | Sanken Electric Co Ltd | 半導体モジュール |
JP2019121704A (ja) * | 2018-01-09 | 2019-07-22 | トヨタ自動車株式会社 | 半導体装置 |
JP7428916B2 (ja) | 2021-12-27 | 2024-02-07 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
CN116110805B (zh) * | 2023-04-13 | 2023-07-11 | 深圳宏芯宇电子股份有限公司 | 芯片键合方法、结构及存储器 |
-
2000
- 2000-10-27 JP JP2000327884A patent/JP4334128B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002134561A (ja) | 2002-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3582634B2 (ja) | 固体撮像装置 | |
JP4334128B2 (ja) | 半導体実装方法および半導体実装装置 | |
CN1171299C (zh) | 半导体装置和载带及其制造方法、电路基板、电子装置 | |
JP4542046B2 (ja) | 穴開け方法及び穴開け装置 | |
JPH02303100A (ja) | 部品装着方法 | |
US20060196914A1 (en) | X-ray inspection device and x-ray inspection method | |
US20120304460A1 (en) | Module manufacturing method | |
US7952713B2 (en) | Bonding agent sticking inspection apparatus, mounting apparatus, and method of manufacturing electrical component | |
US7012814B2 (en) | Circuit board connection structure, method for forming the same, and display device having the circuit board connection structure | |
JP4840862B2 (ja) | 実装装置のチップ供給方法、及びその実装装置 | |
US8202391B2 (en) | Camera module and method of manufacturing camera module | |
CN104335337A (zh) | 接合装置及半导体装置的制造方法 | |
JP7271680B2 (ja) | 光センサモジュールおよび光センサモジュールの製造方法 | |
US20140299367A1 (en) | Component-Embedded Substrate Manufacturing Method and Component-Embedded Substrate Manufactured Using the Same | |
JP5045184B2 (ja) | 熱圧着装置 | |
CN103260346B (zh) | 电路板 | |
TWI707444B (zh) | 半導體封裝體配置裝置、製造裝置、半導體封裝體的配置方法以及電子零件的製造方法 | |
TWI586238B (zh) | A method of manufacturing a part-embedded substrate, and a part-embedded substrate manufactured by using the method | |
JPH11242236A (ja) | 液晶パネルのpcb圧着装置 | |
JP3651465B2 (ja) | 電子部品位置合わせ方法 | |
TWI406611B (zh) | 試樣板及印刷板之製造方法 | |
CN108029241A (zh) | 插入元件定位检查方法、插入元件安装方法及插入元件定位检查装置、插入元件安装装置 | |
JP5501204B2 (ja) | 支持基板、該支持基板の製造方法及び多層配線基板の製造方法 | |
JP4591122B2 (ja) | インターポーザ基板の製造方法、基板の位置合わせ方法、および光電子回路基板の製造方法 | |
JP2769200B2 (ja) | ボンディング方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090623 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |