TWI664693B - 半導體裝置的製造方法以及封裝裝置 - Google Patents

半導體裝置的製造方法以及封裝裝置 Download PDF

Info

Publication number
TWI664693B
TWI664693B TW106133318A TW106133318A TWI664693B TW I664693 B TWI664693 B TW I664693B TW 106133318 A TW106133318 A TW 106133318A TW 106133318 A TW106133318 A TW 106133318A TW I664693 B TWI664693 B TW I664693B
Authority
TW
Taiwan
Prior art keywords
bonding
semiconductor wafer
alignment mark
transmissive substrate
image
Prior art date
Application number
TW106133318A
Other languages
English (en)
Other versions
TW201814819A (zh
Inventor
瀬山耕平
Original Assignee
日商新川股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新川股份有限公司 filed Critical 日商新川股份有限公司
Publication of TW201814819A publication Critical patent/TW201814819A/zh
Application granted granted Critical
Publication of TWI664693B publication Critical patent/TWI664693B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

半導體裝置的製造方法包含：載置步驟，將透出對準標記（52）的臨時基板（300）載置於接合面（51）；圖像取得步驟，取得對準標記（52）的圖像及半導體晶片（200）的圖像；修正步驟，基於在圖像取得步驟中取得的對準標記（52）的圖像及半導體晶片（200）的圖像，對將半導體晶片（200）壓接於臨時基板（300）的接合頭（30）的水平方向的位置進行修正；以及壓接步驟，基於修正後的水平方向的位置，將半導體晶片（200）壓接於透射基板（300）。藉此，提供能夠抑制配置於臨時基板上的半導體晶片之間的間隔的不均的半導體裝置的製造方法以及封裝裝置。

Description

半導體裝置的製造方法以及封裝裝置
本發明是有關於一種半導體裝置的製造方法以及封裝裝置。
以往，以使半導體裝置進一步小型化、高積體化及低成本化為目的，已提出有扇出(fan out)型晶圓級封裝(Wafer-Level-Packaging，WLP)(例如專利文獻1)。
對於扇出型WLP而言，經由以下的步驟來製造半導體裝置。
1.對形成有電路圖案的半導體晶圓進行切割，分離出多個半導體晶片。
2.使用封裝裝置，按規定間隔將半導體晶片壓接於臨時基板上。
3.利用樹脂來對配置於臨時基板上的多個半導體晶片進行封膠。
4.從臨時基板剝離經過封膠的半導體晶片，使半導體晶片壓接於臨時基板的面露出。
5.於露出的半導體晶片的面形成配線層及凸塊電極。
6.對經過封膠的多個半導體晶片進行切割，分離出形成有配 線層及凸塊電極的半導體晶片。
[現有技術文獻] [專利文獻]
專利文獻1：日本專利特表2013-520826
然而，於按規定間隔來壓接半導體晶片的步驟中，有時使用未形成有對準標記(alignment mark)的臨時基板。於該情況下，封裝裝置根據線性編碼器(linear encoder)等的機械座標，將半導體晶片壓接於臨時基板。
若根據機械座標，將半導體晶片壓接於臨時基板，則會因機械座標的偏移或熱影響，導致半導體晶片壓接於臨時基板時的位置產生偏移，半導體晶片之間的間隔產生不均。半導體晶片之間的間隔的不均會導致需要以考慮了不均的具有裕度的尺寸來形成配線層，因此，該半導體晶片之間的間隔成為阻礙半導體晶片的高積體化、小型化的主要原因。進而，於半導體晶片之間的間隔大幅度地不均的情況下，會使半導體裝置產生不良。
而且，亦可預想即使於臨時基板形成有對準標記，半導體晶片之間的間隔仍會因臨時基板的熱膨脹等而不均。
因此，本發明的目的在於提供能夠抑制配置於臨時基板上的半導體晶片之間的間隔的不均的半導體裝置的製造方法以及封裝裝置。
一種半導體裝置的製造方法，其包含：載置步驟，於接合面形成有對準標記的接合台上，將透出所述對準標記的透射基板載置於所述接合面；圖像取得步驟，藉由相機，從所述接合台的上方拍攝透過所述透射基板的所述對準標記，取得所述對準標記的圖像；修正步驟，基於在所述圖像取得步驟中取得的所述對準標記的圖像，對將半導體晶片壓接於所述透射基板的接合頭的水平方向的位置進行修正；以及壓接步驟，基於修正後的所述水平方向的位置，將所述半導體晶片壓接於所述透射基板。
一種封裝裝置，其包括：接合頭，於吸附面具有保持半導體晶片的接合工具(bonding tool)，且將所述半導體晶片壓接於透射基板上；接合台，於接合面具有對準標記，且將透出所述對準標記的透射基板載置於所述接合面上；相機，從所述接合台的上方，拍攝透過所述透射基板的所述對準標記，取得所述對準標記的圖像；以及修正部，基於所述相機所取得的所述對準標記的圖像，對所述接合頭將所述半導體晶片壓接於所述透射基板時的水平方向的位置進行修正。
根據本發明，能夠抑制配置於臨時基板上的半導體晶片之間的間隔的不均。
1、1A‧‧‧封裝裝置
20‧‧‧拾取部
21‧‧‧拾取台
22‧‧‧頂起銷
23‧‧‧拾取頭
30、30A‧‧‧接合頭
31‧‧‧接合工具
32‧‧‧本體部
33‧‧‧線性編碼器
34‧‧‧線性標度尺
35‧‧‧檢測部
40‧‧‧雙視野相機
41‧‧‧臂
42a、42b‧‧‧攝影元件
50、50A‧‧‧接合台
51‧‧‧接合面
52‧‧‧對準標記
53‧‧‧加熱器
54‧‧‧接合部
60‧‧‧控制部
61‧‧‧相機I/F
62‧‧‧修正部
63‧‧‧記憶部
70‧‧‧相機
100‧‧‧半導體晶圓
101‧‧‧切割片材
200、200a、200b‧‧‧半導體晶片
300‧‧‧臨時基板(透射基板)
A‧‧‧水平方向
B‧‧‧垂直方向
B1、B2‧‧‧接合位置
D‧‧‧分隔距離
d1、d2‧‧‧距離、修正量
dx1、dx2、dy1、dy2‧‧‧修正量
O‧‧‧旋轉軸
O31‧‧‧中心軸
O70‧‧‧光軸
P1‧‧‧第1修正點、接合座標
P2‧‧‧第2修正點、接合座標
P3、P4‧‧‧接合座標
Pa‧‧‧當前座標
Pb‧‧‧當前位置
S1~S6‧‧‧步驟
圖1是表示本發明第1實施形態中的封裝裝置的示意圖。
圖2是表示接合台的俯視圖。
圖3是表示接合台及封裝有半導體晶片的臨時基板的側方剖面圖。
圖4是表示封裝有半導體晶片的臨時基板及接合台的俯視圖。
圖5是表示將半導體晶片壓接於臨時基板時的步驟的流程圖。
圖6是表示對接合工具的位置進行修正時的修正部的動作的示意圖。
圖7是表示本發明第2實施形態的對接合工具的位置進行修正時的修正部的動作的示意圖。
圖8是表示本發明第3實施形態的封裝裝置的示意圖。
圖9是表示本發明第4實施形態中的封裝裝置的示意圖。
圖10(a)~圖10(c)是表示將半導體晶片壓接於臨時基板時的接合頭的動作的示意圖，圖10(a)表示使接合頭移動之前的情況，圖10(b)表示使接合頭移動之後的情況，圖10(c)表示連續地將半導體晶片壓接於臨時基板的情況。
以下，對本發明的實施形態進行說明。於以下的圖式的記載中，相同或類似的構成要素由相同或類似的符號表示。圖式為例示，各部分的尺寸或形狀為示意性的尺寸或形狀，不應將本 申請案發明的技術範圍限定於該實施形態進行解釋。
(第1實施形態)
圖1是表示第1實施形態的封裝裝置的示意圖。如圖1所示，封裝裝置1包括：拾取部20，從經過切割的半導體晶圓100拾取半導體晶片200；接合台50，支持臨時基板300；接合頭30，於拾取部20與接合台50之間移動；以及雙視野相機40，配置於接合台50的上方。該封裝裝置1為所謂的倒裝晶片接合器(flip chip bonder)，其使從半導體晶圓100拾取的半導體晶片200於厚度方向反轉180度，將該半導體晶片200封裝於基板等。再者，臨時基板300為透射基板的一例。
拾取部20包括：拾取台(pick up stage)21，保持貼附有半導體晶圓100的切割片材101；頂起銷22，從拾取台21的貫通孔頂起半導體晶片200，從切割片材101剝下半導體晶片200；以及拾取頭(pick up head)23，吸附且拾取被頂起的半導體晶片200。
拾取頭23以旋轉軸O為中心而旋轉，使所拾取的半導體晶片200於厚度方向反轉180度，從而使半導體晶片200的黏接於切割片材101的面朝向上方。
接合頭30藉由未圖示的XY驅動機構而沿著與接合台50的接合面51平行的水平方向A驅動，且藉由未圖示的Z軸驅動機構而沿著與水平方向A正交的垂直方向B驅動。進而，接合頭30包括接合工具31，該接合工具31吸附保持半導體晶片200。
接合頭30藉由內置於本體部32的負載控制機構，使接合工具31沿著垂直方向B驅動，並且控制對吸附於接合工具31的半導體晶片200進行接合時的負載。而且，接合頭30於沿著水平方向A移動時，讀取線性編碼器33的值，藉此來控制位置及移動量。
進而，於接合工具31的前端安裝有接合加熱器(bonding heater)，該接合加熱器於將半導體晶片200壓接於臨時基板300時，在50℃~200℃的範圍內，對半導體晶片200進行加熱。
雙視野相機40包括：臂41，能夠藉由未圖示的驅動機構而在接合台50上移動；以及攝影元件42a、攝影元件42b，設置於臂41的前端。攝影元件42a、攝影元件42b相對向地設置於同一光軸上，且同時拍攝保持於接合頭30的半導體晶片200與接合台50及接合面51。
圖2是表示接合台及封裝有半導體晶片的臨時基板的側方剖面圖，圖3是表示接合台的俯視圖，圖4是表示接合台及臨時基板，且表示接合有半導體晶片的狀態的俯視圖。
接合台50具有接合面51，該接合面51真空吸附且支持藉由未圖示的搬運機構所搬運的臨時基板300。如圖3所示，於接合面51中的載置臨時基板300的區域，形成有十字形狀的多個對準標記52。
對準標記52是按規定間隔，與封裝於臨時基板300的半導體晶片200的數量相對應地設置。對準標記52為例如由蝕 刻、鍍敷、塗料、槽等形成的標記，其只要為能夠利用雙視野相機40辨識出對準標記52的位置的形態，則能夠被使用。
載置於接合台50的臨時基板300能夠使來自雙視野相機40的光及來自接合台50的光透射，能夠藉由雙視野相機40來拍攝對準標記52。臨時基板300例如為玻璃，但亦可為聚碳酸酯、丙烯酸、聚酯等透明樹脂或透明陶瓷。進而，亦可將透明的膜或塗佈層設置於臨時基板300，該透明的膜或塗佈層的目的在於在將經過封膠的半導體晶片200從臨時基板300剝離的剝離步驟中，容易進行該剝離。
如圖4所示，藉由接合頭30將半導體晶片200壓接於該臨時基板300。以使半導體晶片200的外緣沿著透過臨時基板300的十字形狀的對準標記52的外緣的方式，對半導體晶片200進行定位，且以使多個半導體晶片200之間的距離固定的方式，將半導體晶片200壓接於臨時基板300。於半導體晶片200的黏接於切割片材101的背面側，形成有黏晶膜(die attach film)等熱固性黏接層。半導體晶片200因被施加由接合頭30產生的壓力、熱而固定於臨時基板300。
封裝裝置1進而包括控制部60，該控制部60根據從記憶部63讀出的程式，對裝置的各部分進行控制。控制部60具有：相機I/F 61，控制雙視野相機40，拍攝保持於接合頭30的半導體晶片200及透過臨時基板300的接合台50，且取得各個圖像；以及修正部62，基於所拍攝的半導體晶片200及接合台50的圖像， 對接合頭30的水平方向的位置進行修正。控制部60的各部分的動作將後述。
(半導體裝置的製造方法)
其次，對使用有封裝裝置1的半導體裝置的製造方法進行說明。圖5是表示將半導體晶片壓接於臨時基板時的步驟的流程圖。
首先，準備透明的臨時基板300，藉由未圖示的搬運裝置，將該臨時基板300載置於接合面51上的透出對準標記52的位置(S1)。將臨時基板300載置於接合面51之後，接合台50真空吸附且固定臨時基板300。
將臨時基板300載置於接合台50之後，拾取部20使頂起銷22上升，並且藉由拾取頭23來真空吸附且拾取半導體晶片200。拾取半導體晶片200之後，使拾取頭23以旋轉軸O為中心而旋轉180度，將半導體晶片200交接至接合頭30(S2)。接合頭30吸附且保持所交接的半導體晶片200。
交接半導體晶片200之後，藉由XY驅動機構來驅動接合頭30，將該接合頭30移動至臨時基板300上。其次，移動雙視野相機40，將臂41及攝影元件42a、攝影元件42b插入至接合頭30與接合台50之間。所插入的攝影元件42a、攝影元件42b拍攝接合工具31所吸附保持的半導體晶片200及透出的對準標記52(S3)。所拍攝的圖像藉由相機I/F 61而記憶於記憶部63，且藉由修正部62讀出。
拍攝半導體晶片200及對準標記52之後，基於所拍攝 的圖像來對接合頭30的位置進行修正(S4)。與接合頭30的位置修正相關的詳情將後述。
對接合頭30的位置進行修正之後，使接合頭30及接合工具31下降，將壓力及熱施加至半導體晶片200，從而將該半導體晶片200壓接於臨時基板300(S5)。壓接半導體晶片200之後，控制部60判斷是否已將全部的規定個數的半導體晶片200壓接於臨時基板300(S6)。若判斷為未壓接全部的半導體晶片200(S6：否)，則封裝裝置1會反覆進行S1~S5的步驟，按規定間隔將半導體晶片200壓接於臨時基板300上。
若於S6中，判斷為已全部壓接(S6：是)，則封裝裝置1完成對於該臨時基板300的半導體晶片200的壓接。封裝裝置1搬運壓接已完成的臨時基板300，且根據需要，將半導體晶片200壓接於下一個臨時基板300。
(接合頭的位置修正)
其次，說明對接合頭30進行位置修正的修正部62的動作。圖6是表示對接合工具進行位置修正時的修正部的動作的示意圖。
將相機I/F 61對保持於接合工具31的半導體晶片200及對準標記52進行拍攝所得的圖像儲存於記憶部63之後，修正部62基於記憶部63所儲存的圖像，以如下方式算出接合頭30的修正量。
首先，修正部62從所拍攝的接合面51中搜尋處於壓接位置的對準標記52。發現對準標記52之後，修正部62將呈十字 形狀的對準標記52的右下部作為第1修正點P1，算出第1修正點P1的座標。
其次，修正部62將半導體晶片200的左上角部作為第2修正點P2，算出第2修正點P2的座標。算出第1修正點P1及第2修正點P2的距離d1之後，修正部62根據第1修正點P1與第2修正點P2的距離d1而導出修正量dx1、dy1。
導出修正量dx1、dy1之後，接合頭30移動至修正後的位置，將半導體晶片200壓接於臨時基板300。
(實施形態的效果)
根據本實施形態，產生以下的效果。
(a)藉由使用接合面51形成有對準標記52的接合台50，能夠藉由簡單的封裝裝置1的變更來將半導體晶片200均一地壓接於臨時基板300。
(b)基於雙視野相機40所拍攝的圖像來對接合頭30的位置進行修正，藉此，能夠不依賴於線性編碼器33的機械座標而將半導體晶片200壓接於臨時基板300。因此，與基於機械座標進行壓接的構成相比較，能夠精度良好地壓接半導體晶片200。
(c)由於能夠將半導體晶片200均一地壓接於臨時基板300，故而無需將在後續的步驟中形成的配線層設為考慮了不均的設計。因此，能夠使半導體裝置進一步高積體化、小型化。進而，能夠使製造半導體裝置時的良率提高。
(第2實施形態)
圖7是表示本發明第2實施形態中的對接合工具的位置進行修正時的修正部的動作的示意圖。
本實施形態對第1實施形態的封裝裝置1的動作追加了壓接第二個以後的半導體晶片200b時的動作。以下，主要對與第1實施形態不同的方面進行說明。
本實施形態的封裝裝置1於壓接第二個以後的半導體晶片200時，除了取得保持於接合工具31的半導體晶片200b、及對準標記52的圖像之外，亦取得已壓接於臨時基板300的半導體晶片200a的圖像。修正部62算出半導體晶片200a與半導體晶片200b之間的距離d2。
修正部62以使對準標記52的第1座標點p1、半導體晶片200的第2座標點p2及半導體晶片200a、半導體晶片200b之間的距離d2達到規定間隔的方式，導出對接合頭30的位置進行修正的修正量dx2、修正量dy2。再者，於本實施形態中，對已壓接的半導體晶片200a為一個的情況進行說明，當然亦可基於半導體晶片200b與多個已壓接的半導體晶片200a之間的距離d2來導出修正量dx2、修正量dy2。
(實施形態的效果)
以使已壓接的半導體晶片200a與保持於接合工具31的半導體晶片200b之間的距離d2達到規定間隔的方式，根據修正量dx2、修正量dy2來對接合頭30的位置進行修正，藉此，能夠精度良好地將半導體晶片200按固定間隔壓接於臨時基板300。
(第3實施形態)
圖8是表示第3實施形態的封裝裝置的示意圖。以下，主要對與第1實施形態、第2實施形態不同的方面進行說明。
本實施形態的接合台50A具有接合部54，該接合部54內置有從下方對臨時基板300進行加熱的加熱器53，且由具有與臨時基板300的材料大致相同的熱膨脹率的材料形成。接合部54的表面形成載置臨時基板300的接合面51，且例如由與臨時基板300相同的材料形成。再者，接合台50A整體亦可具有與臨時基板300大致相同的熱膨脹率。
加熱器53於壓接半導體晶片200時，在50℃~200℃的範圍內，對載置於接合台50A的臨時基板300進行加熱。除了接合頭30的接合加熱器之外，亦由接合台50A對半導體晶片200進行加熱，藉此，能夠有效率且均一地對半導體晶片200的黏接層進行加熱。
(實施形態的效果)
於接合台50A與臨時基板300的熱膨脹率不同的情況下，即使對接合頭30的位置進行修正而將半導體晶片200壓接於臨時基板300，半導體晶片200之間的間隔仍會因接合台50A及臨時基板300的溫度而不均。
然而，藉由使接合台50A與臨時基板300的熱膨脹率大致相同，能夠抑制接合台50A與臨時基板300之間的由溫度引起的不均。因此，即使藉由加熱器53來對臨時基板300進行加熱， 亦能夠抑制不均，因此，與不進行加熱的構成相比較，能夠高速且高精度地將半導體晶片200壓接於臨時基板300。
(第4實施形態)
圖9是表示第4實施形態的封裝裝置的示意圖，圖10(a)~圖10(c)是表示將半導體晶片壓接於臨時基板時的接合頭的動作的示意圖，圖10(a)表示使接合頭移動之前的情況，圖10(b)表示使接合頭移動之後的情況，圖10(c)表示連續地將半導體晶片壓接於臨時基板的情況。
於第1實施形態中，說明了相機為插入至接合頭30與接合台50之間的雙視野相機40，但本實施形態的相機70的不同點在於：其設置於接合頭30A。以下，主要對與第1實施形態不同的方面進行說明。再者，於本實施形態中，對僅X軸的修正進行說明，當然亦能夠適用於僅Y方向、以及X軸、Y軸該兩個方向。
本實施形態的封裝裝置1A包括：接合頭30A，具有接合工具31及相機70；以及線性編碼器33，具有線性標度尺(linear scale)34與檢測部35。接合工具31及相機70是以使接合工具31的中心軸O31與相機70的光軸O70隔開規定的分隔距離D的方式而設置於接合頭30A。相機70於接合工具31將半導體晶片200壓接於臨時基板300時，從上方拍攝臨時基板300及接合台50。再者，圖10(a)~圖10(c)中省略了對準標記52的圖示，但與圖2的圖示同樣地，於接合台50的接合面51等間隔地形成有多 個對準標記52。
封裝裝置1A開始進行將半導體晶片200壓接於臨時基板300的接合動作之後，控制部60對拾取部20進行控制，從半導體晶圓100拾取半導體晶片200，驅動接合頭30A，使所拾取的半導體晶片200移動至接合台50上方的規定位置。
使半導體晶片200移動至接合台50的規定位置之後，相機I/F 61對相機70進行控制，拍攝臨時基板300及接合面51上的對準標記52，將所拍攝的圖像記憶於記憶部63。修正部62根據所拍攝的圖像來檢測對準標記52的位置，且根據對準標記52的位置，導出將半導體晶片200壓接於臨時基板300的接合位置B1。
修正部62基於已導出的接合位置B1，例如將檢測部35所讀取的當前座標Pa與接合位置B1之間的差分作為修正量d1，算出線性標度尺34上的接合座標P1。
算出接合座標P1之後，控制部60算出將分隔距離D與接合座標P1相加或相減所得的接合座標P2，使接合頭30A移動至接合座標P2。換言之，控制部60以使接合工具31及半導體晶片200的中心軸O31位於接合座標P1的方式，使接合頭30A移動分隔距離D。
使接合頭30A移動至接合座標P1之後，控制部60使接合工具31下降，將半導體晶片200壓接於臨時基板300的接合位置B1。
進而，於連續地將半導體晶片壓接於臨時基板300的情況下，修正部62基於已壓接的半導體晶片200及檢測出的對準標記52，例如算出修正量d2，將修正量d2與當前位置Pb相加或相減而導出接合座標P3。即，除了對準標記52的位置之外，亦以使已壓接的半導體晶片200與保持於接合工具的半導體晶片200分隔預先設計的距離的方式，導出接合座標P3。
導出接合座標P3之後，控制部60使接合頭30A移動至加上或減去了分隔距離D所得的接合座標P4，然後，將半導體晶片200壓接於接合位置B2。
(變形例)
於實施形態中，說明了對準標記52為十字形狀，但亦可為圓或四角等多邊形的點狀標記、格子等線狀標記。而且，亦可將接合面51上所形成的吸附孔設為對準標記52。
而且，說明了將對準標記52及半導體晶片200的外緣作為第1修正點P1、第2修正點P2，但亦可算出對準標記52或半導體晶片200的中心點，將該中心點作為修正點來對接合頭30的位置進行修正。
而且，對準標記52亦可為按固定距離配置於接合面51的座標檢測用標記。於該情況下，修正部62亦可基於雙視野相機40所拍攝的圖像來檢測接合頭30的座標，對該座標與預定的座標進行比較，從而對接合頭30的位置進行修正。
而且，於實施形態中，說明了封裝裝置1使半導體晶片 200反轉，但亦可不使半導體晶片200反轉而將該半導體晶片200壓接於臨時基板300。
而且，只要臨時基板300的一部分透出對準標記52即可，例如亦可利用金屬板等，於臨時基板300的未壓接有半導體晶片200的部分形成槽。而且，臨時基板300亦可積層有金屬等不透明材料、與玻璃等透明材料。
而且，於第4實施形態中，線性編碼器33的檢測部35不限於設置於一個接合頭30A，亦可設置於多個接合頭30A，而且，亦可設置於接合頭30A的接合工具31側。
而且，臨時基板300不限於玻璃等透明構件，亦可由例如矽等對於可見光不透明，但會使紅外線透過的材料形成。於該情況下，使用偵測紅外線的紅外線相機作為雙視野相機40或相機70。雙視野相機40或相機70將紅外線投射至臨時基板300，並且偵測由對準標記52反射後的紅外線。
進而，臨時基板300不限於使紅外線透過，亦可使紫外線、X射線、γ射線等電磁波透過，能夠使用偵測這些電磁波的相機作為雙視野相機40或相機70。

Claims (12)

  1. 一種半導體裝置的製造方法，其包含：載置步驟，於接合面形成有對準標記的接合台上，將透出所述對準標記的透射基板載置於所述接合面；圖像取得步驟，藉由相機，從所述接合台的上方拍攝透過所述透射基板的所述對準標記，取得所述對準標記的圖像；修正步驟，基於在所述圖像取得步驟中取得的所述對準標記的圖像，對將半導體晶片壓接於所述透射基板的接合頭的水平方向的位置進行修正；以及壓接步驟，基於修正後的所述水平方向的位置，將所述半導體晶片壓接於所述透射基板。
  2. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中所述半導體裝置的製造方法於所述載置步驟之後，反覆將所述圖像取得步驟、所述修正步驟及所述壓接步驟進行多次，將多個所述半導體晶片壓接於所述透射基板上，所述圖像取得步驟取得透過所述透射基板的所述對準標記及接合於所述透射基板上的所述半導體晶片的圖像，所述修正步驟基於在所述圖像取得步驟中取得的所述圖像，以使接合於所述透射基板上的所述半導體晶片與接合工具所保持的所述半導體晶片達到預定的間隔的方式，對所述接合工具的所述水平方向的位置進行修正。
  3. 如申請專利範圍第2項所述的半導體裝置的製造方法，其中所述相機為上下雙視野相機，所述上下雙視野相機插入至所述接合台與所述接合頭之間，且同時拍攝所述接合台的上表面與保持於所述接合頭的所述半導體晶片的下表面。
  4. 如申請專利範圍第2項所述的半導體裝置的製造方法，其中所述修正步驟基於設置於與所述接合頭分隔了規定的分隔距離的位置的所述相機所拍攝的所述對準標記的圖像，對將所述半導體晶片壓接於所述透射基板時的所述水平方向的位置進行修正，且以使所述接合頭位於修正後的所述水平方向的位置的方式，使所述接合頭移動，所述壓接步驟藉由移動至修正後的所述水平方向的位置的所述接合頭，將所述半導體晶片壓接於所述透射基板。
  5. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置的製造方法，其更包括加熱步驟，所述加熱步驟藉由內置於所述接合台的加熱器，對配置於所述接合面的所述透射基板進行加熱，所述壓接步驟將所述半導體晶片壓接於加熱後的所述接合面，所述接合面具有與所述透射基板同等的熱膨脹率。
  6. 如申請專利範圍第1項或第2項所述的半導體裝置的製造方法，其中所述透射基板對於可見光不透明，使除了可見光以外的波長範圍的電磁波透過，所述相機偵測除了可見光以外的波長範圍的所述電磁波而拍攝所述對準標記。
  7. 如申請專利範圍第6項所述的半導體裝置的製造方法，其中所述透射基板使紅外線透過，所述相機藉由紅外線來拍攝所述對準標記。
  8. 一種封裝裝置，其包括：接合頭，於吸附面具有保持半導體晶片的接合工具，且將所述半導體晶片壓接於透射基板上；接合台，於接合面具有對準標記，且將透出所述對準標記的所述透射基板載置於所述接合面上；相機，從所述接合台的上方，拍攝透過所述透射基板的所述對準標記，取得所述對準標記的圖像；以及修正部，基於所述相機所取得的所述對準標記的圖像，對所述接合頭將所述半導體晶片壓接於所述透射基板時的水平方向的位置進行修正，所述修正部基於設置於與所述接合工具分隔了規定的分隔距離的位置的所述相機所拍攝的所述對準標記的圖像，對將所述半導體晶片壓接於所述透射基板時的所述水平方向的位置進行修正，且以使所述接合工具位於修正後的所述水平方向的位置的方式，使所述接合頭移動，所述接合頭藉由移動至修正後的所述水平方向的位置的所述接合工具，將所述半導體晶片壓接於所述透射基板。
  9. 如申請專利範圍第8項所述的封裝裝置，其中所述相機為雙視野相機，所述雙視野相機插入至所述接合台與所述接合頭之間，且同時拍攝所述接合台的上表面與保持於所述接合頭的所述半導體晶片的下表面。
  10. 如申請專利範圍第8項或第9項所述的封裝裝置，其中所述接合台包括對載置於所述接合面的所述透射基板進行加熱的加熱器，且由具有與所述透射基板同等的熱膨脹率的材料形成。
  11. 如申請專利範圍第8項或第9項所述的封裝裝置，其中所述透射基板對於可見光不透明，使除了可見光以外的波長範圍的電磁波透過，所述相機偵測除了可見光以外的波長範圍的所述電磁波而拍攝所述對準標記。
  12. 如申請專利範圍第11項所述的封裝裝置，其中所述透射基板使紅外線透過，所述相機偵測紅外線而拍攝所述對準標記。
TW106133318A 2016-09-29 2017-09-28 半導體裝置的製造方法以及封裝裝置 TWI664693B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2016-192217 2016-09-29
JP2016192217 2016-09-29
JP2017-058745 2017-03-24
JP2017058745 2017-03-24
JP2017146399A JP6307730B1 (ja) 2016-09-29 2017-07-28 半導体装置の製造方法、及び実装装置
JP2017-146399 2017-07-28

Publications (2)

Publication Number Publication Date
TW201814819A TW201814819A (zh) 2018-04-16
TWI664693B true TWI664693B (zh) 2019-07-01

Family

ID=61901856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106133318A TWI664693B (zh) 2016-09-29 2017-09-28 半導體裝置的製造方法以及封裝裝置

Country Status (6)

Country Link
US (1) US11062964B2 (zh)
JP (1) JP6307730B1 (zh)
KR (1) KR102230921B1 (zh)
CN (2) CN110036462A (zh)
TW (1) TWI664693B (zh)
WO (1) WO2018062129A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684235B (zh) 2017-07-12 2020-02-01 日商新川股份有限公司 相對於第二物體來定位第一物體的裝置和方法
TWI662286B (zh) * 2018-05-10 2019-06-11 力成科技股份有限公司 晶片偏移量補償方法
WO2020049127A1 (en) * 2018-09-05 2020-03-12 Assembleon B.V. Die attach systems, and methods for integrated accuracy verification and calibration using such systems
US11631652B2 (en) * 2019-01-15 2023-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Method and apparatus for bonding semiconductor substrate
US11552043B2 (en) * 2019-03-27 2023-01-10 Pyxis Cf Pte. Ltd. Post bond inspection of devices for panel packaging
US11456259B2 (en) * 2019-03-27 2022-09-27 Pyxis Cf Pte. Ltd. Panel level packaging for devices
TWI775198B (zh) * 2019-12-17 2022-08-21 日商新川股份有限公司 半導體裝置的製造裝置以及半導體裝置的製造方法
TWI765549B (zh) * 2020-01-30 2022-05-21 日商芝浦機械電子裝置股份有限公司 電子零件的安裝裝置
US11817326B2 (en) * 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
US11721637B2 (en) * 2020-05-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning a transparent wafer to form an alignment mark in the transparent wafer
CN114688974B (zh) * 2020-12-30 2023-09-01 Pyxis Cf私人有限公司 面板级封装中半导体裸片的贴片后检测方法和系统
KR102504810B1 (ko) * 2021-04-13 2023-02-28 주식회사 지티아이코리아 반도체 제조 장치 및 이를 이용한 다이 정렬 방법
US20240105673A1 (en) * 2021-08-26 2024-03-28 Shinkawa Ltd. Bonding apparatus and alignment method
WO2023091551A1 (en) * 2021-11-22 2023-05-25 Kulicke And Soffa Industries, Inc. Die bonding systems, and methods of using the same
CN116387220A (zh) * 2021-12-22 2023-07-04 拓荆键科(海宁)半导体设备有限公司 用于校准晶圆对准的方法及系统
CN116190295B (zh) * 2023-04-28 2023-07-11 季华实验室 半导体元器件转移装置及转移方法
CN117080095B (zh) * 2023-10-12 2024-01-23 江苏中科智芯集成科技有限公司 晶圆扇出封装方法和封装设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200741898A (en) * 2005-07-07 2007-11-01 Matsushita Electric Ind Co Ltd Component mounting apparatus and component mounting method
TW200931543A (en) * 2007-12-03 2009-07-16 Panasonic Corp Chip mounting system
TW201009994A (en) * 2008-08-29 2010-03-01 Nikon Corp Substrate aligning apparatus, substrate aligning method and method for manufacturing multilayer semiconductor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169034A (ja) * 1987-01-07 1988-07-13 Hamamatsu Photonics Kk 半導体デバイス組立装置
JP4100649B2 (ja) * 1999-03-16 2008-06-11 東レエンジニアリング株式会社 チップボンディング装置及びそれにおけるキャリブレーション方法
TW201738932A (zh) * 2003-10-09 2017-11-01 Nippon Kogaku Kk 曝光裝置及曝光方法、元件製造方法
JP4695014B2 (ja) * 2003-12-02 2011-06-08 ボンドテック株式会社 接合方法及びこの方法により作成されるデバイス並びに接合装置
WO2005071735A1 (ja) * 2004-01-22 2005-08-04 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
US7697260B2 (en) * 2004-03-31 2010-04-13 Applied Materials, Inc. Detachable electrostatic chuck
JP4768731B2 (ja) * 2005-04-28 2011-09-07 東レエンジニアリング株式会社 フリップチップ実装ずれ検査方法および実装装置
TWI574304B (zh) * 2006-09-01 2017-03-11 尼康股份有限公司 Mobile body driving method and moving body driving system, pattern forming method and apparatus, exposure method and apparatus, component manufacturing method, and correcting method
JP5496445B2 (ja) * 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5507875B2 (ja) * 2009-04-14 2014-05-28 キヤノン株式会社 露光装置、露光方法およびデバイス製造方法
CN103026299B (zh) 2010-02-26 2016-01-20 密克罗尼克麦达塔公司 用于执行图案对准的方法和装置
JP5713961B2 (ja) * 2011-06-21 2015-05-07 キヤノン株式会社 位置検出装置、インプリント装置及び位置検出方法
JP6291426B2 (ja) * 2013-01-31 2018-03-14 東レエンジニアリング株式会社 実装方法および実装装置
JP2015149451A (ja) * 2014-02-07 2015-08-20 デクセリアルズ株式会社 アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
JP6411823B2 (ja) * 2014-09-09 2018-10-24 ボンドテック株式会社 チップアライメント方法、チップアライメント装置
JP6305887B2 (ja) * 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200741898A (en) * 2005-07-07 2007-11-01 Matsushita Electric Ind Co Ltd Component mounting apparatus and component mounting method
TW200931543A (en) * 2007-12-03 2009-07-16 Panasonic Corp Chip mounting system
TW201009994A (en) * 2008-08-29 2010-03-01 Nikon Corp Substrate aligning apparatus, substrate aligning method and method for manufacturing multilayer semiconductor

Also Published As

Publication number Publication date
CN116206989A (zh) 2023-06-02
JP6307730B1 (ja) 2018-04-11
TW201814819A (zh) 2018-04-16
US20190304852A1 (en) 2019-10-03
JP2018157178A (ja) 2018-10-04
CN110036462A (zh) 2019-07-19
US11062964B2 (en) 2021-07-13
KR20190052136A (ko) 2019-05-15
WO2018062129A1 (ja) 2018-04-05
KR102230921B1 (ko) 2021-03-23

Similar Documents

Publication Publication Date Title
TWI664693B (zh) 半導體裝置的製造方法以及封裝裝置
TWI442491B (zh) Grain bonding machine and semiconductor manufacturing method
JP6256486B2 (ja) 実装装置及びそのオフセット量補正方法
JP6470088B2 (ja) ボンディング装置及びボンディング方法
TWI593046B (zh) Bonding device and bonding method
JP6116827B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
TW201901846A (zh) 半導體模組及其製造方法
KR20180128411A (ko) 반도체 장치의 제조 방법 및 제조 장치
JP4482598B2 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
TWI758990B (zh) 黏晶裝置及半導體裝置的製造方法
TW201430969A (zh) 黏晶裝置以及利用此裝置的半導體晶粒的破損檢測方法
TWI803128B (zh) 面板級封裝中半導體晶粒的接合後檢測方法及系統
JP5690535B2 (ja) ダイボンダ及び半導体製造方法
JP2011044497A (ja) 半導体装置の製造方法
TWI768337B (zh) 黏晶裝置及半導體裝置的製造方法
JP2009253185A (ja) ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
KR20180128412A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP5516684B2 (ja) ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置
JP4083533B2 (ja) 半導体装置の製造方法
US20230307412A1 (en) Semiconductor structure and method of manufacturing the same
TWI632838B (zh) 雙晶片模組的取置焊接系統及雙晶片模組的組裝方法
TW201103095A (en) Bonding apparatus and method of correcting bonding position in bonding apparatus
JP2022145332A (ja) ダイボンディング装置および半導体装置の製造方法
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法