CN117080095B - 晶圆扇出封装方法和封装设备 - Google Patents
晶圆扇出封装方法和封装设备 Download PDFInfo
- Publication number
- CN117080095B CN117080095B CN202311316546.3A CN202311316546A CN117080095B CN 117080095 B CN117080095 B CN 117080095B CN 202311316546 A CN202311316546 A CN 202311316546A CN 117080095 B CN117080095 B CN 117080095B
- Authority
- CN
- China
- Prior art keywords
- chip
- flip chip
- flip
- carrier plate
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000010287 polarization Effects 0.000 claims abstract description 33
- 238000001514 detection method Methods 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供了一种晶圆扇出封装方法和封装设备,涉及晶圆扇出封装技术领域。该晶圆扇出封装方法包括提供具有倒装芯片的载板,其中,倒装芯片具有焊盘的一面朝向载板。采用红外偏光模组获取倒装芯片具有焊盘的一面的中心位置。计算中心位置与预设位置的差值;依据差值移动倒装芯片,以使中心位置与预设位置的差值在预设范围内。塑封倒装芯片。通过在塑封倒装芯片前对倒装芯片进行红外检测定位,并对定位偏移的倒装芯片进行移动,提高贴片精度,从而有利于提高后续的布线精度。
Description
技术领域
本发明涉及晶圆扇出封装技术领域,具体而言,涉及一种晶圆扇出封装方法和封装设备。
背景技术
现有技术中,由于芯片切割精度的差异,导致切割后的单颗芯片的大小不一,在对倒装芯片贴装后,芯片具有焊盘的一面朝向载板,即芯片的正面朝下,芯片的背面朝上。无法对芯片正面进行位置检测和定位,必须对芯片塑封后,去除载板,露出芯片正面,才能进行芯片的偏移量测量。但塑封后无法返工,对贴装有偏移量的芯片无法进行校正,导致产品良率降低。
发明内容
本发明的目的包括,例如,提供了一种晶圆扇出封装方法和封装设备,其能够在塑封前对芯片进行检测,及时校正芯片的位置,提高贴装精度。
本发明的实施例可以这样实现:
第一方面,本发明提供一种晶圆扇出封装方法,包括:
提供具有倒装芯片的载板,其中,所述倒装芯片具有焊盘的一面朝向所述载板;
采用红外偏光模组获取所述倒装芯片具有焊盘的一面的中心位置;
计算所述中心位置与预设位置的差值;
依据所述差值移动所述倒装芯片,以使所述中心位置与所述预设位置的差值在预设范围内;
塑封所述倒装芯片。
在可选的实施方式中,所述载板上设有多个芯片模组,每个所述芯片模组包括多个倒装芯片;采用红外偏光模组获取所述倒装芯片具有焊盘的一面的中心位置的步骤包括:
采用红外偏光模组获取每个所述芯片模组的中心位置。
在可选的实施方式中,所述采用红外偏光模组获取每个所述芯片模组的中心位置的步骤包括:
若所述芯片模组位于矩形区域内,则所述红外偏光模组获取位于所述矩形区域的四个顶角处的倒装芯片的第一中心坐标,依据四个所述第一中心坐标计算出所述芯片模组的中心位置。
在可选的实施方式中,每个所述倒装芯片上设有两个对称的标记点;
采用红外偏光模组获取所述倒装芯片具有焊盘的一面的中心位置的步骤包括:
获取两个所述标记点的坐标;
依据所述标记点的坐标计算两个所述标记点的中点坐标,即获得每个所述倒装芯片的中心位置。
在可选的实施方式中,提供具有倒装芯片的载板的步骤包括:
提供所述载板;其中,所述载板上设有定位点;
依据所述定位点在所述载板上依次贴装多个倒装芯片。
在可选的实施方式中,依据所述定位点在所述载板上依次贴装多个倒装芯片的步骤包括:
依据所述定位点在所述载板上贴装至少三个定位芯片;
依据所述至少三个定位芯片确定所述载板上贴装区域的中心点;
依据所述定位芯片和所述中心点在所述载板上依次贴装其余倒装芯片。
在可选的实施方式中,采用红外偏光模组获取所述倒装芯片具有焊盘的一面的中心位置的步骤包括:
每间隔预设时段,所述红外偏光模组获取所述倒装芯片的中心位置;
或者,每贴装预设数量的倒装芯片,所述红外偏光模组获取所述倒装芯片的中心位置。
在可选的实施方式中,塑封所述倒装芯片的步骤之后:
去除所述载板,以露出所述倒装芯片的焊盘;
在所述倒装芯片具有焊盘的一侧形成介质层;
依据所述预设位置在所述介质层上固定掩膜板;
依据所述掩膜板在所述介质层上形成用于布线的图形化开口;其中,所述焊盘从所述图形化开口中露出。
第二方面,本发明提供一种封装设备,适用于如前述实施方式中任一项所述的晶圆扇出封装方法,所述封装设备包括:
贴装头,所述贴装头用于贴装倒装芯片至载板上;
红外偏光模组,所述红外偏光模组用于检测所述倒装芯片的中心位置;
控制器,所述控制器分别与所述贴装头和所述红外偏光模组连接;所述控制器用于计算所述中心位置与预设位置的差值;并依据所述差值控制所述贴装头移动所述倒装芯片。
在可选的实施方式中,所述封装设备还包括定位相机,所述定位相机用于获取所述倒装芯片贴装前的坐标位置,所述贴装头用于根据所述坐标位置贴装所述倒装芯片至所述载板上。
本发明实施例的有益效果包括,例如:
本发明实施例提供的晶圆扇出封装方法和封装设备,采用红外偏光模组对贴装后塑封前的倒装芯片进行定位检测,由于红外偏光模组可以穿透倒装芯片的背面,获取到倒装芯片正面的图像,因此可以检测塑封前倒装芯片的位置。这样,当有倒装芯片的位置偏移后,可以在塑封前及时对倒装芯片进行位置调整,从而提高贴片精度,从而提高后续的布线精度,提升封装产品的质量。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的单颗芯片的第一种结构示意图;
图2为本发明实施例提供的单颗芯片的第二种结构示意图;
图3为本发明实施例提供的红外偏光模组对贴装后的倒装芯片进行检测的应用场景示意图;
图4为本发明实施例提供的封装方法中确定贴装区域中心的示意图;
图5为本发明实施例提供的封装方法中贴装定位芯片的第一种示意图;
图6为本发明实施例提供的封装方法中贴装定位芯片的第二种示意图;
图7为本发明实施例提供的单颗芯片上标记点的示意图;
图8为本发明实施例提供的红外偏光模组对单颗芯片上标记点进行识别定位的示意图;
图9为本发明实施例提供的芯片模组的结构示意图;
图10为本发明实施例提供的封装设备的结构组成示意框图。
图标:100-单颗芯片;10-衬底;20-芯片本体;21-焊盘;101-正面;103-背面;110-载板;111-定位点;120-热释膜;130-红外偏光模组;140-定位芯片;150-标记点;200-封装设备;201-贴装模块;210-贴装头;220-定位相机;230-控制器;240-移动组件。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。
现有技术中,在对芯片进行封装前,需要将芯片切割为单颗芯片100。切割工艺是沿衬底10的切割道进行切割,切割后的单颗芯片100的尺寸为芯片本体20的尺寸加上切割后衬底10的尺寸,由于芯片切割精度的差异,一些切割后的衬底10余留宽度较宽,一些切割后的衬底10余留宽度较窄,导致切割后的单颗芯片100的大小不一,如图1和图2所示。其中,图1中,一边余留的衬底10较宽,另一边余留的衬底10较窄。图2中,两边余留的衬底10均较宽。
在对倒装芯片贴装后,由于切割后的单颗芯片100的尺寸大小不一,有一定的允许公差范围,因此对芯片背面103的位置测量无实际参考意义,不能准确反映出芯片本体20的中心位置。芯片正面101的焊盘21位置才能反映出芯片本体20的中心位置。但芯片具有焊盘21的一面朝向载板110,即芯片的正面101朝下,芯片的背面103朝上。无法对芯片正面101进行位置检测和定位。因此必须对芯片塑封后,去除载板110,露出芯片正面101后,才能进行芯片的偏移量测量,准确定位出芯片的位置。但塑封后无法返工,对贴装有偏移量的芯片无法进行校正,导致产品良率降低。
为了克服现有技术中的至少一种缺陷,本实施例提出了一种晶圆扇出封装方法,能够在对倒装芯片塑封前,完成倒装芯片的位置检测和校正,提高贴片精度,从而提高后续的布线精度,提升产品的封装质量。
第一实施例
请参考图3,本实施例提供了一种晶圆扇出封装方法,包括:
步骤S1:提供具有倒装芯片的载板110,其中,倒装芯片具有焊盘21的一面朝向载板110。
步骤S2:采用红外偏光模组130获取倒装芯片具有焊盘21的一面的中心位置。
步骤S3:计算中心位置与预设位置的差值。
步骤S4:依据差值移动倒装芯片,以使中心位置与预设位置的差值在预设范围内。
步骤S5:塑封倒装芯片。
本实施例中,采用红外偏光模组130对贴装后塑封前的倒装芯片进行定位检测,由于红外偏光模组130可以穿透倒装芯片的背面103,获取到倒装芯片正面101的图像,因此可以检测塑封前倒装芯片的位置。这样,当有倒装芯片的位置偏移后,可以在塑封前及时对倒装芯片进行位置调整,从而提高贴片精度,从而提高后续的布线精度,提升封装产品的质量。
可选地,衬底10大多采用硅基材料,红外偏光模组130发出红外光波,红外光波的波长约为1000nm~1800nm的波段,该波段的光波可穿过硅基材料,从而透过衬底10观测到芯片正面101的图形,通过对芯片正面101的图形捕捉,可计算出芯片的中心坐标点,即中心位置。将该中心坐标点与预设位置的坐标点进行比较,计算两者的差值,即偏移量。若差值在允许范围内,则无需进行芯片位置的校正,若差值在允许范围之外,则需要重新移动芯片的位置,使得芯片的中心坐标点和预设的坐标点重合,或两者的差值位于允许范围内,以达到在塑封前提高贴片精度的目的。
需要说明的是,由于后续设置布线层,布线层需要与芯片正面101的焊盘21电连接,因此提高芯片正面101的定位精度,可以降低后续布线层的对位偏移,从而提高布线层的精度。
此外,值得注意的是,本实施例中的封装方法主要针对倒装芯片的贴装工艺中,提升倒装芯片的定位精度。若针对正装芯片,由于贴装过程中,正装芯片的正面101朝上,普通检测设备如CCD相机也能精准捕捉芯片的中心位置,即不存在芯片正面101无法检测和定位的问题。当然,针对正装芯片,也可以采用本实施例中的红外偏光模组130对正装芯片的正面101进行检测定位,同样能起到提升贴片精度的目的。
可选的,步骤S1中,提供具有倒装芯片的载板110的步骤包括:
提供载板110;其中,载板110上设有定位点111。如图4,载板110上有四个定位点111,四个定位点111能确定出载板110上的贴装区域的中心点O,以O点确定相互垂直的X方向和Y方向。在一些实施方式中,载板110上定位点111的数量不限于四个,也可以是三个、五个、六个或更多,这里不作具体限定。载板110上的贴装区域可以是矩形区域或圆形区域,也可以是其他任意形状的区域,根据实际贴片需要可以灵活设定。
在载板110的贴装区域上形成一层热释膜120,将倒装芯片依次贴于热释膜120上。热释膜120,顾名思义,在加热后可以起到分离芯片和载板110的目的。当然也可以将热释膜120替换为紫外光胶膜,后期通过照射紫外光可以起到分离芯片和载板110的目的,这里不作具体限定。
依据定位点111在载板110上依次贴装多个倒装芯片。可选的,结合图5和图6,依据定位点111在载板110上的热释膜120上贴装定位芯片140。其中,贴装的定位芯片140至少为三个。当然,也可以是四个、五个、六个、八个或更多。可以理解,若贴装区域呈圆形,多个定位芯片140可相对于圆形中心对称设置。比如定位芯片140可贴装于圆形区域的边缘最大直径处。当然圆形区域的中心也可以贴装定位芯片140。定位芯片140可以贴装于X方向或Y方向上,或沿平行或垂直于X方向的方向贴装。容易理解,若贴装区域呈矩形,可在矩形的四个顶角以及中心分别贴装定位芯片140。
可选地,本实施例中,载板110可为硅基、玻璃或金属合金材质。载板110的尺寸约为310mm,载板110上贴上热释膜120,热释膜120的尺寸约为305mm~308mm。先在热释膜120上贴装6至12颗定位芯片140,优选的,先贴装6至8颗定位芯片140。再依据定位芯片140和中心点在载板110上依次贴装其余的倒装芯片,直至在热释膜120上均匀间隔贴满所有的倒装芯片。
可以理解,本实施例中,贴装区域的中心点可以根据载板110上的定位点111确定,也可以通过多个定位芯片140进行确定,其技术效果相似。
步骤S2至步骤S4中,倒装芯片贴片过程中,每间隔预设时段,如间隔5分钟或10分钟,红外偏光模组130进行一次检测,对贴装后的倒装芯片进行位置检测,获取倒装芯片的中心位置。间隔的预设时段并不仅限于此,也可以是1分钟、2分钟、3分钟或任意时间间隔,可灵活设定。可选地,可以是对每个芯片分别进行检测,获取每个芯片的中心位置,再根据预设的中心位置进行偏移校正,以提高贴片定位精度。当然,为了提高检测效率,也可以将多个芯片看作一个芯片模组,只需对芯片模组的中心位置进行校正即可,这样既能保证有较高的贴片精度,满足后续布线精度的要求,又能提升检测效率,从而提高贴片效率,提升产能效益。
可选地,结合图7和图8,每个倒装芯片上预先设有两个关于芯片本体20的中心对称的标记点150。两个标记点150可沿芯片的对角设置。可以理解,标记点150可以位于单颗芯片100的芯片本体20上,也可以设于单颗芯片100的衬底10上,如图8所示,衬底10设有芯片本体20的一侧设置两个对角上的标记点150。两个标记点150其中一个采用十字形凹槽,另一个采用矩形凹槽。红外偏光模组130在获取倒装芯片的中心位置时,红外光波穿透硅基衬底10,分别获取单颗芯片100上两个标记点150的坐标;依据两个标记点150的坐标计算两个标记点150的中点坐标,该中点坐标即为每个倒装芯片的中心位置。后续布线工艺中,以该中心位置作为定位参考,可以提升布线层和芯片上焊盘21的对位精度,从而极大提升布线精度。
结合图9,应当理解,载板110上设有多个芯片模组,每个芯片模组包括多个倒装芯片。例如将3ⅹ5(3排5列)的15颗芯片看作一个芯片模组。则红外偏光模组130获取位于矩形区域的四个顶角处的倒装芯片的第一中心坐标,依据四个第一中心坐标计算出芯片模组的中心位置。具体地,获取第一个顶角处芯片上的两个标记点150,计算第一个顶角处芯片的中心位置。类似地,依次计算出第二个顶角、第三个顶角和第四个顶角处的芯片的中心位置,将四个中心位置进行坐标计算,得到芯片模组的中心位置。若该中心位置与预设位置有较大的偏移,则整体移动芯片模组,使得芯片模组的中心位置与预设位置一致,或两者的偏移量在允许范围内。后续布线工艺中,以该中心位置或预设位置作为定位参考来定位掩膜板的位置,优选以预设位置作为定位参考来定位掩膜板的位置,经曝光、显影等工序,蚀刻出图形层开口。这样得到的图形层开口和芯片的焊盘21具有较高的对位精度,从而极大提升布线精度,提高封装效率和封装质量。
可选的,在一些实施方式中,还可以将所有倒装芯片贴完后,再对倒装芯片进行位置检测,检测时,将所有的倒装芯片划分为多个芯片模组,依次对每个芯片模组进行检测定位,获取每个芯片模组的中心位置,以及对有偏移的芯片位置校正。或者,也可以在每贴装预设数量的芯片后,如每贴装20个、30个或50个等,红外偏光模组130进行一次位置检测,获取贴装后的倒装芯片的中心位置,这里不作具体限定。
值得注意的是,无论是定位芯片140,还是其余单颗芯片100,每个单颗芯片100上均设有相同的标记点150,以便于红外偏光模组130识别定位。可选地,红外偏光模组130可以采用NIR近红外偏光显微镜,也可以采用其他类似的红外设备,只要能发出相应波段的红外光波,能识别到芯片上的标记点150即可,或者,也可以采用具有穿透功能的射线等,这里不作具体限定。
步骤S5中,待所有倒装芯片贴完,且对位置校验完后,采用塑封料对所有倒装芯片进行塑封,以保护倒装芯片,待塑封体固化后,塑封完成。
可选的,塑封倒装芯片的步骤之后,还包括:
步骤S6:去除载板110,以露出倒装芯片的焊盘21。
步骤S7:在倒装芯片具有焊盘21的一侧形成介质层。依据预设位置在介质层上固定掩膜板。依据掩膜板在介质层上形成用于布线的图形化开口;其中,焊盘21从图形化开口中露出。这里的预设位置,即贴片工艺中芯片的中心位置的目标位置,由于掩膜板的定位以及贴片中的校正目标位置均为该预设位置,因此可以提升芯片焊盘21和图形化开口的定位精度。图形化开口用于形成布线层,因而可提升焊盘21和布线层的定位精度,提高封装效率。
需要说明的是,封装设备200中,当确定载板110的贴装区域的形状、尺寸后,预设位置坐标可以由封装设备200的控制器230自动模拟计算并保存。
本实施例提供的晶圆扇出封装方法,采用红外偏光模组130穿透芯片背面103,识别芯片正面101的标记点150,以实现对芯片的精确定位,该定位方法除了用于贴片工艺中,也可以应用在堆叠芯片的封装工艺中,如应用在2.5D或3D芯片上下叠层封装工艺中,比如用于提高芯片面对面或背对背叠层的对位精度。
第二实施例
结合图10,本发明实施例提供一种封装设备200,适用于如前述实施方式中任一项的晶圆扇出封装方法,封装设备200包括红外偏光模组130、控制器230、移动组件240和贴装头210,贴装头210用于贴装倒装芯片至载板110上。红外偏光模组130用于检测贴装后的倒装芯片的中心位置。控制器230分别与贴装头210和红外偏光模组130连接;控制器230用于计算中心位置与预设位置的差值;并依据差值控制贴装头210移动倒装芯片,直至倒装芯片的中心位置与预设位置一致,或者倒装芯片的中心位置与预设位置的差值在允许范围内。
可选的,封装设备200还包括顶升机构和定位相机220,定位相机220用于获取倒装芯片贴装前的坐标位置,贴装头210用于根据坐标位置贴装倒装芯片至载板110上。顶升机构用于分离切割后的单颗芯片100,以便于贴装头210将分离后的单颗芯片100贴装至载板110上。移动组件240用于移动贴装头210。定位相机220可采用CCD相机。可选地,贴装头210、定位相机220和红外偏光模组130可以作为一个贴装模块201,移动组件240可带动贴装模块201在三维空间内运动。移动组件240包括但不限于采用三轴运动机构。可以理解,一个封装设备200中,可以有多个贴装模块201,多个贴装模块201可以同时进行贴装,以提高贴装效率。多个贴装模块201可以相互独立运动,也可以在控制器230的控制下协同作业,提高整体的封装效率。
本实施例中,顶升机构分离单颗芯片100后,贴装头210拾取单颗芯片100并将单颗芯片100移动至载板110上方,定位相机220位于单颗芯片100的下方,获取单颗芯片100正面101的位置,对单颗芯片100进行位置检测。贴装头210根据定位相机220的检测位置,将单颗芯片100贴装至载板110上。再进行下一个单颗芯片100的贴装,直至贴装预设数量的单颗芯片100后,红外偏光模组130移动至载板110的上方,发出红外光波,穿透硅基衬底10,获取单颗芯片100上两个标记点150的位置,控制器230根据两个标记点150的位置计算单颗芯片100的中心位置,即第一中心坐标。依次或同时计算多个单颗芯片100的中心位置(第一中心坐标),再依据多个第一中心坐标计算出芯片模组的中心位置。计算芯片模组的中心位置与预设位置的差值(即偏移量),若差值为零或在允许范围内,则无需调整芯片模组的位置。若差值较大,超出允许范围之外,则需要重新调整整芯片模组的位置,直至芯片模组的中心位置与预设位置的差值为零或在允许范围内。
本实施例中未提及的其它部分内容,与第一实施例中描述的内容相似,这里不再赘述。
综上所述,本发明实施例提供的晶圆扇出封装方法和封装设备200,具有以下几个方面的有益效果:
本发明实施例提供的晶圆扇出封装方法和封装设备200,采用红外偏光模组130对贴装后塑封前的倒装芯片进行定位检测,由于红外偏光模组130可以穿透倒装芯片的背面103,获取到倒装芯片正面101的图像,因此可以检测塑封前倒装芯片的位置。这样,当有倒装芯片的位置偏移后,可以在塑封前及时对倒装芯片进行位置调整,从而提高贴片精度,从而提高后续的布线精度,提升封装产品的质量。该方法可以解决塑封后发现贴装偏移量较大而无法返工的问题。该封装设备200包括红外偏光模组130、贴装头210和移动组件240等,可以大大提升贴装效率和贴装精度,从而提高封装质量和生产效率。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种晶圆扇出封装方法,其特征在于,包括:
提供具有倒装芯片的载板,其中,所述倒装芯片具有焊盘的一面朝向所述载板;
所述载板上设有定位点;依据所述定位点在所述载板上贴装至少三个定位芯片;依据所述至少三个定位芯片确定所述载板上贴装区域的中心点;依据所述定位芯片和所述中心点在所述载板上依次贴装其余倒装芯片;
采用红外偏光模组获取所述倒装芯片具有焊盘的一面的中心位置;每个倒装芯片上预先设有两个沿芯片的对角设置的标记点;依据两个标记点的坐标计算中点坐标,该中点坐标即为每个倒装芯片的中心位置;
所述载板上设有多个芯片模组,每个所述芯片模组包括多个倒装芯片;若所述芯片模组位于矩形区域内,则所述红外偏光模组获取位于所述矩形区域的四个顶角处的倒装芯片的第一中心坐标,依据四个所述第一中心坐标计算出所述芯片模组的中心位置;
计算所述中心位置与预设位置的差值;
依据所述差值移动所述倒装芯片,以使所述中心位置与所述预设位置的差值在预设范围内;
塑封所述倒装芯片。
2.根据权利要求1所述的晶圆扇出封装方法,其特征在于,所述载板上设有多个芯片模组,每个所述芯片模组包括多个倒装芯片;采用红外偏光模组获取所述倒装芯片具有焊盘的一面的中心位置的步骤包括:
采用红外偏光模组获取每个所述芯片模组的中心位置。
3.根据权利要求1至2中任一项所述的晶圆扇出封装方法,其特征在于,采用红外偏光模组获取所述倒装芯片具有焊盘的一面的中心位置的步骤包括:
每间隔预设时段,所述红外偏光模组获取所述倒装芯片的中心位置;
或者,每贴装预设数量的倒装芯片,所述红外偏光模组获取所述倒装芯片的中心位置。
4.根据权利要求1所述的晶圆扇出封装方法,其特征在于,塑封所述倒装芯片的步骤之后:
去除所述载板,以露出所述倒装芯片的焊盘;
在所述倒装芯片具有焊盘的一侧形成介质层;
依据所述预设位置在所述介质层上固定掩膜板;
依据所述掩膜板在所述介质层上形成用于布线的图形化开口;其中,所述焊盘从所述图形化开口中露出。
5.一种封装设备,其特征在于,适用于如权利要求1至4中任一项所述的晶圆扇出封装方法,所述封装设备包括:
贴装头,所述贴装头用于贴装倒装芯片至载板上;
红外偏光模组,所述红外偏光模组用于检测所述倒装芯片的中心位置;
控制器,所述控制器分别与所述贴装头和所述红外偏光模组连接;所述控制器用于计算所述中心位置与预设位置的差值;并依据所述差值控制所述贴装头移动所述倒装芯片。
6.根据权利要求5所述的封装设备,其特征在于,所述封装设备还包括定位相机,所述定位相机用于获取所述倒装芯片贴装前的坐标位置,所述贴装头用于根据所述坐标位置贴装所述倒装芯片至所述载板上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311316546.3A CN117080095B (zh) | 2023-10-12 | 2023-10-12 | 晶圆扇出封装方法和封装设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311316546.3A CN117080095B (zh) | 2023-10-12 | 2023-10-12 | 晶圆扇出封装方法和封装设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117080095A CN117080095A (zh) | 2023-11-17 |
CN117080095B true CN117080095B (zh) | 2024-01-23 |
Family
ID=88702728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311316546.3A Active CN117080095B (zh) | 2023-10-12 | 2023-10-12 | 晶圆扇出封装方法和封装设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117080095B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197682A (ja) * | 2001-12-28 | 2003-07-11 | Nippon Avionics Co Ltd | アライメント補正機能付きフリップチップ実装装置 |
CN110036462A (zh) * | 2016-09-29 | 2019-07-19 | 株式会社新川 | 半导体装置的制造方法以及封装装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8633441B2 (en) * | 2009-09-02 | 2014-01-21 | Asm Assembly Automation Ltd | Die bonding process incorporating infrared vision system |
-
2023
- 2023-10-12 CN CN202311316546.3A patent/CN117080095B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197682A (ja) * | 2001-12-28 | 2003-07-11 | Nippon Avionics Co Ltd | アライメント補正機能付きフリップチップ実装装置 |
CN110036462A (zh) * | 2016-09-29 | 2019-07-19 | 株式会社新川 | 半导体装置的制造方法以及封装装置 |
Also Published As
Publication number | Publication date |
---|---|
CN117080095A (zh) | 2023-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6309943B1 (en) | Precision marking and singulation method | |
US20190304852A1 (en) | Method for manufacturing semiconductor device, and mounting device | |
US9034735B2 (en) | Laser processing method for workpiece | |
TWI759709B (zh) | 用於半導體器件接合的對準載具、對準系統及方法 | |
TWI603424B (zh) | Plate with alignment mark | |
US6441504B1 (en) | Precision aligned and marked structure | |
US20060024920A1 (en) | Method for positioning dicing line of wafer | |
US20230215837A1 (en) | Method and apparatus for bonding semiconductor substrate | |
JP2617870B2 (ja) | アライメント方法 | |
CN117080095B (zh) | 晶圆扇出封装方法和封装设备 | |
TW201946201A (zh) | 黏晶裝置及半導體裝置的製造方法 | |
KR102446236B1 (ko) | 기판 접합 장치. | |
US7833829B2 (en) | MEMS devices and methods of assembling micro electromechanical systems (MEMS) | |
TWI803128B (zh) | 面板級封裝中半導體晶粒的接合後檢測方法及系統 | |
US11031367B2 (en) | Bond head assemblies including reflective optical elements, related bonding machines, and related methods | |
US11552043B2 (en) | Post bond inspection of devices for panel packaging | |
US10692783B2 (en) | Systems and methods for bonding semiconductor elements | |
CN110783224B (zh) | 利用在参照元件的相对两侧构成的结构特征之间的偏置信息来装配元件载体 | |
JP2002314040A (ja) | 積層型半導体装置 | |
KR102569621B1 (ko) | 웨이퍼의 가공 방법 | |
JPH1187278A (ja) | 半導体基板のダイシング方法 | |
KR102569620B1 (ko) | 웨이퍼의 가공 방법 | |
JP6961289B2 (ja) | ウェーハの加工方法 | |
CN112992736A (zh) | 扇出型芯片封装装置以及方法 | |
KR20200041070A (ko) | 웨이퍼 정렬 방법, 이러한 정렬 방법을 이용한 웨이퍼 본딩 방법, 및 이러한 정렬 방법을 수행하기 위한 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |