CN112992736A - 扇出型芯片封装装置以及方法 - Google Patents
扇出型芯片封装装置以及方法 Download PDFInfo
- Publication number
- CN112992736A CN112992736A CN202110181214.3A CN202110181214A CN112992736A CN 112992736 A CN112992736 A CN 112992736A CN 202110181214 A CN202110181214 A CN 202110181214A CN 112992736 A CN112992736 A CN 112992736A
- Authority
- CN
- China
- Prior art keywords
- chip
- carrier plate
- fan
- wafer
- alignment camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000003292 glue Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 20
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000012858 packaging process Methods 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明属于半导体芯片封装技术领域,涉及扇出型芯片封装装置以及方法。装置包括机架、承片台、载板运动组件、透明载板、贴片组件、贴片对准相机以及控制系统。方法包括:S1:将晶圆放置于承片台,将顶面设置有透明的粘结胶的透明载板放置于载板台,且使得贴片对准相机的镜头朝向透明载板;S2:控制贴片组件拾取晶圆上的芯片,并将芯片移动至透明载板的上方;S3:使得贴片对准相机对芯片进行一次拍摄,以至少获取芯片的位置以及角度信息;S4:控制系统根据芯片的位置信息控制贴片组件动作,使得芯片与预设放置点正对;S5:贴片组件驱动芯片下移,直至芯片位于预设放置点。本发明只需要拍摄一次,贴片效率高。
Description
技术领域
本发明属于半导体芯片封装技术领域,具体涉及一种扇出型芯片封装装置以及方法。
背景技术
先进封装是将半导体封装和组装融为一体的技术,以降低产品的价格、改进产品的性能以及减小产品的尺寸。
目前,先进的封装方法应用于晶圆级芯片封装(wafer level chip Scalepackaging)、扇出型晶圆级封装(fan-out wafer level package)、倒装芯片(Flip chip)和叠层封装(Package on package)等。
扇出型封装技术的优点包括:尺寸小、散热性能和信号完整性良好、成本低以及可以在裸芯片周围直接实施电磁屏蔽。因此,扇出型封装技术作为一种先进的封装技术,会成为紧凑型、高性能的电子设备的基础。
在扇出型芯片封装工艺中,晶圆厂首先在晶圆上加工芯片,然后将晶圆移至封装厂,进行芯片切割。通过芯片贴装设备,再将芯片阵列摆放到临时的载板上。将EMC(环氧模塑料)塑封在芯片和焊板上,形成重构晶圆。然后通过图形电镀与光刻的方法,在重构晶圆内形成再布线(RDL)。最终,完成扇出型芯片封装。扇出型芯片封装工艺不受载板限制,既可应用于晶圆级(Wafer Level),也可用于大板级(Panel Level)中。扇出型属于嵌入式封装,缩短了芯片的贴片过程,大大提高了生产效率,但该工艺也对贴片精度提出了更高的要求。
贴片装置决定着芯片键合工艺的精度、效率和可靠性,是扇出型芯片封装工艺的关键设备。现有的贴片过程中,使用两个对准相机依次拍摄,贴片的时间长,贴片效率低。
发明内容
本发明的目的在于提供一种扇出型芯片封装装置以及方法,以解决贴片效率低的问题。
为达此目的,本发明采用以下技术方案:
一种扇出型芯片封装装置,包括:
机架;
承片台,用于放置晶圆,所述晶圆上分布有若干芯片;
载板运动组件,包括固定基板以及可移动安装在所述固定基板上的载板台;
透明载板,放置于所述载板台;
贴片组件,可移动安装于所述机架,且被配置为拾取所述晶圆上的所述芯片,并将所述芯片放至所述透明载板的预设放置点上;
贴片对准相机,位于所述透明载板的下方,且被配置为在所述贴片组件贴片的过程中,获取所述芯片的位置以及角度信息;
控制系统,被配置为获取所述贴片对准相机传递的信息,并控制所述贴片组件动作,使得所述芯片与所述预设放置点正对。
进一步地,在上述的扇出型芯片封装装置中,所述贴片对准相机被配置为获取位于景深范围内的所述芯片的位置以及角度信息,所述透明载板也位于所述贴片对准相机的景深范围内。
进一步地,在上述的扇出型芯片封装装置中,所述载板运动组件还包括活动基板,所述活动基板可横向移动安装于所述固定基板,所述载板台可纵向移动安装于所述活动基板。
进一步地,在上述的扇出型芯片封装装置中,所述贴片对准相机安装于所述固定基板,且所述固定基板、所述活动基板以及所述载板台均具有给所述贴片对准相机的拍摄进行让位的镂空结构。
进一步地,在上述的扇出型芯片封装装置中,所述透明载板上设置有显示所述预设放置点的标记,所述贴片对准相机在获取所述芯片的信息的同时,还获取所述标记的位置信息;或者所述透明载板为光板。
进一步地,在上述的扇出型芯片封装装置中,所述贴片组件包括角度调整电机,所述角度调整电机被配置为在所述贴片对准相机拍摄后,矫正所述芯片的角度偏差。
进一步地,在上述的扇出型芯片封装装置中,所述透明载板的顶面设置有透明的粘结胶。
本发明的扇出型芯片封装装置的有益效果在于:将贴片对准相机设置在透明载板的下方,以对透明载板以及芯片进行拍摄,只需要拍摄一次。本发明贴片的耗时短,贴片效率高。
一种扇出型芯片封装方法,包括上述的扇出型芯片封装装置和步骤:
S1:将所述晶圆放置于所述承片台,将顶面设置有透明的粘结胶的所述透明载板放置于载板台,且使得所述贴片对准相机的镜头朝向所述透明载板;
S2:控制所述贴片组件拾取所述晶圆上的所述芯片,并将所述芯片移动至所述透明载板的上方;
S3:使得所述贴片对准相机对所述芯片进行一次拍摄,以至少获取所述芯片的位置以及角度信息,并将信息传递给所述控制系统;
S4:所述控制系统根据所述芯片的位置信息控制所述贴片组件动作,使得所述芯片与所述预设放置点正对;
S5:所述贴片组件驱动所述芯片下移,直至所述芯片位于所述预设放置点;
S6:所述载板台步进至下一个位置;重复步骤S2-S5,将所述晶圆上的下一个所述芯片放置到下一个所述预设放置点上。
进一步地,在上述的扇出型芯片封装方法中,步骤S2中,所述贴片组件将所述芯片移动至所述贴片对准相机的景深范围内。
进一步地,在上述的扇出型芯片封装方法中,在步骤S3中,所述贴片对准相机同时还获取所述预设放置点的位置信息。
本发明的扇出型芯片封装方法的有益效果在于:将贴片对准相机设置在透明载板的下方,以对透明载板以及芯片进行拍摄,只需要拍摄一次。本发明贴片的耗时短,贴片效率高。
附图说明
图1是本发明实施例扇出型芯片封装装置的俯视示意图;
图2是本发明实施例扇出型芯片封装装置的侧视示意图;
图3是本发明实施例扇出型芯片封装装置的载板运动组件的立体图;
图4是本发明实施例扇出型芯片封装装置的贴片组件的侧视示意图;
图5是本发明实施例扇出型芯片封装装置的两种透明载板的对比图。
图中部件名称和标号如下:
机架10、承片台20、顶起组件30、贴片组件40、吸头41、真空接头42、角度调整电机43、拾片对准相机50、晶圆61、透明载板62、载板运动组件70、固定基板71、第一通孔711、活动基板72、载板台73、放置面731、第三通孔732、贴片对准相机80。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
在本发明的描述中,除非另有明确的规定和限定,术语“相连”、“连接”、“固定”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本实施例的描述中,术语“上”、“下”、“右”、等方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述和简化操作,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅仅用于在描述上加以区分,并没有特殊的含义。
如图1和图2所示,本实施例公开了一种扇出型芯片封装装置和扇出型芯片封装方法。
本实施例的扇出型芯片封装装置包括机架10、承片台20、载板运动组件70、透明载板62、贴片组件40、贴片对准相机80以及控制系统。承片台20用于放置晶圆61,晶圆61上分布有若干芯片。载板运动组件70包括固定基板71以及可移动安装在固定基板71上的载板台73。透明载板62放置于载板台73,且能够随着载板台73移动。贴片组件40可移动安装于机架10,且被配置为拾取晶圆61上的芯片,并将芯片放至透明载板62的预设放置点上。透明载板62上分布有若干的放置点。贴片对准相机80位于透明载板62的下方,且被配置为在贴片组件40贴片的过程中,获取芯片的位置以及角度信息。控制系统被配置为在贴片组件40贴片的过程中,获取贴片对准相机80传递的信息,并控制贴片组件40动作,使得芯片与预设放置点正对。
基于上述的扇出型芯片封装装置的结构,扇出型芯片封装方法如下:
S1:将已经完成划片的晶圆61放置于承片台20,承片台20将晶圆61卡紧并通过电吹风绷紧蓝膜。将顶面贴有双面粘结胶的透明载板62放置于载板台73,且使得贴片对准相机80的镜头朝向透明载板62。粘结胶用于粘接芯片。贴片对准相机80能够拍摄到透明载板62以及透明载板62上方的一定区域范围内的芯片。
S2:控制贴片组件40拾取晶圆61上的芯片,并将芯片移动至透明载板62的上方。
S3:使得贴片对准相机80对芯片进行一次拍摄,以至少获取芯片的位置以及角度信息,并将信息传递给控制系统;
S4:控制系统根据芯片的位置信息控制贴片组件40动作,使得芯片与预设放置点正对;
S5:贴片组件40驱动芯片下移,直至芯片位于预设放置点;
S6:载板台73步进至下一个位置。由于本实施例以贴片对准相机80的中心作为参考点,这里的下一个位置,也即理想情况下,下一个预设放置点的中心与贴片对准相机80的镜头的中心在同一条直线上的位置。重复步骤S2-S5,将晶圆61上的下一个芯片放置到下一个预设放置点上。
本实施例将贴片对准相机80设置在透明载板62的下方,以对透明载板62以及芯片进行拍摄,只需要拍摄一次。本发明贴片的耗时短,贴片效率高。
本实施例中,贴片对准相机80被配置为获取位于景深范围内的芯片的位置以及角度信息。即当贴片组件40带动芯片到达贴片对准相机80的景深范围内时,贴片对准相机80再进行拍摄。这种方式的优点在于:当芯片位于贴片对准相机80的景深范围内时,距离预设放置点的距离也很近。贴片对准相机80获取芯片的信息后,芯片经过较短的行程到达预设放置点,受到贴片组件40移动误差的影响较小,从而提高了芯片放置于预设放置点的位置精度,也即提高了贴片的精度。
本实施例的透明载板62相对于芯片更加靠近贴片对准相机80的镜头。而且透明载板62也位于贴片对准相机80的景深范围内。
本实施例的透明载板62由透明的材料制作而成,例如,可以为玻璃。本实施例的透明载板62为圆形。在其它可替换的实施例中,透明载板62可以为矩形等其它形状。
如图5(a)所示,本实施例的透明载板62上设置有若干显示预设放置点的标记。在这种情况下,贴片对准相机80在获取芯片的信息的同时,还获取标记的位置信息。贴片组件40会使得标记的中心与芯片的中心在同一条直线上。具体地,贴片组件40会使得标记的中心与芯片的中心以及贴片对准相机80的中心均在一条直线上。本实施例采用具有标记的透明载板62,能够达到更高的贴片精度。
如图5(b)所示,透明载板62为光板。在这种情况下,完成一个芯片的贴片之后,载板运动组件70会根据预先设定的程序,步进至下一个位置,贴片时,贴片组件40通过使得芯片的中心与贴片对准相机80的镜头的中心在同一条直线上。在理想情况下,此时的芯片的中心也会与预设放置点的中心在一条直线上。但是,由于载板运动组件70每一次的步进都会产生误差,随着步进的次数不断增加,误差也不断增加,从而使得预设放置点的中心与贴片对准相机80的镜头的中心不在同一条直线上。贴片时,芯片不能准确落在预设放置点上,相对于具有标记的透明载板62,降低了贴片的精度。
如图2和图3所示,本实施例中,载板运动组件70还包括活动基板72,活动基板72可横向移动安装于固定基板71,载板台73可纵向移动安装于活动基板72。本实施例的载板台73能够横向和纵向移动。
本实施例中,贴片对准相机80安装于固定基板71,且固定基板71、活动基板72以及载板台73均具有给贴片对准相机80的拍摄进行让位的镂空结构。具体地,贴片对准相机80安装于固定基板71的底面。固定基板71具有第一通孔711,活动基板72具有第二通孔,载板台73具有第三通孔732。载板台73的顶面为放置面731。透明载板62放置于该放置面731上。透明载板62与第三通孔732相对的部分为有效区域,该有效区域与贴片对准相机80的镜头相对。
如图4所示,本实施例中,贴片组件40包括吸头41、真空接头42以及角度调整电机43。吸头41用于拾取芯片。角度调整电机43被配置为在贴片对准相机80拍摄后,矫正芯片的角度偏差。角度调整电机43的角度调节范围可达到正负180°。
如图2所示,本实施例的扇出型芯片封装装置还包括顶起组件30和拾片对准相机50。顶起组件30位于承片台20的下方。拾片对准相机50位于承片台20的上方,且固定安装在机架10上。基于上述的结构,拾取芯片的过程如下:拾片对准相机50对晶圆61进行拍照,控制系统控制吸头41的中心、芯片的中心以及顶起组件30的中心位于同一条直线上,然后吸头41拾取芯片。顶起组件30用于在拾取芯片的过程中,顶起芯片。
为了提高效率,本实施例的贴片组件40的数量可以设置为一个以上,例如,设置两个贴片组件40。载板运动组件70的数量可以设置为一个以上,例如,设置两个载板运动组件70。承片台20的数量可以设置为一个以上,例如,设置两个承片台20。贴片组件40可以移动至所有的载板运动组件70以及承片台20。
本实施例的扇出型芯片封装装置适用于芯片正装,也可以适用于芯片倒装。
对于芯片正装,在完成贴片的过程后,将塑封胶包裹芯片,用于保护和机械支撑芯片,通过减薄、打孔等工艺将芯片的焊盘露出来。在透明载板62和芯片上层涂覆感光树脂、光刻胶,通过光刻、显彰、固化等一系列工艺在感光树脂上制作重布线层RDL,制作焊球或者凸点。然后加热或光照透明载板62,使得粘结胶失效,取下透明载板62,完成再构晶圆。最后将再构晶圆移至划片装置,完成芯片封装工艺。
本实施例的透明载板62上的粘结胶在室温时,具有粘性。受热时,粘性降低。本实施例的粘结胶可以为UV胶,分离时,可以通过UV光照射或者激光分离。本实施例的粘结胶也可以是其它的胶。
本实施例的透明载板62可以重复使用。
本实施例的贴片的精度指的是:完成芯片贴片后,透明载板62上任意两个相邻的芯片之间的全局距离误差必须控制在一定范围内,通常是1微米-10微米。
显然,本发明的上述实施例仅仅是为了清楚说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。
Claims (10)
1.一种扇出型芯片封装装置,其特征在于,包括:
机架(10);
承片台(20),用于放置晶圆(61),所述晶圆(61)上分布有若干芯片;
载板运动组件(70),包括固定基板(71)以及可移动安装在所述固定基板(71)上的载板台(73);
透明载板(62),放置于所述载板台(73);
贴片组件(40),可移动安装于所述机架(10),且被配置为拾取所述晶圆(61)上的所述芯片,并将所述芯片放至所述透明载板(62)的预设放置点上;
贴片对准相机(80),位于所述透明载板(62)的下方,且被配置为在所述贴片组件(40)贴片的过程中,获取所述芯片的位置以及角度信息;
控制系统,被配置为获取所述贴片对准相机(80)传递的信息,并控制所述贴片组件(40)动作,使得所述芯片与所述预设放置点正对。
2.根据权利要求1所述的扇出型芯片封装装置,其特征在于,所述贴片对准相机(80)被配置为获取位于景深范围内的所述芯片的位置以及角度信息,所述透明载板(62)也位于所述贴片对准相机(80)的景深范围内。
3.根据权利要求1所述的扇出型芯片封装装置,其特征在于,所述载板运动组件(70)还包括活动基板(72),所述活动基板(72)可横向移动安装于所述固定基板(71),所述载板台(73)可纵向移动安装于所述活动基板(72)。
4.根据权利要求3所述的扇出型芯片封装装置,其特征在于,所述贴片对准相机(80)安装于所述固定基板(71),且所述固定基板(71)、所述活动基板(72)以及所述载板台(73)均具有给所述贴片对准相机(80)的拍摄进行让位的镂空结构。
5.根据权利要求1所述的扇出型芯片封装装置,其特征在于,所述透明载板(62)上设置有显示所述预设放置点的标记,所述贴片对准相机(80)在获取所述芯片的信息的同时,还获取所述标记的位置信息;或者所述透明载板(62)为光板。
6.根据权利要求1所述的扇出型芯片封装装置,其特征在于,所述贴片组件(40)包括角度调整电机(43),所述角度调整电机(43)被配置为在所述贴片对准相机(80)拍摄后,矫正所述芯片的角度偏差。
7.根据权利要求1-6任一项所述的扇出型芯片封装装置,其特征在于,所述透明载板(62)的顶面设置有透明的粘结胶。
8.一种扇出型芯片封装方法,其特征在于,包括权利要求1-7任一项所述的扇出型芯片封装装置和步骤:
S1:将所述晶圆(61)放置于所述承片台(20),将顶面设置有透明的粘结胶的所述透明载板(62)放置于载板台(73),且使得所述贴片对准相机(80)的镜头朝向所述透明载板(62);
S2:控制所述贴片组件(40)拾取所述晶圆(61)上的所述芯片,并将所述芯片移动至所述透明载板(62)的上方;
S3:使得所述贴片对准相机(80)对所述芯片进行一次拍摄,以至少获取所述芯片的位置以及角度信息,并将信息传递给所述控制系统;
S4:所述控制系统根据所述芯片的位置信息控制所述贴片组件(40)动作,使得所述芯片与所述预设放置点正对;
S5:所述贴片组件(40)驱动所述芯片下移,直至所述芯片位于所述预设放置点;
S6:所述载板台(73)步进至下一个位置;重复步骤S2-S5,将所述晶圆(61)上的下一个所述芯片放置到下一个所述预设放置点上。
9.根据权利要求8所述的扇出型芯片封装方法,其特征在于,步骤S2中,所述贴片组件(40)将所述芯片移动至所述贴片对准相机(80)的景深范围内。
10.根据权利要求8所述的扇出型芯片封装方法,其特征在于,在步骤S3中,所述贴片对准相机(80)同时还获取所述预设放置点的位置信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110181214.3A CN112992736A (zh) | 2021-02-08 | 2021-02-08 | 扇出型芯片封装装置以及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110181214.3A CN112992736A (zh) | 2021-02-08 | 2021-02-08 | 扇出型芯片封装装置以及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112992736A true CN112992736A (zh) | 2021-06-18 |
Family
ID=76392992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110181214.3A Pending CN112992736A (zh) | 2021-02-08 | 2021-02-08 | 扇出型芯片封装装置以及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112992736A (zh) |
-
2021
- 2021-02-08 CN CN202110181214.3A patent/CN112992736A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3778941B2 (ja) | リード変形を有する接続多重超小形電子素子 | |
US20230215837A1 (en) | Method and apparatus for bonding semiconductor substrate | |
US20190311964A1 (en) | Method for manufacturing semiconductor device, and mounting device | |
CN115831815A (zh) | 芯片贴装系统及其贴装方法 | |
JPWO2002071470A1 (ja) | チップ実装方法およびその装置 | |
KR102186384B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
KR101655353B1 (ko) | 독립적인 드라이브들을 갖는 반도체 다이 라미네이팅 디바이스 | |
CN112992736A (zh) | 扇出型芯片封装装置以及方法 | |
TWI711088B (zh) | 半導體元件貼合設備 | |
CN114688974B (zh) | 面板级封装中半导体裸片的贴片后检测方法和系统 | |
CN1574273A (zh) | 衬底定位的方法和装置 | |
CN112331582B (zh) | 芯片贴装装置以及半导体器件的制造方法 | |
US8492175B1 (en) | System and method for aligning surface mount devices on a substrate | |
CN112786462B (zh) | 半导体封装方法、半导体组件以及包含其的电子设备 | |
CN106469657B (zh) | 具有间隔体层的半导体装置、其形成方法和间隔体层带 | |
TW202123392A (zh) | 電子零件封裝構造、其封裝方法、led顯示面板及led晶片封裝方法 | |
CN110571197A (zh) | 一种多芯片嵌入式abf封装结构及其制造方法 | |
JP7450429B2 (ja) | 電子部品の実装装置 | |
JP7451259B2 (ja) | 電子部品の実装装置 | |
US20220208708A1 (en) | Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly | |
KR102646798B1 (ko) | 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어 | |
JPH06310569A (ja) | 半導体素子のフェースダウンボンディング法 | |
JP2004146528A (ja) | 半導体装置の製造方法 | |
JP3996101B2 (ja) | 半導体装置の製造装置及び半導体装置の製造方法 | |
JP2004363399A (ja) | 電子部品のダイボンディング方法及びダイボンディング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |