JP3778941B2 - リード変形を有する接続多重超小形電子素子 - Google Patents
リード変形を有する接続多重超小形電子素子 Download PDFInfo
- Publication number
- JP3778941B2 JP3778941B2 JP51294197A JP51294197A JP3778941B2 JP 3778941 B2 JP3778941 B2 JP 3778941B2 JP 51294197 A JP51294197 A JP 51294197A JP 51294197 A JP51294197 A JP 51294197A JP 3778941 B2 JP3778941 B2 JP 3778941B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- chip
- chips
- dielectric
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004377 microelectronic Methods 0.000 title description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims description 108
- 239000000463 material Substances 0.000 claims description 42
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 239000007788 liquid Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 21
- 230000033001 locomotion Effects 0.000 claims description 19
- 238000012546 transfer Methods 0.000 claims description 15
- 239000008393 encapsulating agent Substances 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 9
- 238000012360 testing method Methods 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 230000000712 assembly Effects 0.000 claims description 6
- 238000000429 assembly Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000006073 displacement reaction Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 26
- 235000012431 wafers Nutrition 0.000 description 25
- 238000005520 cutting process Methods 0.000 description 11
- 229910052718 tin Inorganic materials 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000007791 liquid phase Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000009969 flowable effect Effects 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001802 infusion Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000005499 meniscus Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
- H01L2224/7965—Means for transporting the components to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
技術分野
本発明は、半導体チップのような超小形電子素子とともに使用する取着および接続装置並びに技術に関する。
背景
現今の半導体チップのような複雑な超小形電子装置は、他の電子構成素子に対する数多くの接続部が必要である。例えば、複雑なマイクロプロセッサチップは、外部装置に対して数百に及ぶ接続部が必要となる場合がある。
半導体チップは、３つの方法、即ち、ワイヤボンディング、テープ自動化ボンディングおよびフリップチップボンディングのうちの１つにより、実装基板の電気トレース(trace)に広く接続されている。ワイヤボンディングの場合には、半導体チップは、チップの底面または背面を基板に当接させ、かつ、チップの接点担持面即ち上面を基板から離れて上方に向けた状態で、基板に位置決めされる。個々の金またはアルミニウムのワイヤが、半導体チップの接点と基板の電流導通パッドとの間に接続される。テープ自動化ボンディングの場合には、予め形成されたリードのアレイを有する柔軟な誘電テープが、半導体チップと基板の上方に位置決めされ、個々のリードはチップの接点と基板の電流導通パッドとのボンディング即ち結合される。ワイヤボンディングおよび従来のテープ自動化ボンディングの双方の場合には、基板の電流導通パッドは、半導体チップにより覆われる領域の外側に配置されるので、ワイヤ即ちリードはチップから周囲の電流導通パッドにファンアウト(fan out)される。全体として副集成体により覆われる領域は、チップにより覆われる領域よりもかなり大きい。従って、集成体全体は実質上大きなもとのなる。超小形電子集成体が動作を行うことができる速度は、そのサイズに逆比例するので、これは重大な問題を引き起こす。更にまた、ワイヤボンディング法およびテープ自動化ボンディング法は一般に最も作業性があり、半導体チップはチップの周辺に沿って延びる列をなして配置されている。これらは一般に、いわゆるエリアアレイで配列、即ち、チップの前面の全てまたは実質的な部分を覆う格子状パターンに配列された接点を有するチップとともに使用するには適さない。
フリップチップ実装技術の場合には、半導体チップの接点担持面は、基板の方を向いている。半導体チップの各接点は、はんだボールを半導体チップの基板または接点上に位置決めし、前面を下に向けてチップを基板に並列配置し、はんだを瞬間的に溶融またはリフローさせることによるなどして、はんだボンドにより基板の対応する導電パッドに接合される。フリップチップ技術によれば、チップ自身の面積よりも大きくない基板の領域を占めるコンパクトな集成体が得られる。しかしながら、フリップチップ集成体は、熱応力を原因とする大きな問題を持っている。半導体チップの接点と基板の導電パッドとの間のはんだボンドは、実質上剛性を有している。使用の際の熱膨張および熱収縮によりチップと基板のサイズに変動が生ずると、これらの剛性のあるボンドに大きな応力を生ぜしめ、ボンドの疲労損傷を引き起こす可能性がある。更にまた、半導体チップは基板に取着する前に試験を行うことが困難であり、従って、集成体が多数の半導体チップを含む場合には特に、最終集成体の所要の出荷品質レベルを保持するのが困難となる。
上記した課題を解決するために、数多くの試みがなされてきた。有効な解決方法が、同じ譲受人に譲渡された米国特許第５，１４８，２６５号および第５，１４８，２６６号に開示されている。これらの特許に開示されている構造体の好ましい実施の形態では、「インターポーザ」（"interposer"）または「チップキャリヤ」と呼ばれる柔軟なシート状構造体が設けられている。好ましいチップキャリヤは、柔軟なシート状上部層に配置された複数の端子を有している。使用の際には、インターポーザは、端子をチップから離れて上を向いた状態にして、チップの前面即ち接点端子面に配置される。次に、端子がチップの接点に接続される。最も好ましくは、この接続は、リードと係合されるツールを使用して、インターポーザの予め形成したリードを半導体チップの接点と結合即ちボンディングすることにより行われる。完成された集成体は次に、チップキャリヤの端子を基板に結合することによるなどして、基板に接続される。リードとチップキャリヤの誘電層は柔軟であるので、チップキャリヤの端子は、リードと半導体チップの接点との間のボンドまたはチップキャリヤの端子と基板との間のボンドに有意な応力を付加することなく、チップキャリヤの端子を半導体チップの接点に対して動かすことができる。かくして、集成体は熱影響を補償することができる。更にまた、集成体は、チップキャリヤの端子と半導体チップ自体の面との間に、例えば、チップキャリヤに組み込まれかつチップキャリヤの誘電層と半導体チップとの間に配置される弾性層として、順応性のある層を有するのが最も好ましい。かかる順応構造によれば、個々の端子をチップへ向けて独立して変位させることができる。これにより、副集成体と試験取付具とを有効に係合させることができる。かくして、多数の電気接点を組み込んだ試験取付具を、端子の高さに小さな変動があっても、副集成体の端子の全てと係合させることができる。この副集成体は、基板集成体の動作に、試験を受けた公知の良好な部材を提供することができるように、基板へ結合する前に試験することができる。これは、極めて経済的であり、かつ、質の向上を図ることができる。
本願優先日後に発行された、同じ譲受人に譲渡された米国特許第５，４５５，３９０号には更なる改良が記載されている。この’３９０特許の好ましい実施の形態にかかる構成素子には、上面と底面とを有する柔軟な誘電上部シートが使用されている。複数の端子が上部シートに装着されている。支持層が上部シートの下に配置されており、この支持層は上部シートから離れた底面を有している。複数の導電性の細長いリードが上部シートの端子に接続され、支持層を介して端子から下方へ略並行して延びている。各リードは、支持層の底面に下端部を有している。リードの下端部は、例えば共融ボンディング金属のような、導電性のボンディング材料を有している。支持層はリードを包囲するとともに支持している。
この種の構成素子は、リードの下端部をチップの接点と係合させるように支持層の底面を半導体チップの接点担持面と並列配置し、次に集成体を高温および高圧に曝すことにより、半導体チップまたはウエハのような超小形電子素子に接続することができる。リードの下端部は全て、半導体チップの接点に実質上同時に結合される。このようにボンディング即ち結合されたリードにより、上部シートの端子は半導体チップの接点と接続される。支持層は、比較的低モジュラスで順応性のある材料から形成することができ、あるいはリードボンディング工程の後に除去してかかる順応性のある材料で置き換えることができる。最終集成体の場合には、比較的柔軟な誘電上部シートの端子は、半導体チップの接点に対して可動とすることにより、試験を行うことができるようにするとともに、熱影響を補償するようにするのが望ましい。しかしながら、’３９０特許の構成素子及び方法は、チップその他の構成素子に対するボンドの全てを単層形成様の処理工程でつくることができるなどといった別の利点も発揮することができる。’３９０特許の構成素子及び方法は、半導体素子その他の超小形電子素子とともに使用する場合に特に有利である。
本願の優先日の後に同じく発行された米国特許第５，５１８，９６４号（「’９６４特許」）には、更に別の改良点が開示されている。本明細書では、この’９６４特許を引用してその説明に代える。’９６４特許に係る好ましい方法は、第１の面を有する誘電接続構成素子即ち第１の素子に、複数の端子と第１の面に沿って延びる対応する複数の細長い柔軟なリードとを設ける工程を備え、各リードは第１の素子の端子の１つに取着された端子端部を有するとともに第１の面と平行する略水平方向へ端子端部から偏位した先端部とを有している。望ましくは、全てのリードの先端部は、第２の素子の接点のうちの連係する１つに取着される。この好ましい方法はまた、リードの先端部の全てをその端子端部に対しておよび第１の素子に対して動かして先端部を第１の素子から離れて曲げることにより、リードの全てを同時に形成する工程を含む。望ましくは、各リードの先端をその端子端部に対して動かす工程は、第２の素子を第１の素子に対して動かす工程を含む。第１と第２の素子は、互いに離れて垂直方向に動くのが望ましく、かつ、各リードの先端部をその端子端部へ向けて水平にかつ端子端部から離れて垂直に曲げるように、素子の作動連係する面と平行する水平方向へ動くこともできる。これにより、リードが略垂直方向下方へ第１の素子から離れて延びる成形位置へ向けてリードを変形させることができる。本発明のこの観点に係る方法は、リード形成工程の後にリードの周囲に流動性のある、望ましくは、順応性のある誘電材料を射出し、次いで、この流動性材料を硬化させて誘電支持層をリードの周囲に形成する工程を含むことができる。
’９６４特許に係る特に好ましい方法にあっては、一方の素子は端子構造を有する柔軟な誘電上部シートであり、他方の素子は１つ以上の半導体チップである。かくして得られる集成体は、垂直方向に延びる湾曲した柔軟なリードにより半導体の連係する接点に接続された端子構造を有する誘電上部シートを有し、この誘電上部シートは誘電支持層により半導体チップから離隔して配置される。端子構造体は、回路パネルのような基板に接続されることにより、半導体チップの接点に導電連通することができる。誘電上部シートの各端子構造体は、半導体チップの接点に対してチップに平行な水平方向に可動自在となっていて、チップと基板との熱膨張の差を吸収するとともに、誘電上部シートに接離して垂直方向に可動自在となっていて、試験と集成を容易に行うことができるようにしている。従って、得られる集成体は、上記した米国特許第５，１４８，２６５号および第５，１４８，２６６号に係る好ましい集成体と同様の利点を発揮することができる。
’９６４特許の好ましい方法においては、一方の素子は接点を有する複数の半導体チップを組み込んだウエハのようなマルチチップユニットとすることができ、他方の素子は複数の領域を有するように複数のこれらの半導体チップ上を延びる誘電シートとすることができるとともに、各領域は各チップと対応する。かかる構成においては、第２の素子、この場合には、半導体チップの接点にリードの先端部を取着する工程は、複数のかかる領域、望ましくはかかる領域の全てにおけるリードの先端部を半導体チップの接点または誘電上部層の端子構造体に同時にボンディング即ち結合して、各領域を各チップに接続する工程を含む。この方法は更に、半導体チップを有するウエハと誘電上部シートとの間に流動性誘電材料を射出しかつ誘電材料を硬化させて、動かす工程即ち移動工程の際または後に順応性のある誘電支持層を形成する工程と、次いで、マルチチップ素子即ちウエハからチップを切断しかつチップおよびシートの連係領域をそれぞれが有する個々のユニットを形成するように領域をシートから切断する工程とを含むことができる。
リードの先端部を第２の素子に取着する工程は、リードが当初の未変形の状態にあるときに、リードの先端部を半導体チップの接点または誘電上部シートの端子構造体に結合する工程を含むのが望ましい。かくして、先端部の全てがチップの接点または誘電上部シートの端子構造体に同時に結合される。一回の同時ボンディング操作により、数千のリードをボンディング即ち結合させることができる。リードは接点に結合されるときには、当初の未変形の状態にあるので、リードの先端部の位置は、この段階で十分に制御される。これにより、リードの先端部を誘電上部シートの端子構造体または半導体チップの接点と容易に整合させることができる。
’９６４特許には、マルチチップユニットが、共通の支持体に取着したウエハから前もって切断したチップのような別体をなすチップの集成体を組み込む方法が開示されている。
本発明は、半導体チップと構成素子の試験を行い、次いで、機械的に形成されたウエハアレイを独立した半導体チップユニットまたは２つ以上の半導体チップの集成体に切断することができるように接続された機械的なウエハアレイを形成するように、連係する接続構成素子を有する複数の独立した別体をなす半導体チップと、支持体即ち保持基板とを組み込む改良された方法および装置を提供するものである。
発明の開示
本発明の一の観点によれば、半導体チップ集成体の製造方法が提供されている。本発明のこの観点に係る方法は、接点担持面と該面に配設された接点をそれぞれが有する複数の別体をなす半導体チップを提供する工程を備えるのが望ましい。チップはアレイに配置されているが、それぞれのチップ担持面が共通の方向を向きかつアレイの第１の画成するように配列されている。好ましくは、接点担持面は、実質上互いに共面をなしている。端子を有する柔軟な誘電シートのような接続構成素子も設けられており、誘電シートは、アレイのチップの接点担持面に配置されている。複数の細長い金属リードが、誘電素子とアレイの半導体チップのそれぞれの第１の面即ち接点担持面との間に配設されている。各リードは、誘電シートの端子に取着された第１の端部と、アレイの半導体チップの第１の面即ち接点担持面の接点に固着された第２の端部とを有している。チップは、支持体即ち保持素子上にアレイの形態で保持することができる。
本発明の方法はまた、誘電上部シート即ち接続構成素子とアレイの半導体チップとを互いに対して動かすことにより、リードの第１の端部の全てを第２の端部の全てに対して同時に変位させ、かつ、好ましくはリードの全てを略垂直法に延び、望ましくは湾曲した形状に形成することにより、リードを形成する工程を含む。この方法は、最も好ましくは、形成工程の後に誘電シートを細分割して、連係する半導体チップの１つまたは少数のチップに接続された誘電上部シートの１つの分離された領域を残すことにより、１つの半導体チップまたは少数の半導体チップと、誘電上部シートの連係領域とをそれぞれが含む個々のユニットを形成する工程を更に含む。
チップをアレイに配設する工程は、各チップの第１の面即ち接点担持面が保持素子から離れた方向を向くように個々の半導体チップを支持体即ち保持素子に取り外し自在に装着あるいは配置する工程を含むことができる。誘電上部シートは、誘電上部シートの各領域が各半導体チップと整合するようにシート全体を支持体即ち保持素子と整合させることによりこの予め形成されたアレイと整合され、誘電上部シートの各領域の端子は整合された半導体チップの接点にリードによって接続される。
あるいは、チップのアレイは、誘電シートの種々の領域に個々のチップを結合させることにより形成することができる。各チップは、シートの連係する領域と独立して整合させることができるとともに、かかる領域においてリードに結合させることができる。全てのチップがシートに結合されてから、チップを保持素子と係合させることができる。
本発明のこの観点に係る好ましい方法は、幾つかの利点を提供することができる。別体をなすチップを使用するので、チップは予め試験を行うことができ、悪いチップを処理から取り除くことができる。更に、誘電シートの悪い領域は、シートを予め試験することにより識別することができる。これらの領域に通常連係するチップは、削除することができる。形成されるウエハアレイのサイズは、個々のウエハのサイズよりも大きくあるいは小さくすることができる。更にまた、チップ間の間隔は、ウエハにおいて提供される間隔よりも大きくすることができる。これにより、結合および切断工程における問題をなくすことができる。更に、チップの接点は、上部シートの端子と精確に整合させることができる。かかる精確な整合により、チップの接点が小さい接点ピッチで接近して配置されている場合でも、この方法を使用することができる。
本発明の別の観点によれば、保持素子と、電気接点を有する接点担持面をそれぞれが有する複数の別体をなすチップとを備えた半導体チップアレイが提供されている。チップは、接点担持面が保持素子から離れて上を向くことによりアレイの第１の面を画定し、接点が第１の面で露出されるように、保持素子にアレイとして取着される。半導体チップは、チップの接点が互いに対して所定の位置に配置されるように、保持素子の所定の位置に装着される。本発明のこれらの観点に係る半導体チップアレイは、上記した方法において使用することができる。
本発明の別の観点によれば、半導体チップをシートに取着する装置が提供されている。本発明のこの観点に係る装置は、複数のチップを保持する手段をそれぞれが有する複数のチップ側素子と、誘電シートを保持する手段をそれぞれが有する複数のシート側素子とを備えるのが好ましい。装置は、前記シート側素子とチップ側素子を互いに取着して、１つのチップ側素子と１つのシート側素子とをそれぞれが有するカートリッジを形成する手段を更に備えるのが好ましい。動き即ち移動ステーションが配設されており、このステーションは、カートリッジのシート側素子とチップ側素子とを所定の動きを介して互いに対して動かすことにより、チップ側素子により担持されるチップとシート側素子により担持されるシートとを互いに対して変位させる手段を有する。この装置はまた、カートリッジを前記チップおよびシートとともに前記移動ステーションに逐次提供する手段を備えるのが好ましく、前記チップとシートは、前記チップと前記シートとの間を延びるリードにより互いに接続されている。かくして、リードは、前記移動ステーションにおいて前記動きが行われると変形する。
装置はまた、前記各カートリッジ内に支持されたチップとシートとの間に硬化性材料を注入する手段と、複数のカートリッジを保持するようになっている保管素子とを有することができる。かくして、他のシートとチップの集成体を移動ステーションで処理しながら、多数のシートとチップの集成体を硬化のために注入後に保持することができる。保管素子は、被加熱保管領域を含むことができる。
提供手段は、複数の別体をなす半導体チップを受け入れ、かつ、該チップを１つの前記シート側素子により保持された誘電シートとチップまたはシートにより担持されたボンディングリードとに取着することにより、リードをチップとシートとの間に接続するチップ取着手段を含むことができる。提供手段はまた、１つの前記チップ側素子をシートに取着したチップと係合させる手段を含むことができる。チップ取着手段は、チップを一時的に保持するチャックと、チャック従ってチップを加熱するヒータと、前記チャックにより保持されるチップをシートと整合させるようにチャックをシートに対して動かす手段およびチャックをシートへ向けて前進させることによりチップを前進させてシートと係合させる手段とを有することができる。
本発明のこれらのおよび他の目的、構成および利点は、添付図面に関してなされている以下の好ましい実施の形態についての詳細な説明から一層容易に明らかとなるものである。
【図面の簡単な説明】
図１は、本発明の一の実施の形態に係る方法を示す工程系統図である。
図２は、図１の方法において使用される装置を示す概略斜視図である。
図３Ａは、図２の方法において使用される構成素子の拡大部分平面図である。
図３Ｂは、構成素子の変形例を示す図３Ａと同様の図である。
図４は、図３Ａの構成素子とともに使用される別の構成素子を示す図３Ａと同様の図である。
図５、６および７は、図１−４の方法における別の段階における構成素子を示す部分概略断面図である。
図８は、本発明の実施の形態に係る方法を示す工程系統図である。
図９は、図８の方法において使用される装置を示す概略図である。
図１０は、図８および９の方法において使用される別の素子を示す分解図である。
図１１は、図８−１０の方法の一の段階において使用される構成素子を示す部分断面図である。
図１２は、本発明の別の実施の形態に係る方法において使用される構成素子を示す概略斜視図である。
図１３は、本発明の更に別の実施の形態に係る方法において使用される構成素子を示す概略斜視図である。
図１４は、本発明の別の実施の形態に係る構成素子を示す概略斜視図である。
図１５は、方法の後の工程における図１４の構成素子を、他の構成素子とともに示す概略断面図である。
発明を実施するための形態
本発明の一の実施の形態に係る方法においては、先づ、誘電シート素子３０（図２、４および５）が提供され、この誘電シート素子３０は、導電層を有する上面３２と、誘電層３０の上面に配設されかつ導電層３２から隔離された複数の端子３４とを有している。各端子は、シート３０からシートの底面３３へ延びる導電バイアライナ(via liner)３６（図５）を有している。リード４０が、各バイアライナ３６、従って、各端子３４に接続されている。各リードの端子端部４２は、バイアライナに固着されているとともに、バイアライナおよび端子を介してシートに取着されており、一方、端子端部から離隔した各リードの先端部４４は小さな、弱く結合された取着素子即ちボタン４６によりシート３０に解放自在に取着されている。各リードにはまた、端子端部に熱活性化ボンディング材料４８が設けられている。図４に明瞭に示すように、各リード４０は、端子端部４２と先端部４４との間でシート３０の面と平行する水平方向に湾曲して形成されている。
これらのリードの構造および形成は、上記’９６４特許に記載のようにして実質上行うことができる。簡単に述べると、この種のリードは、銅その他のエッチングが容易な金属の層をシート３０の底面に設け、リードの形態をなす、金その他の柔軟な実質上耐エッチング性のある金属を銅層に被着することにより形成することができる。被着された各リードは、端子端部に比較的大径の円形素子を有するとともに、先端部により小径の円形端部素子を有しており、これらの端部間のリードの幅は双方の円形素子の直径よりも小さく形成されている。エッチング溶液に曝すと、エッチング溶液はリードと円形の端部素子とにより覆われていない銅層の領域を攻撃する。エッチング溶液はまた、リードの下を切り取り、各リードを実質上シートがない状態にする。先端部の円形端部片は、下にある層の部分を保護することによりボタン４６を形成し、端子端部にある対応する円形端部片は、端子端部とバイアライナ３６との間に接続部を形成する銅層の一部を保護する。ボンディング材料４８は、錫、シリコン、ゲルマニウムまたはこれらの組み合わせのような拡散ボンディングまたは共融ボンディング材料とすることができ、エッチング工程の前または後にめっきにより被着することができる。
シート３０のリードは、複数の領域５０に配置される。各領域５０については、リードは規則的なグリッドパターンに配置され、各領域５０内のリードの先端部４４は、シートとともに集成されるべきチップの接点の間隔と対応する間隔で行と列に配置される。領域５０は、シート上に規則的なパターンで配列され、けがき(scribe)ランド５２と呼ばれる空間が領域間に画定される。一般的には、各領域における隣接するリード間のピッチまたは距離は、約１．５ｍｍよりも小さく、より好ましくは約１．０ｍｍ以下とすることができる。０．５ｍｍ未満のピッチを採用することができる。この方法の第１の段階においては、シート３０が張設され、次いで、高温接着剤によりフレーム５４に結合される。フレーム５４は、この方法において使用されるチップの熱膨張係数と略等しい熱膨張係数を有するモリブデンのような材料から形成するのが望ましい。シート３０は、先づ、シートの縁（図示せず）をフレーム５４よりも大きい外側フレーム（図示せず）に結合して、シートと外側フレームを第１の硬化温度に保持することにより張設することができる。この予備結合工程の後に、外側フレームをシートとともに高い第２の硬化温度、好ましくは約１７０℃にし、シートと外側フレームが熱平衡に到達するのに十分な時間この高温に保持する。外側フレームの熱膨張係数は、シートよりも実質上大きく、従って、シートは加熱処理の際には大きな張力下におかれる。例えば、外側フレームは、高い熱膨張係数を有するアルミニウムその他の金属から形成することができる。フレーム５４もまた、同じ高温とされる。シート、外側フレームおよびフレーム５４が高温にあるときには、フレーム５４はDow Corning Q36611のような高温接着剤を使用してシートに結合される。次に、外側フレームを、シートを切断することにより除去することができる。フレーム５４の熱膨張係数が外側フレームよりも小さいので、シートは、シートとフレームが冷却されるときに張力を受ける。フレーム５４は図面では矩形として示されているが、他の形状も使用することができる。特に、ピッチが約０．５ｍｍよりも小さい場合には、円形フレームが好ましい。本発明は動作に関して何らの理論にも限定されるものではないが、円形フレームはより均一な張力をシートに加えることができるものと考えられる。外側フレームも円形とすることができる。
別の動作においては、複数の個々の別体をなす半導体チップ５８は、保持素子即ち下部プラテン６０に対して組み立てられる。抜き取り／配置(pick and place)ユニット６５がこのために使用される。ユニット６５は、広く一般的な構造とすることができ、アーム６４と、チャック６６と、チップ取り入れコンベヤ７０および下部プラテン６０を包含する所定の運動範囲に亘ってアームおよびチャックを動かす、参照番号６８で全体示されているアクチュエータとを有している。ユニット６５はまた、チップがチャック６６に保持されているときに各チップの実際の位置を検出するとともに、下部プラテン上の基準マーカ７２の位置を検出するロボット可視系７６を含んでいる。アクチュエータ６８は、ロボット視認系７６からの信号に応答する。抜き取り／配置ユニットは、かくして、各チップ５８を底部プラテン６０に、底部プラテン上の基準マーク７２と精確に整合された配向位置で配置する。チップは、全てのチップの接点担持面即ち前面５９が実質上共面をなすとともに下部プラテン６０から離れて上を向いた状態で、アレイに配置される。チップは互いに離隔した位置に配置され、チップ間には溝(gutter)スペース６２が画成される。下部プラテンに対して組み立てる前に、各チップは、背面に接着剤が被着され、従って、プラテン６０に配置されるときに所定の位置に確保される。この実施の形態の変形例においては、底部プラテンには、各チップが接着剤の代わりに印加される真空により底部プラテンに係合保持されるように、真空プレナムおよび孔を配設することができる。かかる構成は、図８−１１に関して以下において説明するセレクトプレート集成体と同様のものすることができる。底部プラテン６０はまた、上面に開口するポート６１を有しており、これらのポートは通路を介してプラテンの縁部の開口６３に接続されている。ポート６１は、チップとプラテンの縁部との間の溝スペースのような、チップによっては占められていない領域に位置するように配置される。
各チップ５８は、チップの前面５９に規則的なグリッド即ち格子状に配列された接点６４を有する。各チップの接点のアレイは、シートの各領域５０内のリード先端領域４４（図４）のアレイと対応している。各チップの接点のアレイは図３Ａに示すようなエリアアレイとすることができ、接点は各チップの前面５９に実質上規則的な間隔で分配される。あるいは、接点のアレイは、各チップの縁部に沿った接点６４’（図３Ｂ）の列だけを含むことができる。いずれの場合にも、接点のアレイは、典型的には、各チップの各隅部に隣接して少なくとも１つの接点６４ａまたは６４ａ’を有する。溝スペース６２は、隣接するチップのこれらの隅部接点間に実質的なスペースを提供する。チップ間の溝スペース６２は、シート３０の領域５０間のけがきランド５２に対応している。好ましくは、各溝スペース６２は、同じチップの隣接する接点間の間隔と少なくとも等しい幅を有する。各溝スペースは少なくとも約１ｍｍ、好ましくは少なくとも約１．５ｍｍとすることができる。溝スペースは、ウエハが形成されるときに、隣接するチップ間に残るソーレーン(saw lane)即ち空きスペースよりも実質上広くすることができる。通常は、これらのスペースは、ウエハ形成の際にできるだけ多数のチップが所定サイズのウエハに収容されるように、できるだけ狭く形成される。隣接するチップ間のスペースがこのように狭いと、チップの隅部の接点６４ａは互いに著しく接近して密集配置されるものとなる。このような密集配置を行うと、以下に説明するその後のリードボンディング操作が妨害を受けることになる。
方法の次の段階８０においては、フレーム５４は、整合取付具７８と、機械可視カメラ８４および制御系８６により制御される作動系８２とを使用して、底部プラテン６０と整合される。機械可視系は、シート３０の基準マーク８８を、下部プラテン６０および制御アクチュエータ８２の基準マーク７２とともに検出して、フレーム５４とシート３０を、シート３０と平行しかつチップ５８の面と平行する水平方向に動かす。この動きは、基準マークを整合させるように制御される。かかる整合が行われると、シート３０の各領域５０は、対応するチップ５８と整合され、各リードの先端部４４はチップの対応する接点６４と整合される。シート３０と整合した、透明な好ましくは石英中心部９２を有する仮上部プラテン９０がシート３０および底部プラテンと係合される。図２に概略示されている整合ピン９３が、上部プラテンの縁部の孔と整合され、上部プラテンが底部プラテンおよびフレームに対して水平方向に動かないように固定する。上部プラテンは、チップに対して動かないようにシートに載置保持されている。完成された集成体は、カートリッジとも呼ばれるが、被加熱包囲体即ちオーブンに収納された一対の対向する被加熱プレス板を有するヒートボンディングプレス（図示せず）に移送される。
ヒートボンディング工程９６（図１）においては、上部プラテン９０はシート３０の上面へ下方向に押圧される（図５および６）。上部プラテンの中央部９２は、シートをチップ５８の全面に対して下方へ付勢するとともに、各リードの先端部４４を付勢して適宜のチップ接点６４と係合させる。カートリッジは、集成体の温度がボンディング材料４８を活性化するのに必要な温度に到達するまで、ヒートボンディングプレスに保持される。ボンディング材料はリード４０の金と合金を形成することにより、一時的な液相を形成する。液相はまた、チップの接点６４と結合する。余分な金はボンディング材料に拡散するので、混合した材料の固相線が上昇してボンディング材料は固化することにより、各リードの先端部と接点６４との間に固体のボンド９８（図６）を形成する。かかる操作全体を通じて、リードの先端部はシート３０に固着保持され、従って、シートの所定の位置に保持される。このボンディング操作の変形例においては、空気のような気体が上部プラテン９０とシートの上面との間に加圧下で導入され、シートを下方へ付勢してチップと係合させる。
次の段階１００においては、カートリッジは、ヒートボンディングプレスから取り出され、ボンディング上部プラテン９０の代わりにアルミニウムのような金属から形成された注入上部プラテンが配置される。ボンディング上部プラテン９０は、別のボンディング操作において他の底部プラテンとともに再使用される。注入上部プラテン１０２は、ポート１０８に接続された多数のチャンネル１０６と隆起１０４とを有している。注入上部プラテン１０２がシート３０およびフレーム５４と係合されると、弾性シールリング１１０（図２）がプラテンとフレーム５４の上面との間に係合配置される。同時に、別の弾性シールリング１１２が底部プラテン６０とフレーム５４との間に係合配置される。プラテン１０２、フレーム５４およびプラテン６０は、クランプ９４によりともに把持され、移動／注入操作部１２３（図１）へ前進される。移動／注入ステーションは、（従来の真空ポンプ、受け器およびレギュレータの組み合わせのような）真空源１１８と、ベースプレート１２０と、アクチュエータ１２２とを有している（図７）。アクチュエータ１２２は、従来の連係装置（図示せず）を介して注入上部プラテン１０２に係合し、かつ、このように係合されたプラテンを所定の垂直方向の移動を通じてベースプレート１２０から離れて動かすようにしている。ベースプレート１２０は、底部プラテン６０と係合するように配置されており、従来の把持装置、ボルトその他の固定具を配設して、プラテン６０の底面をベースプレート１２０と係合保持させるようにすることができる。移動／注入ステーションはまた、硬化性液体源１２４を有している。好ましくは、硬化性液体は、硬化したときに、弾性材またはゲルのような順応性のある物質を形成する。Dow Corning Sylgard577硬化性シリコーンゲルのような材料が好ましい。
注入上部プラテン１０２、フレーム５４（図２）および底部プラテン６０を含むカートリッジが移動／注入ステーションにおいて提供されると、底部プラテンはベースプレートと係合され、上部プラテンはアクチュエータ１２２に連係される。上部プラテンの真空ポート１０８は、真空源１１８に接続される。カートリッジは、チップ側素子即ち下部プラテン６０がベースプレート１２０と係合し、かつ、シート側素子即ち注入上部プラテンがアクチュエータ１２２と係合するように、移動／上昇ステーションにおいて係合される。上部プラテン１０２の真空ポート１０８は、移動／上昇ステーションの真空源１１８に接続されている。硬化性液体源１２４は、下部プラテン６０の１つの外部開口６３Ａに接続されている。従って、硬化性液体源は、下部プラテン６０の面のポート６１ａの１つに接続されている。真空源１１８は、バルブ１２６を介して下部プラテンの別の開口６３ｂに接続され、従って、孔６１ａから離隔した下部プラテン１０２の別のポート６１に接続されている。アクチュエータ１２２は上部プラテン１０２を所定位置に保持するように係合されるので、プラテンはシールリング１１０を介して下部プラテンを押圧するとともに、フレームはシールリング１１２を介して下部プラテン６０を押圧する。この状態では、シート３０は、図６と実質上同じ位置に保持される。
真空源１１８は、シートとプラテン１０２との間から空気を除去するように作動される。バルブ１２６は、ポート６３ｂ、従って、孔６１ｂを真空源と接続するように開口されている。真空源が空気をシート３０と下部プラテン６０との間にスペースから引き出すと、液体源１２４が作動されて液体をポート６３ａおよび孔６１ａを介してスペースに注入する。バルブ１２６は、閉止されると真空源に通じる通路をブロックする。液体が注入されているときに、アクチュエータ１２２はチップ側素子即ち下部プラテン６０から離れて上方へ上部プラテン１０２即ちシート状素子を引っ張るように係合される。シート３０は、シートと下部プラテンとの間に注入されている加圧液体と上部プラテンの溝１０６に保持されている真空との組み合わせ作用により上部プラテン１０２に対して保持される。
シート側素子が上方へ移動すると、各端子３４と各バイアライナ３６は上方へ動くので、リードの端子端部４２は上方へ動く。アクチュエータ１２２は、上部プラテン、従って、シート３０およびリードの端子端部を所定の垂直方向の範囲を亘って上方に前進させる。チップ５８に固定されているリードの先端部４４は、その元の位置に保持される。かくして、各リード４０は、図７に概略示する湾曲状態に変形される。この状態では、リードは、接点端部４４から端子端部４２へ実質的な垂直方向の拡がりを持っている。この処理の際には、解放自在に結合されたボタン４６はシート３０から解放することにより、リードの接点端部４４はシートから離れて動くことができる。アクチュエータ１２２は上部プラテンを上方へ動かすように操作されるので、クランプ９４は係合を解除即ち脱合される。上方への移動後、クランプ９４は再係合され、上部プラテンを底部プラテンに対して所定の位置に保持する。ポート６３ａおよび６３ｂは閉止され、カートリッジは移動／注入ステーションから脱合される。
次に、カートリッジは、注入された液体を硬化させかつリードおよびチップを包囲する弾性層即ちゲル層を形成するのに十分な時間、従来のオーブン即ち保管および硬化ユニット１３０の中へ移される。硬化後、カートリッジは除去／切断ステーションへ前進され、ここで上部プラテン１０２は除去される。集成体は、シート３０のランド５２において（図４）および隣接するチップ間の整合された溝スペース６２において（図３ａ）切断が行われる。かくして、シート３０と順応性のある層の双方が切断されるので、各チップとシート３０の連係する部分とは別体のユニットを形成する。切断操作は、従来のソー、ナイフまたはパンチダイセットを使用して行うことができる。集成体の隣接するチップ間には大きなクリアランスがあるから、切断操作は特に狭いトレランスを必要としない。更にまた、チップは既に互いに分離しているので、切断操作にあたってはシリコンウエハを切断する必要がない。チップは、集成体を下部プラテンから剥がすことにより、切断操作前に下部プラテン脱結合され、あるいは個々のユニットを下部プラテンから剥がすことにより切断後に脱結合される。次に、プラテンとフレームは、別のシートおよび別のチップとともに再使用される。この方法において使用される装置は、多数の下部プラテン６０と、上部注入プラテン１０２と、フレーム５４とを含むのが好ましく、従って、多数のカートリッジを含む。一のカートリッジは結合即ちボンディング工程９６において係合されるが、他のカートリッジは移動／注入ステップ１２３において処理することができ、一方、多数のカートリッジは硬化工程１３０を行うことができる。
上記した方法においては、下部プラテン６０において集成されたチップのアレイは、ウエハ全体のチップが上記した’７６８出願のある好ましい実施の形態においてリードに結合される態様と同様の態様で処理されて、シート３０のリードに結合される。ある意味において、下部プラテンのチップの集成は、「人工」または「被集成」ウエハとして作用する。チップ製造の際に形成される実際のウエハではなく、集成された即ち人工のウエハを使用すると、幾つかの有意な利点が得られる。上記したように、大きなスペースが隣接するチップ間に確保することができる。これにより、ボンディング操作およびその後の切断操作が簡素化される。また、集成体の形成において使用されるチップは、チップを処理から除外することができるように、標準的なチップ試験技術を使用して個々に保護することができる。シート３０は、この処理の前に検査しおよび／または試験することができる。シートのいずれかの領域５０において欠陥が認められたときには、チップ５８を除外する。好ましくは、除外されたチップは、不作動として明記されたほぼ同じサイズのブランクまたはスクラップチップと置き換えられる。これにより、注入工程の際に硬化性材料の流れの正常なパターンが確保される。
この方法により得られる個々のユニットは、’７６８出願の好ましい実施の形態に従って形成されるものと実質上同様である。’７６８出願に詳細に説明されているように、垂直方向に延びる湾曲したリードおよび弾性層により、各端子３４はチップの前面と平行する水平方向およびチップの前面に対して接離する垂直方向の両方向にチップに対して動くことができる。これにより、完成された集成体の試験が著しく容易になるとともに、集成体が基板の接点パッドに結合された端子とともに基板に装着されたときの基板の熱膨張および熱収縮を補償することができる。
本発明の別の実施の形態に係る方法においては、チップのアレイはシートの底面に形成される。この方法において使用されるシート２３０は、各チップにそれぞれが対応する個々の領域２５０を有している。リード２４０は、上記と同じ態様でシートの底面２３１に配置される。この実施の形態に係る方法においては、シートは、上記と同じ態様で張設されてフレーム２５４に取着される。方法の次の段階においては、フレームとシートは前進され、ダイ取着ステーションに下側を上にして載置される（図９）。ダイ取着ステーションは、ベースプレート３０２と、内部ヒータ３０６を有する真空チャック３０４とを含んでいる。ダイ取着ステーションはまた、水平なアクチュエータ３０８とチャック３０４を３次元方向に動かす垂直アクチュエータ３１０とを有する取り上げ／配置機構を含んでいる。水平アクチュエータは、チャックをベースプレート３０２の面と平行して水平方向に動かすことができ、一方、垂直アクチュエータはチャックをベースプレートと接離するように動かす。ダイ取着ステーションは更に、この方法において使用されるべきチップを保持するチップインフィード(infeed)ステーション３１２を有する。インフィードステーション３１２は、ラック、コンベヤ、更なる真空チャックなどのような従来のチップ取り扱い装置を組み込むことができる。ダイ取着ステーションは更に、ロボット可視系３１４および連係する制御系３１６を含む。ロボット可視系３１４は、チャック３０４により担持されるチップの位置２５８を検出するとともに、シート２３０の基準マーク２８８の位置を検出するように適合された従来のユニットである。
シートとフレームがダイ取着ステーションのベースプレート３０２に下側を上にして配置された状態で、制御ユニット３１６はアクチュエータ３０８および３１０を作動させ、チャックをインフィード部にある１つのチップ２５８と係合させるとともに、チャックをシートの一の領域２５０と整合させるように動かす。チャックは、リードに担持されているボンディング材料を作動させるのに十分な高温に保持される。例えば、ボンディング材料が錫を含む場合には、チャックは約３０５℃に保持することができる。高温のチップがリードの端子端部のボンディング材料と係合すると、ボンディング材料は液相を形成する。この液相は、リードおよび接点からの更なる金がボンディング材料の中に拡散すると凝固する。好ましくは、アクチュエータ３１０は、チャックを大きな力で、望ましくはボンド面積平方ミリメートルを基準として、約１．５ｘ１０3ｇ／ｍｍ2乃至約６．２ｘ１０3ｇ／ｍｍ2（約１乃至４グラム／平方ミル）で下方へ付勢する。ボンド面積は、水平面におけるボンディング材料全質量の全面積である。
この操作においては、各チップは一の領域２５０においてリードの先端部と整合されて結合される。チップが全ての良好な領域２５０に結合されると、スクラップチップがいずれかの欠陥領域に結合される。方法の次の工程３２０においては、完成されたカートリッジ集成体が、セレクトプレート３２２（図１０及び１１）、真空プレナム３２４の形態をなす下部プラテンおよび上部プラテン３２６をフレーム２５４およびシート２３０とともに集成することにより形成される。セレクトプレート３２２は、シート２３０の領域２５０のパターンと対応するパターンで、従って、シートのチップのアレイにおけるチップのパターンと対応するパターンで配置された孔３２８を有する略平坦なプレートである。ガスケット３３０が、各孔３２８の周辺部の周囲に配置されている。各ガスケットは、プレートの上面３３２の中へわずかにくぼんでいるので、ガスケットの上面はプレートの上面と略面一となっている。セレクトプレート３２２は更に、上部面３３２と、図１１においては１つが図示されている、上部面３３２の上方のスペースに開口するポート３３６とから上方へ突出するリム３３４を有している。リム３３４の上縁部には柔軟な圧縮自在のガスケット３３８が配設されている。ガスケット３４０が、上部プラテン３２６とフレーム２５４との間に係合配置されている。上部プラテンは更に、柔軟なガスケット３３８と係合することにより、リム３３４にシールされ、従って、セレクトプレート３２２にシールされる。
真空プレナム３２４はフランジ３４２を有し、別のガスケット３３４がフランジとセレクトプレートとの間に配置されている。これらの部材の全ては互いに係合されてカートリッジを形成し、適宜のクランプ（図示せず）により同時にクランプされる。カートリッジはまた、カートリッジの素子が互いに対して水平方向に動かないようにするために、位置決めピンおよび孔その他の位置決め素子を有することができる。セレクトプレートがチップと係合するときにはチップは既にリードに取着されているので、セレクトプレートをチップと精確に整合させる必要はない。各チップがセレクトプレートの適宜のガスケット３３０と係合すると、集成体は正しい機能を行う。即ち、セレクトプレートに対する各チップの位置並びにフレーム２５４およびシート２３０に対するセレクトプレートの位置は、チップの接点とリードとの整合には何らの役割も行わず、この整合はチャック３４を適宜配置することにより行われる。かくして、セレクトプレートは、手で、あるいはセレクトプレートが係合の際にチップを動かさないように簡単な取付具を使用して、フレームおよびシートに対して組み立てることができる。この集成体は、シートおよびフレームがダイ取着ステーションのベースプレート３０２に載置した状態で形成することができる。あるいは、シートとフレームは、チップを取着した状態で取り上げ、反転させ、セレクトプレートに載置することができる。リードの先端部とシートの底面との一時的な取着により、個々のチップの重量を支持するのに十分な強度が得られる。
カートリッジは、集成されてから、図７に関して上記した移動／注入ステーションと同様の移動／注入ステーション３４６（図８）へ前進される。移動／注入ステーションの真空系が作動され、プレナム内に真空を印加し、従って、セレクトプレートの各孔３２８を介して真空を印加する。真空系は更に、真空をポート３３８を介して印加し、従って、シートを上部プレートに対して保持する。この場合にも、幾つかのポート３３６を介して空気を排出してから、移動／注入ステーションは他のポート３３６を介して硬化性液体を供給し、従って、シート２３０の下面とセレクトプレートの上面３３２との間に硬化性液体を供給する。同時に、移動／注入ステーションは上部プラテン３２６をセレクトプレート３２２から離れて、従って、チップ２５８から離れて持ち上げる。各リードの端子端部はシート２３０に固着され、かつ、先端部はチップ２５８に結合されているので、リードは上記した態様で再び変形される。移動および注入後に、集成体の素子は再び所定位置にクランプされ、液体を硬化させる保管ユニットに移送されて、弾性層を形成する。この場合にも、硬化後は、シートと誘電層は個々のユニットを残すように切断される。各ユニットは１つのチップと、変形されたリードによりチップの接点に接続されている電気端子をもった誘電層の連係する部分とを有する。
図８−１１に関して上記した方法の別の変更例においては、個々のチップは、はじめにシートを張設しあるいはシートをフレームに取着することなく、シートに取着される。例えば、シート４３０（図１２）は、連続あるいは半連続ロールから供給することができる。そのために、シート４３０にはシートの個々のリード担持領域４５０と整合されたスプロケット孔４３４を設けることができる。スプロケット孔は、連続するテープ状のシート４３０を、従来のテープ自動化ボンディングテープが整合のために使用されるのと事実上同じようにして整合させるのに使用することができる。シートまたはテープには更に、個々のリード担持領域４５０と精確に整合して基準マーク４５２を設けることができる。これらは、チャック４０４をリードと正しく整合させるために光学系とともに使用することができる。個々のチップ４５８を取着した後は、シートとチップを図１０−１１に関して上記したようにセレクトプレートと係合させ、同様の態様で処理することができる。かかる集成に先立ち、フレーム（図示せず）をシートに取着して、シートの縁部に真空密着シールを提供することができる。
上記した構成について数多くの他の種々の変更と組み合わせを、請求の範囲に記載の本発明から逸脱することなく利用することができるので、好ましい実施の態様についての上記説明は、請求の範囲に記載されている本発明を限定するのではなく例示するものとして解されるべきである。単なる一例として、図１−７の実施の態様においては、個々のチップは、接着剤ではなく真空により底部プラテンに保持することができる。底部プラテンには、図１０−１１のセレクトプレートにおいて利用されているものと同様の孔およびガスケットを配設することができる。逆に、図１０−１１のセレクトプレートの代わりに、接着剤を被着したプラテンを使用することができる。また、連続フィルムをチップの底面に被着し、チップの背面即ち非担持接着面に結合させることもできる。フィルムを、シート３０が真空により上部ボタンに対して保持されるのと実質状同じ態様で真空により底部プラテンに対して保持することができる。この連続フィルムは、処理が終了した後に誘電シートおよび順応性のある層とともに切断して、フィルムの一部が各完成された集成体の一部として残るようにすることができる。
上記した各構成においては、個々のチップのボンディング材料のバンプまたは接点は、高さを幾分変えることができる。ボンディング材料は特にボンディング処理の際に印加される圧力の下で流動することができるので、これらの不均衡を補償し易くするとともに、全てのリードの先端部の全てを確実に結合させることができる。ボンディング材料が使用される場合には、錫−金共融ボンディングにおいて既知の適宜の予防措置を使用すべきである。かくして、錫−金共融結合材料および錫ボンディング材料は、ボンディング前は、銅が錫に拡散するのを避けるために銅から隔離すべきである。更に、凝固した結合材料は、錫を約２０重量パーセント未満にし、残りを金とすることにより、繰り返し応力に対する耐性を高めるのが望ましい。更に、系に存在する錫と金の量は、純粋な錫がどのボンドにも残らないように定めるべきである。純粋な錫は、いわゆる「ホイスカ」即ち純粋な錫の面から延びる金属成長を形成することが知られている。かかるホイスカは、ノイズのような望ましくない電気特性、極端な場合には、隣接する接点に対する短絡を引き起こす可能性がある。
リードの寸法および材料並びに関連する構成は、上記した’７６８出願に開示されている好ましい実施の態様に従って定めることができる。かくして、各リードは、長さを約２００乃至約１０００ミクロン、厚さを約１０ミクロン乃至約２５ミクロン、幅を約１０ミクロン乃至約５０ミクロンとすることができる。リード形成工程の際の素子の上下方向の動きは、湾曲した各リードを完全に真っ直ぐにするほど大きいものであってはならない。’７６８出願に開示されているように、リードは、初期の未変形の状態では真っ直ぐにすることができる。かかる構成においては、シートおよびチップは水平方向および垂直方向に互いに相対的に動かされることにより、各リードの先端部は端子端部へ向けて水平に動く。また、上記した以外のボンディング材料および方法を、リードの先端部をチップの端子に取着するのに使用することができる。かくして、先端部は、液相を形成することのない拡散ボンディングにより、あるいははんだまたは金属担持重合体組成物を使用することにより結合させることができる。ボンディング材料は、めっき以外の方法、例えば、リード先端部浸漬、シルクスクリーニングまたはペーストの塗布などにより被着させることができる。導電性ボンディング材料は、リードの先端部ではなくチップの接点に配設することもできる。あるいは、ボンディング材料を必要としないボンディング法も使用することができる。かかるボンディング法には、例えば、リードの先端部を接点に結合する熱音波および熱圧縮ボンディングなどが含まれる。金以外の、銀、銅および黄銅のような材料をリードに使用することができる。銅以外の金属を端子、導電層およびバイアライナに使用することができる。
リードは当初は、先端部をチップの接点に結合してチップに配置することができる。かかる構成においては、端子端部はシートおよびチップアレイの移動前に誘電シートの端子に結合される。
上記したカートリッジ構成は、ウエハ全体を個々のチップとしてではなく１つのユニットとして取り扱う処理において使用することができる。’７６８出願のある実施の態様に開示されているように、ウエハ全体のあるいはウエハの一部のチップを、リードボンディングおよびリード変形処理により誘電シートの端子に接続することができる。ウエハ全体を処理するには、上記したカートリッジの下部プラテン即ちセレクトプレートはウエハ全体を保持するように構成され、一方、誘電シートのリード担持領域はウエハのチップの間隔に対応する間隔で配置される。
上記した方法においては、移動／注入工程の際の液体封入材料の圧力により、誘電シートを半導体チップから離れて上方へ容易に移動させることができるとともに、取付具の上部プラテン即ちシート側素子が上方へ動かされるときにシートを該素子と容易に係合保持させることができる。本発明の別の実施の態様に係る方法においては、シート側素子の上方への動きは、液体封入材の圧力により全体的に促進することができる。シート側素子の上方への動きは、シート側素子が半導体チップに対して所定の位置に到達したときに、機械的なストッパなどにより拘束されるべきである。本発明の別の実施の態様に係る方法においては、誘電シート５３０（図１３）を、移動工程のはじめに上部プラテン即ちシート側素子との接触から解放させることができるとともに、誘電シートと下部プラテン即ちチップ側素子との間に導入される液体封入材５２５の圧力により上部プラテン即ちシート側素子と接触するように上方へ付勢することができる。この場合にも、集成体はリード５４０を含む。移動工程に先立ち、リードは略水平に配向して配置される。シートが５３０’の破線で示す位置まで上方に付勢されると、各リードは５４０’の破線で示すように垂直方向に延びる形状に変形される。かかる上方の動きの程度は、上部プラテンとチップとの間の間隔により制御される。かくして、液体封入材５２５は、所定の変位を行うように誘導シートを半導体チップから離れて上方へ駆動しかつリードを所定の態様で変形させる加圧流体として作用する。同日付けで出願され、発明の名称が「超小形電子封入方法および装置」(Microelectronic Encapsulation Methods and Equipment)の、同じ譲受人に譲渡されたCraig Mitchellの米国特許出願により詳細に説明されているように、液体封入材は、該封入材のレベルの上方の取付具の中に導入されるガスによって加圧することができる。本明細書においては、この出願を引用してその説明に代える。かくして、取付具またはカートリッジは、シートと半導体チップのアレイが図１３において示すように略垂直方向に延びる垂直配向で傾斜させることができる。気体５２７を、封入材のメニスカス即ち液体レベル５２９の上方に印加することができる。本方法において利用されるカートリッジは、上記したMitchellの仮特許出願に係る取付具とすることができる。Mitchellの出願において更に説明されているように、誘電層は開口を有することができ、これらの開口は上部カバー層により閉止して誘電シートの上面と端子を封入材汚染から保護することができる。更に、底部カバー層５５５は、チップの底面５５８の下に配設するとともに、チップの底面を封入材汚染から保護するようにチップの底面に接着させることができる。加圧された封入材はまた、チップの全てが一体化されたウエハとして配設され、あるいは他の超小形電子素子がチップの代わりに配設される場合に、誘電シートを動かすのに使用することができる。この技術はまた、柔軟な誘電シートの代わりに剛性のある誘電パネルその他の素子が使用される場合にも使用することができる。
本発明の別の実施の態様に係る方法は、個々の領域６５０を組み込んだシート６３０を含む。リード６４０は、シートの下面６３１に配置される。この実施の態様においては、シートの各領域６５０は、単一のチップではなくマルチチップモジュール全体に対応している。各領域内のリード６４０は相互に接続されるとともに、シートの上部側の端子６３４に接続されている。シート６３０は、各領域６５０内のシートの面と平行して水平方向に延びる内部接続リード６３５を有している。かくして、シート６３０は、種々の層間に接続リード６３５が配置されているとともに、種々のリードを個々の回路の必要に応じて互いにかつ端子６３４およびリード６４０に接続するバイアを有する多層シートとすることができる。シート６３０の各領域６５０は、空のスペースまたはけがきランド６５２により画定される。接続リード６３５は、けがき領域６５２を介して延びてはいない。
シート６３０は、上記した態様で張設されかつフレーム６５４に取着されている。図１４に示すように、フレーム６５４は、円形リングとすることができる。個々のチップ６５８は、図８−１１に関して上記したのと同じ態様でシートに取着される。各領域に取着されたチップは、同じであってもよく、あるいはマルチチップモジュールを構成するのに必要とされる場合のように異なるチップを含むものでもよい。例えば、図１４に示すように、領域６５０ａに取着されたチップ６５８ａおよび６５８ｂは、サイズと内部構造が異なる。上記と同じ態様で、ダイ取着ステーションのロボット可視系は、各チップを領域６５０の適正な位置と整合して位置決めする。ダイ取着ステーションの被加熱チャックは、チップをシートと係合させるとともに、各チップの接点をリード６４０の先端部により担持されたボンディング材料と結合させる。この場合にも、チップのボンディング後に、セレクトプレート６２２、下部真空プレナム６２４および上部プラテン６２６が、シート６３０および支持リング６５０とともに集成される。この構成においても、チップはセレクトプレートに取着されたガスケット６２９に担持され、プレートの孔６２８を包囲する。この場合にも、上部プラテン６２６は、セレクトプレート６２２および底部プラテン６２４とシール係合される。フレーム６５４は、介在配置されるガスケットを介して上部プラテン６２６とシール係合される。この場合にも、これらの部材は全て、適宜のクランプその他の機械装置により同時にクランプされ、カートリッジを形成する。
カートリッジは、集成されてから、真空が下部プラテン６２４内に印加されてチップ６５８をセレクトプレート６２２に保持する移動／注入ステーションへ前進される。真空はまた、シート６３０と上部プラテン６２６との間にも印加される。硬化性液体がセレクトプレート６２２とシート６３０との間にポート６３８を介して注入される。同時に、移動／注入ステーションは、上部プラテンをセレクトプレート６２２から上方へ持ち上げることにより、シート６３０をチップ６５８から離れて持ち上げかつリード６４０を変形させる。この場合にも、チップに取着されたリード４０の先端部は、この移動処理の際にシート６３０の下面から離れて破断する。上記と同様の態様で、移動処理によりリードを、上方に延びる、好ましくは湾曲した形状に変形させる。硬化性液体材料は、リードを包囲しかつチップとシートとの間のスペースを充填する。硬化後は、シート６３０はけがきランド６５２で切断され、個々のマルチチップモジュールを分離する。得られたマルチチップモジュールは、シートから離隔配置されたチップを有するとともに、チップとシートとの間を柔軟なリードを有する。上記した実施の態様の場合と同様に、柔軟なリードと硬化した順応性のある材料が熱膨張の差を補償することができるとともに、チップとシートとの不整合を補償することができる。各モジュールのマルチチップは、共通のヒートシンクまたは熱伝導性素子（図示せず）に取着することができる。
上記した構成のこれらのおよび他の変更と組み合わせは、請求の範囲に記載の本発明から逸脱することなく利用することができるので、好ましい実施の態様に関する上記説明は、本発明を限定するのではなく、例示するものとして解されるべきである。
産業上の利用可能性
本発明は、超小形電子集成体の製造に有用である。
本発明は、半導体チップのような超小形電子素子とともに使用する取着および接続装置並びに技術に関する。
背景
現今の半導体チップのような複雑な超小形電子装置は、他の電子構成素子に対する数多くの接続部が必要である。例えば、複雑なマイクロプロセッサチップは、外部装置に対して数百に及ぶ接続部が必要となる場合がある。
半導体チップは、３つの方法、即ち、ワイヤボンディング、テープ自動化ボンディングおよびフリップチップボンディングのうちの１つにより、実装基板の電気トレース(trace)に広く接続されている。ワイヤボンディングの場合には、半導体チップは、チップの底面または背面を基板に当接させ、かつ、チップの接点担持面即ち上面を基板から離れて上方に向けた状態で、基板に位置決めされる。個々の金またはアルミニウムのワイヤが、半導体チップの接点と基板の電流導通パッドとの間に接続される。テープ自動化ボンディングの場合には、予め形成されたリードのアレイを有する柔軟な誘電テープが、半導体チップと基板の上方に位置決めされ、個々のリードはチップの接点と基板の電流導通パッドとのボンディング即ち結合される。ワイヤボンディングおよび従来のテープ自動化ボンディングの双方の場合には、基板の電流導通パッドは、半導体チップにより覆われる領域の外側に配置されるので、ワイヤ即ちリードはチップから周囲の電流導通パッドにファンアウト(fan out)される。全体として副集成体により覆われる領域は、チップにより覆われる領域よりもかなり大きい。従って、集成体全体は実質上大きなもとのなる。超小形電子集成体が動作を行うことができる速度は、そのサイズに逆比例するので、これは重大な問題を引き起こす。更にまた、ワイヤボンディング法およびテープ自動化ボンディング法は一般に最も作業性があり、半導体チップはチップの周辺に沿って延びる列をなして配置されている。これらは一般に、いわゆるエリアアレイで配列、即ち、チップの前面の全てまたは実質的な部分を覆う格子状パターンに配列された接点を有するチップとともに使用するには適さない。
フリップチップ実装技術の場合には、半導体チップの接点担持面は、基板の方を向いている。半導体チップの各接点は、はんだボールを半導体チップの基板または接点上に位置決めし、前面を下に向けてチップを基板に並列配置し、はんだを瞬間的に溶融またはリフローさせることによるなどして、はんだボンドにより基板の対応する導電パッドに接合される。フリップチップ技術によれば、チップ自身の面積よりも大きくない基板の領域を占めるコンパクトな集成体が得られる。しかしながら、フリップチップ集成体は、熱応力を原因とする大きな問題を持っている。半導体チップの接点と基板の導電パッドとの間のはんだボンドは、実質上剛性を有している。使用の際の熱膨張および熱収縮によりチップと基板のサイズに変動が生ずると、これらの剛性のあるボンドに大きな応力を生ぜしめ、ボンドの疲労損傷を引き起こす可能性がある。更にまた、半導体チップは基板に取着する前に試験を行うことが困難であり、従って、集成体が多数の半導体チップを含む場合には特に、最終集成体の所要の出荷品質レベルを保持するのが困難となる。
上記した課題を解決するために、数多くの試みがなされてきた。有効な解決方法が、同じ譲受人に譲渡された米国特許第５，１４８，２６５号および第５，１４８，２６６号に開示されている。これらの特許に開示されている構造体の好ましい実施の形態では、「インターポーザ」（"interposer"）または「チップキャリヤ」と呼ばれる柔軟なシート状構造体が設けられている。好ましいチップキャリヤは、柔軟なシート状上部層に配置された複数の端子を有している。使用の際には、インターポーザは、端子をチップから離れて上を向いた状態にして、チップの前面即ち接点端子面に配置される。次に、端子がチップの接点に接続される。最も好ましくは、この接続は、リードと係合されるツールを使用して、インターポーザの予め形成したリードを半導体チップの接点と結合即ちボンディングすることにより行われる。完成された集成体は次に、チップキャリヤの端子を基板に結合することによるなどして、基板に接続される。リードとチップキャリヤの誘電層は柔軟であるので、チップキャリヤの端子は、リードと半導体チップの接点との間のボンドまたはチップキャリヤの端子と基板との間のボンドに有意な応力を付加することなく、チップキャリヤの端子を半導体チップの接点に対して動かすことができる。かくして、集成体は熱影響を補償することができる。更にまた、集成体は、チップキャリヤの端子と半導体チップ自体の面との間に、例えば、チップキャリヤに組み込まれかつチップキャリヤの誘電層と半導体チップとの間に配置される弾性層として、順応性のある層を有するのが最も好ましい。かかる順応構造によれば、個々の端子をチップへ向けて独立して変位させることができる。これにより、副集成体と試験取付具とを有効に係合させることができる。かくして、多数の電気接点を組み込んだ試験取付具を、端子の高さに小さな変動があっても、副集成体の端子の全てと係合させることができる。この副集成体は、基板集成体の動作に、試験を受けた公知の良好な部材を提供することができるように、基板へ結合する前に試験することができる。これは、極めて経済的であり、かつ、質の向上を図ることができる。
本願優先日後に発行された、同じ譲受人に譲渡された米国特許第５，４５５，３９０号には更なる改良が記載されている。この’３９０特許の好ましい実施の形態にかかる構成素子には、上面と底面とを有する柔軟な誘電上部シートが使用されている。複数の端子が上部シートに装着されている。支持層が上部シートの下に配置されており、この支持層は上部シートから離れた底面を有している。複数の導電性の細長いリードが上部シートの端子に接続され、支持層を介して端子から下方へ略並行して延びている。各リードは、支持層の底面に下端部を有している。リードの下端部は、例えば共融ボンディング金属のような、導電性のボンディング材料を有している。支持層はリードを包囲するとともに支持している。
この種の構成素子は、リードの下端部をチップの接点と係合させるように支持層の底面を半導体チップの接点担持面と並列配置し、次に集成体を高温および高圧に曝すことにより、半導体チップまたはウエハのような超小形電子素子に接続することができる。リードの下端部は全て、半導体チップの接点に実質上同時に結合される。このようにボンディング即ち結合されたリードにより、上部シートの端子は半導体チップの接点と接続される。支持層は、比較的低モジュラスで順応性のある材料から形成することができ、あるいはリードボンディング工程の後に除去してかかる順応性のある材料で置き換えることができる。最終集成体の場合には、比較的柔軟な誘電上部シートの端子は、半導体チップの接点に対して可動とすることにより、試験を行うことができるようにするとともに、熱影響を補償するようにするのが望ましい。しかしながら、’３９０特許の構成素子及び方法は、チップその他の構成素子に対するボンドの全てを単層形成様の処理工程でつくることができるなどといった別の利点も発揮することができる。’３９０特許の構成素子及び方法は、半導体素子その他の超小形電子素子とともに使用する場合に特に有利である。
本願の優先日の後に同じく発行された米国特許第５，５１８，９６４号（「’９６４特許」）には、更に別の改良点が開示されている。本明細書では、この’９６４特許を引用してその説明に代える。’９６４特許に係る好ましい方法は、第１の面を有する誘電接続構成素子即ち第１の素子に、複数の端子と第１の面に沿って延びる対応する複数の細長い柔軟なリードとを設ける工程を備え、各リードは第１の素子の端子の１つに取着された端子端部を有するとともに第１の面と平行する略水平方向へ端子端部から偏位した先端部とを有している。望ましくは、全てのリードの先端部は、第２の素子の接点のうちの連係する１つに取着される。この好ましい方法はまた、リードの先端部の全てをその端子端部に対しておよび第１の素子に対して動かして先端部を第１の素子から離れて曲げることにより、リードの全てを同時に形成する工程を含む。望ましくは、各リードの先端をその端子端部に対して動かす工程は、第２の素子を第１の素子に対して動かす工程を含む。第１と第２の素子は、互いに離れて垂直方向に動くのが望ましく、かつ、各リードの先端部をその端子端部へ向けて水平にかつ端子端部から離れて垂直に曲げるように、素子の作動連係する面と平行する水平方向へ動くこともできる。これにより、リードが略垂直方向下方へ第１の素子から離れて延びる成形位置へ向けてリードを変形させることができる。本発明のこの観点に係る方法は、リード形成工程の後にリードの周囲に流動性のある、望ましくは、順応性のある誘電材料を射出し、次いで、この流動性材料を硬化させて誘電支持層をリードの周囲に形成する工程を含むことができる。
’９６４特許に係る特に好ましい方法にあっては、一方の素子は端子構造を有する柔軟な誘電上部シートであり、他方の素子は１つ以上の半導体チップである。かくして得られる集成体は、垂直方向に延びる湾曲した柔軟なリードにより半導体の連係する接点に接続された端子構造を有する誘電上部シートを有し、この誘電上部シートは誘電支持層により半導体チップから離隔して配置される。端子構造体は、回路パネルのような基板に接続されることにより、半導体チップの接点に導電連通することができる。誘電上部シートの各端子構造体は、半導体チップの接点に対してチップに平行な水平方向に可動自在となっていて、チップと基板との熱膨張の差を吸収するとともに、誘電上部シートに接離して垂直方向に可動自在となっていて、試験と集成を容易に行うことができるようにしている。従って、得られる集成体は、上記した米国特許第５，１４８，２６５号および第５，１４８，２６６号に係る好ましい集成体と同様の利点を発揮することができる。
’９６４特許の好ましい方法においては、一方の素子は接点を有する複数の半導体チップを組み込んだウエハのようなマルチチップユニットとすることができ、他方の素子は複数の領域を有するように複数のこれらの半導体チップ上を延びる誘電シートとすることができるとともに、各領域は各チップと対応する。かかる構成においては、第２の素子、この場合には、半導体チップの接点にリードの先端部を取着する工程は、複数のかかる領域、望ましくはかかる領域の全てにおけるリードの先端部を半導体チップの接点または誘電上部層の端子構造体に同時にボンディング即ち結合して、各領域を各チップに接続する工程を含む。この方法は更に、半導体チップを有するウエハと誘電上部シートとの間に流動性誘電材料を射出しかつ誘電材料を硬化させて、動かす工程即ち移動工程の際または後に順応性のある誘電支持層を形成する工程と、次いで、マルチチップ素子即ちウエハからチップを切断しかつチップおよびシートの連係領域をそれぞれが有する個々のユニットを形成するように領域をシートから切断する工程とを含むことができる。
リードの先端部を第２の素子に取着する工程は、リードが当初の未変形の状態にあるときに、リードの先端部を半導体チップの接点または誘電上部シートの端子構造体に結合する工程を含むのが望ましい。かくして、先端部の全てがチップの接点または誘電上部シートの端子構造体に同時に結合される。一回の同時ボンディング操作により、数千のリードをボンディング即ち結合させることができる。リードは接点に結合されるときには、当初の未変形の状態にあるので、リードの先端部の位置は、この段階で十分に制御される。これにより、リードの先端部を誘電上部シートの端子構造体または半導体チップの接点と容易に整合させることができる。
’９６４特許には、マルチチップユニットが、共通の支持体に取着したウエハから前もって切断したチップのような別体をなすチップの集成体を組み込む方法が開示されている。
本発明は、半導体チップと構成素子の試験を行い、次いで、機械的に形成されたウエハアレイを独立した半導体チップユニットまたは２つ以上の半導体チップの集成体に切断することができるように接続された機械的なウエハアレイを形成するように、連係する接続構成素子を有する複数の独立した別体をなす半導体チップと、支持体即ち保持基板とを組み込む改良された方法および装置を提供するものである。
発明の開示
本発明の一の観点によれば、半導体チップ集成体の製造方法が提供されている。本発明のこの観点に係る方法は、接点担持面と該面に配設された接点をそれぞれが有する複数の別体をなす半導体チップを提供する工程を備えるのが望ましい。チップはアレイに配置されているが、それぞれのチップ担持面が共通の方向を向きかつアレイの第１の画成するように配列されている。好ましくは、接点担持面は、実質上互いに共面をなしている。端子を有する柔軟な誘電シートのような接続構成素子も設けられており、誘電シートは、アレイのチップの接点担持面に配置されている。複数の細長い金属リードが、誘電素子とアレイの半導体チップのそれぞれの第１の面即ち接点担持面との間に配設されている。各リードは、誘電シートの端子に取着された第１の端部と、アレイの半導体チップの第１の面即ち接点担持面の接点に固着された第２の端部とを有している。チップは、支持体即ち保持素子上にアレイの形態で保持することができる。
本発明の方法はまた、誘電上部シート即ち接続構成素子とアレイの半導体チップとを互いに対して動かすことにより、リードの第１の端部の全てを第２の端部の全てに対して同時に変位させ、かつ、好ましくはリードの全てを略垂直法に延び、望ましくは湾曲した形状に形成することにより、リードを形成する工程を含む。この方法は、最も好ましくは、形成工程の後に誘電シートを細分割して、連係する半導体チップの１つまたは少数のチップに接続された誘電上部シートの１つの分離された領域を残すことにより、１つの半導体チップまたは少数の半導体チップと、誘電上部シートの連係領域とをそれぞれが含む個々のユニットを形成する工程を更に含む。
チップをアレイに配設する工程は、各チップの第１の面即ち接点担持面が保持素子から離れた方向を向くように個々の半導体チップを支持体即ち保持素子に取り外し自在に装着あるいは配置する工程を含むことができる。誘電上部シートは、誘電上部シートの各領域が各半導体チップと整合するようにシート全体を支持体即ち保持素子と整合させることによりこの予め形成されたアレイと整合され、誘電上部シートの各領域の端子は整合された半導体チップの接点にリードによって接続される。
あるいは、チップのアレイは、誘電シートの種々の領域に個々のチップを結合させることにより形成することができる。各チップは、シートの連係する領域と独立して整合させることができるとともに、かかる領域においてリードに結合させることができる。全てのチップがシートに結合されてから、チップを保持素子と係合させることができる。
本発明のこの観点に係る好ましい方法は、幾つかの利点を提供することができる。別体をなすチップを使用するので、チップは予め試験を行うことができ、悪いチップを処理から取り除くことができる。更に、誘電シートの悪い領域は、シートを予め試験することにより識別することができる。これらの領域に通常連係するチップは、削除することができる。形成されるウエハアレイのサイズは、個々のウエハのサイズよりも大きくあるいは小さくすることができる。更にまた、チップ間の間隔は、ウエハにおいて提供される間隔よりも大きくすることができる。これにより、結合および切断工程における問題をなくすことができる。更に、チップの接点は、上部シートの端子と精確に整合させることができる。かかる精確な整合により、チップの接点が小さい接点ピッチで接近して配置されている場合でも、この方法を使用することができる。
本発明の別の観点によれば、保持素子と、電気接点を有する接点担持面をそれぞれが有する複数の別体をなすチップとを備えた半導体チップアレイが提供されている。チップは、接点担持面が保持素子から離れて上を向くことによりアレイの第１の面を画定し、接点が第１の面で露出されるように、保持素子にアレイとして取着される。半導体チップは、チップの接点が互いに対して所定の位置に配置されるように、保持素子の所定の位置に装着される。本発明のこれらの観点に係る半導体チップアレイは、上記した方法において使用することができる。
本発明の別の観点によれば、半導体チップをシートに取着する装置が提供されている。本発明のこの観点に係る装置は、複数のチップを保持する手段をそれぞれが有する複数のチップ側素子と、誘電シートを保持する手段をそれぞれが有する複数のシート側素子とを備えるのが好ましい。装置は、前記シート側素子とチップ側素子を互いに取着して、１つのチップ側素子と１つのシート側素子とをそれぞれが有するカートリッジを形成する手段を更に備えるのが好ましい。動き即ち移動ステーションが配設されており、このステーションは、カートリッジのシート側素子とチップ側素子とを所定の動きを介して互いに対して動かすことにより、チップ側素子により担持されるチップとシート側素子により担持されるシートとを互いに対して変位させる手段を有する。この装置はまた、カートリッジを前記チップおよびシートとともに前記移動ステーションに逐次提供する手段を備えるのが好ましく、前記チップとシートは、前記チップと前記シートとの間を延びるリードにより互いに接続されている。かくして、リードは、前記移動ステーションにおいて前記動きが行われると変形する。
装置はまた、前記各カートリッジ内に支持されたチップとシートとの間に硬化性材料を注入する手段と、複数のカートリッジを保持するようになっている保管素子とを有することができる。かくして、他のシートとチップの集成体を移動ステーションで処理しながら、多数のシートとチップの集成体を硬化のために注入後に保持することができる。保管素子は、被加熱保管領域を含むことができる。
提供手段は、複数の別体をなす半導体チップを受け入れ、かつ、該チップを１つの前記シート側素子により保持された誘電シートとチップまたはシートにより担持されたボンディングリードとに取着することにより、リードをチップとシートとの間に接続するチップ取着手段を含むことができる。提供手段はまた、１つの前記チップ側素子をシートに取着したチップと係合させる手段を含むことができる。チップ取着手段は、チップを一時的に保持するチャックと、チャック従ってチップを加熱するヒータと、前記チャックにより保持されるチップをシートと整合させるようにチャックをシートに対して動かす手段およびチャックをシートへ向けて前進させることによりチップを前進させてシートと係合させる手段とを有することができる。
本発明のこれらのおよび他の目的、構成および利点は、添付図面に関してなされている以下の好ましい実施の形態についての詳細な説明から一層容易に明らかとなるものである。
【図面の簡単な説明】
図１は、本発明の一の実施の形態に係る方法を示す工程系統図である。
図２は、図１の方法において使用される装置を示す概略斜視図である。
図３Ａは、図２の方法において使用される構成素子の拡大部分平面図である。
図３Ｂは、構成素子の変形例を示す図３Ａと同様の図である。
図４は、図３Ａの構成素子とともに使用される別の構成素子を示す図３Ａと同様の図である。
図５、６および７は、図１−４の方法における別の段階における構成素子を示す部分概略断面図である。
図８は、本発明の実施の形態に係る方法を示す工程系統図である。
図９は、図８の方法において使用される装置を示す概略図である。
図１０は、図８および９の方法において使用される別の素子を示す分解図である。
図１１は、図８−１０の方法の一の段階において使用される構成素子を示す部分断面図である。
図１２は、本発明の別の実施の形態に係る方法において使用される構成素子を示す概略斜視図である。
図１３は、本発明の更に別の実施の形態に係る方法において使用される構成素子を示す概略斜視図である。
図１４は、本発明の別の実施の形態に係る構成素子を示す概略斜視図である。
図１５は、方法の後の工程における図１４の構成素子を、他の構成素子とともに示す概略断面図である。
発明を実施するための形態
本発明の一の実施の形態に係る方法においては、先づ、誘電シート素子３０（図２、４および５）が提供され、この誘電シート素子３０は、導電層を有する上面３２と、誘電層３０の上面に配設されかつ導電層３２から隔離された複数の端子３４とを有している。各端子は、シート３０からシートの底面３３へ延びる導電バイアライナ(via liner)３６（図５）を有している。リード４０が、各バイアライナ３６、従って、各端子３４に接続されている。各リードの端子端部４２は、バイアライナに固着されているとともに、バイアライナおよび端子を介してシートに取着されており、一方、端子端部から離隔した各リードの先端部４４は小さな、弱く結合された取着素子即ちボタン４６によりシート３０に解放自在に取着されている。各リードにはまた、端子端部に熱活性化ボンディング材料４８が設けられている。図４に明瞭に示すように、各リード４０は、端子端部４２と先端部４４との間でシート３０の面と平行する水平方向に湾曲して形成されている。
これらのリードの構造および形成は、上記’９６４特許に記載のようにして実質上行うことができる。簡単に述べると、この種のリードは、銅その他のエッチングが容易な金属の層をシート３０の底面に設け、リードの形態をなす、金その他の柔軟な実質上耐エッチング性のある金属を銅層に被着することにより形成することができる。被着された各リードは、端子端部に比較的大径の円形素子を有するとともに、先端部により小径の円形端部素子を有しており、これらの端部間のリードの幅は双方の円形素子の直径よりも小さく形成されている。エッチング溶液に曝すと、エッチング溶液はリードと円形の端部素子とにより覆われていない銅層の領域を攻撃する。エッチング溶液はまた、リードの下を切り取り、各リードを実質上シートがない状態にする。先端部の円形端部片は、下にある層の部分を保護することによりボタン４６を形成し、端子端部にある対応する円形端部片は、端子端部とバイアライナ３６との間に接続部を形成する銅層の一部を保護する。ボンディング材料４８は、錫、シリコン、ゲルマニウムまたはこれらの組み合わせのような拡散ボンディングまたは共融ボンディング材料とすることができ、エッチング工程の前または後にめっきにより被着することができる。
シート３０のリードは、複数の領域５０に配置される。各領域５０については、リードは規則的なグリッドパターンに配置され、各領域５０内のリードの先端部４４は、シートとともに集成されるべきチップの接点の間隔と対応する間隔で行と列に配置される。領域５０は、シート上に規則的なパターンで配列され、けがき(scribe)ランド５２と呼ばれる空間が領域間に画定される。一般的には、各領域における隣接するリード間のピッチまたは距離は、約１．５ｍｍよりも小さく、より好ましくは約１．０ｍｍ以下とすることができる。０．５ｍｍ未満のピッチを採用することができる。この方法の第１の段階においては、シート３０が張設され、次いで、高温接着剤によりフレーム５４に結合される。フレーム５４は、この方法において使用されるチップの熱膨張係数と略等しい熱膨張係数を有するモリブデンのような材料から形成するのが望ましい。シート３０は、先づ、シートの縁（図示せず）をフレーム５４よりも大きい外側フレーム（図示せず）に結合して、シートと外側フレームを第１の硬化温度に保持することにより張設することができる。この予備結合工程の後に、外側フレームをシートとともに高い第２の硬化温度、好ましくは約１７０℃にし、シートと外側フレームが熱平衡に到達するのに十分な時間この高温に保持する。外側フレームの熱膨張係数は、シートよりも実質上大きく、従って、シートは加熱処理の際には大きな張力下におかれる。例えば、外側フレームは、高い熱膨張係数を有するアルミニウムその他の金属から形成することができる。フレーム５４もまた、同じ高温とされる。シート、外側フレームおよびフレーム５４が高温にあるときには、フレーム５４はDow Corning Q36611のような高温接着剤を使用してシートに結合される。次に、外側フレームを、シートを切断することにより除去することができる。フレーム５４の熱膨張係数が外側フレームよりも小さいので、シートは、シートとフレームが冷却されるときに張力を受ける。フレーム５４は図面では矩形として示されているが、他の形状も使用することができる。特に、ピッチが約０．５ｍｍよりも小さい場合には、円形フレームが好ましい。本発明は動作に関して何らの理論にも限定されるものではないが、円形フレームはより均一な張力をシートに加えることができるものと考えられる。外側フレームも円形とすることができる。
別の動作においては、複数の個々の別体をなす半導体チップ５８は、保持素子即ち下部プラテン６０に対して組み立てられる。抜き取り／配置(pick and place)ユニット６５がこのために使用される。ユニット６５は、広く一般的な構造とすることができ、アーム６４と、チャック６６と、チップ取り入れコンベヤ７０および下部プラテン６０を包含する所定の運動範囲に亘ってアームおよびチャックを動かす、参照番号６８で全体示されているアクチュエータとを有している。ユニット６５はまた、チップがチャック６６に保持されているときに各チップの実際の位置を検出するとともに、下部プラテン上の基準マーカ７２の位置を検出するロボット可視系７６を含んでいる。アクチュエータ６８は、ロボット視認系７６からの信号に応答する。抜き取り／配置ユニットは、かくして、各チップ５８を底部プラテン６０に、底部プラテン上の基準マーク７２と精確に整合された配向位置で配置する。チップは、全てのチップの接点担持面即ち前面５９が実質上共面をなすとともに下部プラテン６０から離れて上を向いた状態で、アレイに配置される。チップは互いに離隔した位置に配置され、チップ間には溝(gutter)スペース６２が画成される。下部プラテンに対して組み立てる前に、各チップは、背面に接着剤が被着され、従って、プラテン６０に配置されるときに所定の位置に確保される。この実施の形態の変形例においては、底部プラテンには、各チップが接着剤の代わりに印加される真空により底部プラテンに係合保持されるように、真空プレナムおよび孔を配設することができる。かかる構成は、図８−１１に関して以下において説明するセレクトプレート集成体と同様のものすることができる。底部プラテン６０はまた、上面に開口するポート６１を有しており、これらのポートは通路を介してプラテンの縁部の開口６３に接続されている。ポート６１は、チップとプラテンの縁部との間の溝スペースのような、チップによっては占められていない領域に位置するように配置される。
各チップ５８は、チップの前面５９に規則的なグリッド即ち格子状に配列された接点６４を有する。各チップの接点のアレイは、シートの各領域５０内のリード先端領域４４（図４）のアレイと対応している。各チップの接点のアレイは図３Ａに示すようなエリアアレイとすることができ、接点は各チップの前面５９に実質上規則的な間隔で分配される。あるいは、接点のアレイは、各チップの縁部に沿った接点６４’（図３Ｂ）の列だけを含むことができる。いずれの場合にも、接点のアレイは、典型的には、各チップの各隅部に隣接して少なくとも１つの接点６４ａまたは６４ａ’を有する。溝スペース６２は、隣接するチップのこれらの隅部接点間に実質的なスペースを提供する。チップ間の溝スペース６２は、シート３０の領域５０間のけがきランド５２に対応している。好ましくは、各溝スペース６２は、同じチップの隣接する接点間の間隔と少なくとも等しい幅を有する。各溝スペースは少なくとも約１ｍｍ、好ましくは少なくとも約１．５ｍｍとすることができる。溝スペースは、ウエハが形成されるときに、隣接するチップ間に残るソーレーン(saw lane)即ち空きスペースよりも実質上広くすることができる。通常は、これらのスペースは、ウエハ形成の際にできるだけ多数のチップが所定サイズのウエハに収容されるように、できるだけ狭く形成される。隣接するチップ間のスペースがこのように狭いと、チップの隅部の接点６４ａは互いに著しく接近して密集配置されるものとなる。このような密集配置を行うと、以下に説明するその後のリードボンディング操作が妨害を受けることになる。
方法の次の段階８０においては、フレーム５４は、整合取付具７８と、機械可視カメラ８４および制御系８６により制御される作動系８２とを使用して、底部プラテン６０と整合される。機械可視系は、シート３０の基準マーク８８を、下部プラテン６０および制御アクチュエータ８２の基準マーク７２とともに検出して、フレーム５４とシート３０を、シート３０と平行しかつチップ５８の面と平行する水平方向に動かす。この動きは、基準マークを整合させるように制御される。かかる整合が行われると、シート３０の各領域５０は、対応するチップ５８と整合され、各リードの先端部４４はチップの対応する接点６４と整合される。シート３０と整合した、透明な好ましくは石英中心部９２を有する仮上部プラテン９０がシート３０および底部プラテンと係合される。図２に概略示されている整合ピン９３が、上部プラテンの縁部の孔と整合され、上部プラテンが底部プラテンおよびフレームに対して水平方向に動かないように固定する。上部プラテンは、チップに対して動かないようにシートに載置保持されている。完成された集成体は、カートリッジとも呼ばれるが、被加熱包囲体即ちオーブンに収納された一対の対向する被加熱プレス板を有するヒートボンディングプレス（図示せず）に移送される。
ヒートボンディング工程９６（図１）においては、上部プラテン９０はシート３０の上面へ下方向に押圧される（図５および６）。上部プラテンの中央部９２は、シートをチップ５８の全面に対して下方へ付勢するとともに、各リードの先端部４４を付勢して適宜のチップ接点６４と係合させる。カートリッジは、集成体の温度がボンディング材料４８を活性化するのに必要な温度に到達するまで、ヒートボンディングプレスに保持される。ボンディング材料はリード４０の金と合金を形成することにより、一時的な液相を形成する。液相はまた、チップの接点６４と結合する。余分な金はボンディング材料に拡散するので、混合した材料の固相線が上昇してボンディング材料は固化することにより、各リードの先端部と接点６４との間に固体のボンド９８（図６）を形成する。かかる操作全体を通じて、リードの先端部はシート３０に固着保持され、従って、シートの所定の位置に保持される。このボンディング操作の変形例においては、空気のような気体が上部プラテン９０とシートの上面との間に加圧下で導入され、シートを下方へ付勢してチップと係合させる。
次の段階１００においては、カートリッジは、ヒートボンディングプレスから取り出され、ボンディング上部プラテン９０の代わりにアルミニウムのような金属から形成された注入上部プラテンが配置される。ボンディング上部プラテン９０は、別のボンディング操作において他の底部プラテンとともに再使用される。注入上部プラテン１０２は、ポート１０８に接続された多数のチャンネル１０６と隆起１０４とを有している。注入上部プラテン１０２がシート３０およびフレーム５４と係合されると、弾性シールリング１１０（図２）がプラテンとフレーム５４の上面との間に係合配置される。同時に、別の弾性シールリング１１２が底部プラテン６０とフレーム５４との間に係合配置される。プラテン１０２、フレーム５４およびプラテン６０は、クランプ９４によりともに把持され、移動／注入操作部１２３（図１）へ前進される。移動／注入ステーションは、（従来の真空ポンプ、受け器およびレギュレータの組み合わせのような）真空源１１８と、ベースプレート１２０と、アクチュエータ１２２とを有している（図７）。アクチュエータ１２２は、従来の連係装置（図示せず）を介して注入上部プラテン１０２に係合し、かつ、このように係合されたプラテンを所定の垂直方向の移動を通じてベースプレート１２０から離れて動かすようにしている。ベースプレート１２０は、底部プラテン６０と係合するように配置されており、従来の把持装置、ボルトその他の固定具を配設して、プラテン６０の底面をベースプレート１２０と係合保持させるようにすることができる。移動／注入ステーションはまた、硬化性液体源１２４を有している。好ましくは、硬化性液体は、硬化したときに、弾性材またはゲルのような順応性のある物質を形成する。Dow Corning Sylgard577硬化性シリコーンゲルのような材料が好ましい。
注入上部プラテン１０２、フレーム５４（図２）および底部プラテン６０を含むカートリッジが移動／注入ステーションにおいて提供されると、底部プラテンはベースプレートと係合され、上部プラテンはアクチュエータ１２２に連係される。上部プラテンの真空ポート１０８は、真空源１１８に接続される。カートリッジは、チップ側素子即ち下部プラテン６０がベースプレート１２０と係合し、かつ、シート側素子即ち注入上部プラテンがアクチュエータ１２２と係合するように、移動／上昇ステーションにおいて係合される。上部プラテン１０２の真空ポート１０８は、移動／上昇ステーションの真空源１１８に接続されている。硬化性液体源１２４は、下部プラテン６０の１つの外部開口６３Ａに接続されている。従って、硬化性液体源は、下部プラテン６０の面のポート６１ａの１つに接続されている。真空源１１８は、バルブ１２６を介して下部プラテンの別の開口６３ｂに接続され、従って、孔６１ａから離隔した下部プラテン１０２の別のポート６１に接続されている。アクチュエータ１２２は上部プラテン１０２を所定位置に保持するように係合されるので、プラテンはシールリング１１０を介して下部プラテンを押圧するとともに、フレームはシールリング１１２を介して下部プラテン６０を押圧する。この状態では、シート３０は、図６と実質上同じ位置に保持される。
真空源１１８は、シートとプラテン１０２との間から空気を除去するように作動される。バルブ１２６は、ポート６３ｂ、従って、孔６１ｂを真空源と接続するように開口されている。真空源が空気をシート３０と下部プラテン６０との間にスペースから引き出すと、液体源１２４が作動されて液体をポート６３ａおよび孔６１ａを介してスペースに注入する。バルブ１２６は、閉止されると真空源に通じる通路をブロックする。液体が注入されているときに、アクチュエータ１２２はチップ側素子即ち下部プラテン６０から離れて上方へ上部プラテン１０２即ちシート状素子を引っ張るように係合される。シート３０は、シートと下部プラテンとの間に注入されている加圧液体と上部プラテンの溝１０６に保持されている真空との組み合わせ作用により上部プラテン１０２に対して保持される。
シート側素子が上方へ移動すると、各端子３４と各バイアライナ３６は上方へ動くので、リードの端子端部４２は上方へ動く。アクチュエータ１２２は、上部プラテン、従って、シート３０およびリードの端子端部を所定の垂直方向の範囲を亘って上方に前進させる。チップ５８に固定されているリードの先端部４４は、その元の位置に保持される。かくして、各リード４０は、図７に概略示する湾曲状態に変形される。この状態では、リードは、接点端部４４から端子端部４２へ実質的な垂直方向の拡がりを持っている。この処理の際には、解放自在に結合されたボタン４６はシート３０から解放することにより、リードの接点端部４４はシートから離れて動くことができる。アクチュエータ１２２は上部プラテンを上方へ動かすように操作されるので、クランプ９４は係合を解除即ち脱合される。上方への移動後、クランプ９４は再係合され、上部プラテンを底部プラテンに対して所定の位置に保持する。ポート６３ａおよび６３ｂは閉止され、カートリッジは移動／注入ステーションから脱合される。
次に、カートリッジは、注入された液体を硬化させかつリードおよびチップを包囲する弾性層即ちゲル層を形成するのに十分な時間、従来のオーブン即ち保管および硬化ユニット１３０の中へ移される。硬化後、カートリッジは除去／切断ステーションへ前進され、ここで上部プラテン１０２は除去される。集成体は、シート３０のランド５２において（図４）および隣接するチップ間の整合された溝スペース６２において（図３ａ）切断が行われる。かくして、シート３０と順応性のある層の双方が切断されるので、各チップとシート３０の連係する部分とは別体のユニットを形成する。切断操作は、従来のソー、ナイフまたはパンチダイセットを使用して行うことができる。集成体の隣接するチップ間には大きなクリアランスがあるから、切断操作は特に狭いトレランスを必要としない。更にまた、チップは既に互いに分離しているので、切断操作にあたってはシリコンウエハを切断する必要がない。チップは、集成体を下部プラテンから剥がすことにより、切断操作前に下部プラテン脱結合され、あるいは個々のユニットを下部プラテンから剥がすことにより切断後に脱結合される。次に、プラテンとフレームは、別のシートおよび別のチップとともに再使用される。この方法において使用される装置は、多数の下部プラテン６０と、上部注入プラテン１０２と、フレーム５４とを含むのが好ましく、従って、多数のカートリッジを含む。一のカートリッジは結合即ちボンディング工程９６において係合されるが、他のカートリッジは移動／注入ステップ１２３において処理することができ、一方、多数のカートリッジは硬化工程１３０を行うことができる。
上記した方法においては、下部プラテン６０において集成されたチップのアレイは、ウエハ全体のチップが上記した’７６８出願のある好ましい実施の形態においてリードに結合される態様と同様の態様で処理されて、シート３０のリードに結合される。ある意味において、下部プラテンのチップの集成は、「人工」または「被集成」ウエハとして作用する。チップ製造の際に形成される実際のウエハではなく、集成された即ち人工のウエハを使用すると、幾つかの有意な利点が得られる。上記したように、大きなスペースが隣接するチップ間に確保することができる。これにより、ボンディング操作およびその後の切断操作が簡素化される。また、集成体の形成において使用されるチップは、チップを処理から除外することができるように、標準的なチップ試験技術を使用して個々に保護することができる。シート３０は、この処理の前に検査しおよび／または試験することができる。シートのいずれかの領域５０において欠陥が認められたときには、チップ５８を除外する。好ましくは、除外されたチップは、不作動として明記されたほぼ同じサイズのブランクまたはスクラップチップと置き換えられる。これにより、注入工程の際に硬化性材料の流れの正常なパターンが確保される。
この方法により得られる個々のユニットは、’７６８出願の好ましい実施の形態に従って形成されるものと実質上同様である。’７６８出願に詳細に説明されているように、垂直方向に延びる湾曲したリードおよび弾性層により、各端子３４はチップの前面と平行する水平方向およびチップの前面に対して接離する垂直方向の両方向にチップに対して動くことができる。これにより、完成された集成体の試験が著しく容易になるとともに、集成体が基板の接点パッドに結合された端子とともに基板に装着されたときの基板の熱膨張および熱収縮を補償することができる。
本発明の別の実施の形態に係る方法においては、チップのアレイはシートの底面に形成される。この方法において使用されるシート２３０は、各チップにそれぞれが対応する個々の領域２５０を有している。リード２４０は、上記と同じ態様でシートの底面２３１に配置される。この実施の形態に係る方法においては、シートは、上記と同じ態様で張設されてフレーム２５４に取着される。方法の次の段階においては、フレームとシートは前進され、ダイ取着ステーションに下側を上にして載置される（図９）。ダイ取着ステーションは、ベースプレート３０２と、内部ヒータ３０６を有する真空チャック３０４とを含んでいる。ダイ取着ステーションはまた、水平なアクチュエータ３０８とチャック３０４を３次元方向に動かす垂直アクチュエータ３１０とを有する取り上げ／配置機構を含んでいる。水平アクチュエータは、チャックをベースプレート３０２の面と平行して水平方向に動かすことができ、一方、垂直アクチュエータはチャックをベースプレートと接離するように動かす。ダイ取着ステーションは更に、この方法において使用されるべきチップを保持するチップインフィード(infeed)ステーション３１２を有する。インフィードステーション３１２は、ラック、コンベヤ、更なる真空チャックなどのような従来のチップ取り扱い装置を組み込むことができる。ダイ取着ステーションは更に、ロボット可視系３１４および連係する制御系３１６を含む。ロボット可視系３１４は、チャック３０４により担持されるチップの位置２５８を検出するとともに、シート２３０の基準マーク２８８の位置を検出するように適合された従来のユニットである。
シートとフレームがダイ取着ステーションのベースプレート３０２に下側を上にして配置された状態で、制御ユニット３１６はアクチュエータ３０８および３１０を作動させ、チャックをインフィード部にある１つのチップ２５８と係合させるとともに、チャックをシートの一の領域２５０と整合させるように動かす。チャックは、リードに担持されているボンディング材料を作動させるのに十分な高温に保持される。例えば、ボンディング材料が錫を含む場合には、チャックは約３０５℃に保持することができる。高温のチップがリードの端子端部のボンディング材料と係合すると、ボンディング材料は液相を形成する。この液相は、リードおよび接点からの更なる金がボンディング材料の中に拡散すると凝固する。好ましくは、アクチュエータ３１０は、チャックを大きな力で、望ましくはボンド面積平方ミリメートルを基準として、約１．５ｘ１０3ｇ／ｍｍ2乃至約６．２ｘ１０3ｇ／ｍｍ2（約１乃至４グラム／平方ミル）で下方へ付勢する。ボンド面積は、水平面におけるボンディング材料全質量の全面積である。
この操作においては、各チップは一の領域２５０においてリードの先端部と整合されて結合される。チップが全ての良好な領域２５０に結合されると、スクラップチップがいずれかの欠陥領域に結合される。方法の次の工程３２０においては、完成されたカートリッジ集成体が、セレクトプレート３２２（図１０及び１１）、真空プレナム３２４の形態をなす下部プラテンおよび上部プラテン３２６をフレーム２５４およびシート２３０とともに集成することにより形成される。セレクトプレート３２２は、シート２３０の領域２５０のパターンと対応するパターンで、従って、シートのチップのアレイにおけるチップのパターンと対応するパターンで配置された孔３２８を有する略平坦なプレートである。ガスケット３３０が、各孔３２８の周辺部の周囲に配置されている。各ガスケットは、プレートの上面３３２の中へわずかにくぼんでいるので、ガスケットの上面はプレートの上面と略面一となっている。セレクトプレート３２２は更に、上部面３３２と、図１１においては１つが図示されている、上部面３３２の上方のスペースに開口するポート３３６とから上方へ突出するリム３３４を有している。リム３３４の上縁部には柔軟な圧縮自在のガスケット３３８が配設されている。ガスケット３４０が、上部プラテン３２６とフレーム２５４との間に係合配置されている。上部プラテンは更に、柔軟なガスケット３３８と係合することにより、リム３３４にシールされ、従って、セレクトプレート３２２にシールされる。
真空プレナム３２４はフランジ３４２を有し、別のガスケット３３４がフランジとセレクトプレートとの間に配置されている。これらの部材の全ては互いに係合されてカートリッジを形成し、適宜のクランプ（図示せず）により同時にクランプされる。カートリッジはまた、カートリッジの素子が互いに対して水平方向に動かないようにするために、位置決めピンおよび孔その他の位置決め素子を有することができる。セレクトプレートがチップと係合するときにはチップは既にリードに取着されているので、セレクトプレートをチップと精確に整合させる必要はない。各チップがセレクトプレートの適宜のガスケット３３０と係合すると、集成体は正しい機能を行う。即ち、セレクトプレートに対する各チップの位置並びにフレーム２５４およびシート２３０に対するセレクトプレートの位置は、チップの接点とリードとの整合には何らの役割も行わず、この整合はチャック３４を適宜配置することにより行われる。かくして、セレクトプレートは、手で、あるいはセレクトプレートが係合の際にチップを動かさないように簡単な取付具を使用して、フレームおよびシートに対して組み立てることができる。この集成体は、シートおよびフレームがダイ取着ステーションのベースプレート３０２に載置した状態で形成することができる。あるいは、シートとフレームは、チップを取着した状態で取り上げ、反転させ、セレクトプレートに載置することができる。リードの先端部とシートの底面との一時的な取着により、個々のチップの重量を支持するのに十分な強度が得られる。
カートリッジは、集成されてから、図７に関して上記した移動／注入ステーションと同様の移動／注入ステーション３４６（図８）へ前進される。移動／注入ステーションの真空系が作動され、プレナム内に真空を印加し、従って、セレクトプレートの各孔３２８を介して真空を印加する。真空系は更に、真空をポート３３８を介して印加し、従って、シートを上部プレートに対して保持する。この場合にも、幾つかのポート３３６を介して空気を排出してから、移動／注入ステーションは他のポート３３６を介して硬化性液体を供給し、従って、シート２３０の下面とセレクトプレートの上面３３２との間に硬化性液体を供給する。同時に、移動／注入ステーションは上部プラテン３２６をセレクトプレート３２２から離れて、従って、チップ２５８から離れて持ち上げる。各リードの端子端部はシート２３０に固着され、かつ、先端部はチップ２５８に結合されているので、リードは上記した態様で再び変形される。移動および注入後に、集成体の素子は再び所定位置にクランプされ、液体を硬化させる保管ユニットに移送されて、弾性層を形成する。この場合にも、硬化後は、シートと誘電層は個々のユニットを残すように切断される。各ユニットは１つのチップと、変形されたリードによりチップの接点に接続されている電気端子をもった誘電層の連係する部分とを有する。
図８−１１に関して上記した方法の別の変更例においては、個々のチップは、はじめにシートを張設しあるいはシートをフレームに取着することなく、シートに取着される。例えば、シート４３０（図１２）は、連続あるいは半連続ロールから供給することができる。そのために、シート４３０にはシートの個々のリード担持領域４５０と整合されたスプロケット孔４３４を設けることができる。スプロケット孔は、連続するテープ状のシート４３０を、従来のテープ自動化ボンディングテープが整合のために使用されるのと事実上同じようにして整合させるのに使用することができる。シートまたはテープには更に、個々のリード担持領域４５０と精確に整合して基準マーク４５２を設けることができる。これらは、チャック４０４をリードと正しく整合させるために光学系とともに使用することができる。個々のチップ４５８を取着した後は、シートとチップを図１０−１１に関して上記したようにセレクトプレートと係合させ、同様の態様で処理することができる。かかる集成に先立ち、フレーム（図示せず）をシートに取着して、シートの縁部に真空密着シールを提供することができる。
上記した構成について数多くの他の種々の変更と組み合わせを、請求の範囲に記載の本発明から逸脱することなく利用することができるので、好ましい実施の態様についての上記説明は、請求の範囲に記載されている本発明を限定するのではなく例示するものとして解されるべきである。単なる一例として、図１−７の実施の態様においては、個々のチップは、接着剤ではなく真空により底部プラテンに保持することができる。底部プラテンには、図１０−１１のセレクトプレートにおいて利用されているものと同様の孔およびガスケットを配設することができる。逆に、図１０−１１のセレクトプレートの代わりに、接着剤を被着したプラテンを使用することができる。また、連続フィルムをチップの底面に被着し、チップの背面即ち非担持接着面に結合させることもできる。フィルムを、シート３０が真空により上部ボタンに対して保持されるのと実質状同じ態様で真空により底部プラテンに対して保持することができる。この連続フィルムは、処理が終了した後に誘電シートおよび順応性のある層とともに切断して、フィルムの一部が各完成された集成体の一部として残るようにすることができる。
上記した各構成においては、個々のチップのボンディング材料のバンプまたは接点は、高さを幾分変えることができる。ボンディング材料は特にボンディング処理の際に印加される圧力の下で流動することができるので、これらの不均衡を補償し易くするとともに、全てのリードの先端部の全てを確実に結合させることができる。ボンディング材料が使用される場合には、錫−金共融ボンディングにおいて既知の適宜の予防措置を使用すべきである。かくして、錫−金共融結合材料および錫ボンディング材料は、ボンディング前は、銅が錫に拡散するのを避けるために銅から隔離すべきである。更に、凝固した結合材料は、錫を約２０重量パーセント未満にし、残りを金とすることにより、繰り返し応力に対する耐性を高めるのが望ましい。更に、系に存在する錫と金の量は、純粋な錫がどのボンドにも残らないように定めるべきである。純粋な錫は、いわゆる「ホイスカ」即ち純粋な錫の面から延びる金属成長を形成することが知られている。かかるホイスカは、ノイズのような望ましくない電気特性、極端な場合には、隣接する接点に対する短絡を引き起こす可能性がある。
リードの寸法および材料並びに関連する構成は、上記した’７６８出願に開示されている好ましい実施の態様に従って定めることができる。かくして、各リードは、長さを約２００乃至約１０００ミクロン、厚さを約１０ミクロン乃至約２５ミクロン、幅を約１０ミクロン乃至約５０ミクロンとすることができる。リード形成工程の際の素子の上下方向の動きは、湾曲した各リードを完全に真っ直ぐにするほど大きいものであってはならない。’７６８出願に開示されているように、リードは、初期の未変形の状態では真っ直ぐにすることができる。かかる構成においては、シートおよびチップは水平方向および垂直方向に互いに相対的に動かされることにより、各リードの先端部は端子端部へ向けて水平に動く。また、上記した以外のボンディング材料および方法を、リードの先端部をチップの端子に取着するのに使用することができる。かくして、先端部は、液相を形成することのない拡散ボンディングにより、あるいははんだまたは金属担持重合体組成物を使用することにより結合させることができる。ボンディング材料は、めっき以外の方法、例えば、リード先端部浸漬、シルクスクリーニングまたはペーストの塗布などにより被着させることができる。導電性ボンディング材料は、リードの先端部ではなくチップの接点に配設することもできる。あるいは、ボンディング材料を必要としないボンディング法も使用することができる。かかるボンディング法には、例えば、リードの先端部を接点に結合する熱音波および熱圧縮ボンディングなどが含まれる。金以外の、銀、銅および黄銅のような材料をリードに使用することができる。銅以外の金属を端子、導電層およびバイアライナに使用することができる。
リードは当初は、先端部をチップの接点に結合してチップに配置することができる。かかる構成においては、端子端部はシートおよびチップアレイの移動前に誘電シートの端子に結合される。
上記したカートリッジ構成は、ウエハ全体を個々のチップとしてではなく１つのユニットとして取り扱う処理において使用することができる。’７６８出願のある実施の態様に開示されているように、ウエハ全体のあるいはウエハの一部のチップを、リードボンディングおよびリード変形処理により誘電シートの端子に接続することができる。ウエハ全体を処理するには、上記したカートリッジの下部プラテン即ちセレクトプレートはウエハ全体を保持するように構成され、一方、誘電シートのリード担持領域はウエハのチップの間隔に対応する間隔で配置される。
上記した方法においては、移動／注入工程の際の液体封入材料の圧力により、誘電シートを半導体チップから離れて上方へ容易に移動させることができるとともに、取付具の上部プラテン即ちシート側素子が上方へ動かされるときにシートを該素子と容易に係合保持させることができる。本発明の別の実施の態様に係る方法においては、シート側素子の上方への動きは、液体封入材の圧力により全体的に促進することができる。シート側素子の上方への動きは、シート側素子が半導体チップに対して所定の位置に到達したときに、機械的なストッパなどにより拘束されるべきである。本発明の別の実施の態様に係る方法においては、誘電シート５３０（図１３）を、移動工程のはじめに上部プラテン即ちシート側素子との接触から解放させることができるとともに、誘電シートと下部プラテン即ちチップ側素子との間に導入される液体封入材５２５の圧力により上部プラテン即ちシート側素子と接触するように上方へ付勢することができる。この場合にも、集成体はリード５４０を含む。移動工程に先立ち、リードは略水平に配向して配置される。シートが５３０’の破線で示す位置まで上方に付勢されると、各リードは５４０’の破線で示すように垂直方向に延びる形状に変形される。かかる上方の動きの程度は、上部プラテンとチップとの間の間隔により制御される。かくして、液体封入材５２５は、所定の変位を行うように誘導シートを半導体チップから離れて上方へ駆動しかつリードを所定の態様で変形させる加圧流体として作用する。同日付けで出願され、発明の名称が「超小形電子封入方法および装置」(Microelectronic Encapsulation Methods and Equipment)の、同じ譲受人に譲渡されたCraig Mitchellの米国特許出願により詳細に説明されているように、液体封入材は、該封入材のレベルの上方の取付具の中に導入されるガスによって加圧することができる。本明細書においては、この出願を引用してその説明に代える。かくして、取付具またはカートリッジは、シートと半導体チップのアレイが図１３において示すように略垂直方向に延びる垂直配向で傾斜させることができる。気体５２７を、封入材のメニスカス即ち液体レベル５２９の上方に印加することができる。本方法において利用されるカートリッジは、上記したMitchellの仮特許出願に係る取付具とすることができる。Mitchellの出願において更に説明されているように、誘電層は開口を有することができ、これらの開口は上部カバー層により閉止して誘電シートの上面と端子を封入材汚染から保護することができる。更に、底部カバー層５５５は、チップの底面５５８の下に配設するとともに、チップの底面を封入材汚染から保護するようにチップの底面に接着させることができる。加圧された封入材はまた、チップの全てが一体化されたウエハとして配設され、あるいは他の超小形電子素子がチップの代わりに配設される場合に、誘電シートを動かすのに使用することができる。この技術はまた、柔軟な誘電シートの代わりに剛性のある誘電パネルその他の素子が使用される場合にも使用することができる。
本発明の別の実施の態様に係る方法は、個々の領域６５０を組み込んだシート６３０を含む。リード６４０は、シートの下面６３１に配置される。この実施の態様においては、シートの各領域６５０は、単一のチップではなくマルチチップモジュール全体に対応している。各領域内のリード６４０は相互に接続されるとともに、シートの上部側の端子６３４に接続されている。シート６３０は、各領域６５０内のシートの面と平行して水平方向に延びる内部接続リード６３５を有している。かくして、シート６３０は、種々の層間に接続リード６３５が配置されているとともに、種々のリードを個々の回路の必要に応じて互いにかつ端子６３４およびリード６４０に接続するバイアを有する多層シートとすることができる。シート６３０の各領域６５０は、空のスペースまたはけがきランド６５２により画定される。接続リード６３５は、けがき領域６５２を介して延びてはいない。
シート６３０は、上記した態様で張設されかつフレーム６５４に取着されている。図１４に示すように、フレーム６５４は、円形リングとすることができる。個々のチップ６５８は、図８−１１に関して上記したのと同じ態様でシートに取着される。各領域に取着されたチップは、同じであってもよく、あるいはマルチチップモジュールを構成するのに必要とされる場合のように異なるチップを含むものでもよい。例えば、図１４に示すように、領域６５０ａに取着されたチップ６５８ａおよび６５８ｂは、サイズと内部構造が異なる。上記と同じ態様で、ダイ取着ステーションのロボット可視系は、各チップを領域６５０の適正な位置と整合して位置決めする。ダイ取着ステーションの被加熱チャックは、チップをシートと係合させるとともに、各チップの接点をリード６４０の先端部により担持されたボンディング材料と結合させる。この場合にも、チップのボンディング後に、セレクトプレート６２２、下部真空プレナム６２４および上部プラテン６２６が、シート６３０および支持リング６５０とともに集成される。この構成においても、チップはセレクトプレートに取着されたガスケット６２９に担持され、プレートの孔６２８を包囲する。この場合にも、上部プラテン６２６は、セレクトプレート６２２および底部プラテン６２４とシール係合される。フレーム６５４は、介在配置されるガスケットを介して上部プラテン６２６とシール係合される。この場合にも、これらの部材は全て、適宜のクランプその他の機械装置により同時にクランプされ、カートリッジを形成する。
カートリッジは、集成されてから、真空が下部プラテン６２４内に印加されてチップ６５８をセレクトプレート６２２に保持する移動／注入ステーションへ前進される。真空はまた、シート６３０と上部プラテン６２６との間にも印加される。硬化性液体がセレクトプレート６２２とシート６３０との間にポート６３８を介して注入される。同時に、移動／注入ステーションは、上部プラテンをセレクトプレート６２２から上方へ持ち上げることにより、シート６３０をチップ６５８から離れて持ち上げかつリード６４０を変形させる。この場合にも、チップに取着されたリード４０の先端部は、この移動処理の際にシート６３０の下面から離れて破断する。上記と同様の態様で、移動処理によりリードを、上方に延びる、好ましくは湾曲した形状に変形させる。硬化性液体材料は、リードを包囲しかつチップとシートとの間のスペースを充填する。硬化後は、シート６３０はけがきランド６５２で切断され、個々のマルチチップモジュールを分離する。得られたマルチチップモジュールは、シートから離隔配置されたチップを有するとともに、チップとシートとの間を柔軟なリードを有する。上記した実施の態様の場合と同様に、柔軟なリードと硬化した順応性のある材料が熱膨張の差を補償することができるとともに、チップとシートとの不整合を補償することができる。各モジュールのマルチチップは、共通のヒートシンクまたは熱伝導性素子（図示せず）に取着することができる。
上記した構成のこれらのおよび他の変更と組み合わせは、請求の範囲に記載の本発明から逸脱することなく利用することができるので、好ましい実施の態様に関する上記説明は、本発明を限定するのではなく、例示するものとして解されるべきである。
産業上の利用可能性
本発明は、超小形電子集成体の製造に有用である。
Claims (34)
- （ａ）共通の方向を向く接点担持面（５９）および該面に配置された接点（６４）をそれぞれが有する複数の別体をなす半導体チップ（５８）を含み、該チップの接点担持面により画成される第１の面を有するアレイと、アレイの第１の面に配置された誘電素子と、チップの前記アレイと前記誘電素子とに間に配設され前記誘電素子に取着された第１の端部（４２）および前記アレイのチップに取着された第２の端部（４４）をそれぞれが有する複数の細長いリードとを配設する工程と、
（ｂ）前記誘電素子と前記アレイとを互いに対して所定の変位量をもって動かして前記リードの前記第１の端部の全てを前記第２の端部に対して前記所定の変位量をもって同時に変位させる工程とを備えることを特徴とする複数の半導体チップ集成体の製造方法。 - 前記誘電素子は端子を有する柔軟な誘電シート（３０）を含み、前記リードの第１の端部は前記端子に接続されていることを特徴とする請求の範囲第１項に記載の方法。
- 前記配設工程は前記端子に取着された前記リードを前記シートに配設する工程と、次に前記シートを前記チップと並列配置する工程と、次に前記リードを前記チップの前記接点に結合する工程とを含むことを特徴とする請求の範囲第２項に記載の方法。
- 前記配設工程は前記チップの前記接点を前記チップに設ける工程と、次に前記シートを前記チップに並列配置する工程と、次に前記リードを前記シートの前記端子構造体に結合する工程とを含むことを特徴とする請求の範囲第２項に記載の方法。
- 前記柔軟な誘電シートは複数の前記チップに配置された単一の誘電シートであり、しかも１つの前記チップと前記シートの一部とをそれぞれが有する複数のユニットを形成するように前記移動工程の後に前記シートを細分割する工程を更に備えることを特徴とする請求の範囲第２項に記載の方法。
- 前記チップをアレイに配置する前記工程はアレイの隣接するチップ間にスペース(６２)を設ける工程を含むことを特徴とする請求の範囲第１項に記載の方法。
- 前記チップを前記アレイに配置する前記工程は前記チップを試験しかつ試験に通ったチップだけを使用して前記アレイを集成する工程を含むことを特徴とする請求の範囲第１乃至６項のいずれかに記載の方法。
- 前記チップを前記アレイに配置する前記工程は各チップの第１の面が保持素子（６０）から離れた方向を向くように個々のチップを保持素子に配置する工程と、前記チップを前記保持素子に一時的に固定する工程とを含み、前記チップは前記リードを形成する前記工程の際には前記保持素子に固定状態にされることを特徴とする請求の範囲第１乃至６項のいずれかに記載の方法。
- 前記形成工程後に前記チップを前記保持素子から取り外す工程を更に備えることを特徴とする請求の範囲第８項に記載の方法。
- 前記誘電素子の一部を各チップに接続した状態にすることにより１つのチップと前記誘電素子の連係部とをそれぞれが有するユニットを形成するように前記形成工程の後に前記誘電素子を細分割する工程を更に備えることを特徴とする請求の範囲第９項に記載の方法。
- 前記配設工程は前記並列配置工程に先立ち前記端子に取着されたリードを前記シートに配設する工程と、前記シートがチップの前記アレイと並列配置された後に前記リードを前記チップの前記接点に結合する工程とを含むことを特徴とする請求の範囲第８項に記載の方法。
- 前記保持素子（６６）と前記シート（３０）を互いに対して動かすことにより前記シートを前記アレイの前記チップと整合させる工程を更に備えることを特徴とする請求の範囲第１１項に記載の方法。
- 前記配設工程は前記並列配置工程に先だって前記チップの前記接点に取着した前記リードを前記チップアレイに配設する工程と、前記シートがチップの前記アレイと並列配置された後に前記リードを前記シートの前記端子構造体に結合する工程とを含むことを特徴とする請求の範囲第８項に記載の方法。
- 前記配設工程は前記チップ（２５８、４５８）を前記シートに複数の別操作で取着する工程を含むことを特徴とする請求の範囲第１乃至６項のいずれかに記載の方法。
- 前記チップを前記シートに取着する前記工程は各チップとシートとの間にリードを結合する工程を含むことを特徴とする請求の範囲第１４項に記載の方法。
- チップが前記シートに取着された後に前記チップを保持素子（３２２）に一時的に取着する工程を更に備え、前記シートとチップを互いに対して動かす前記工程は前記保持素子を前記シートに対して動かす工程を含むことを特徴とする請求の範囲第１５項に記載の方法。
- 前記チップを前記シートに取着する前記工程は前記チップを加熱する工程と、各被加熱チップをチャック（３０４）に保持する工程と、チャックをシートに対して整合させることによりチップの接点をシートと整合させながらチャックをシートに向けて前進させる工程とを含み、前記リードを結合させる前記工程は前記各チップからの熱移動によりボンディング材料を活性化する工程を含むことを特徴とする請求の範囲第１４項に記載の方法。
- 各チップの前進の際には前記チップの１つだけが前記チャックに保持されることにより、前記各チップが独立してシートと整合されることを特徴とする請求の範囲第１７項に記載の方法。
- （a）複数のチップ側素子（６０、３２２、６２２）を備え、該各チップ側素子は複数のチップを該チップ側素子に取着する手段を有し、
（ｂ）複数のシート側素子（１０２、３２６、５２６、６２６）を備え、該各シート側素子は誘電シートを該シート側素子に取着する手段を有し、更に
（ｃ）前記シート側素子をチップ側素子を互いに取着して、１つのチップ側素子と１つのシート側素子とをそれぞれが有するカートリッジを形成する手段と、
（ｄ）カートリッジのシート側素子とチップ側素子を所定の動きにより互いに対して動かすことにより、チップ側素子に担持されたチップとシート側素子に担持されたシートを互いに対して変位させる手段（１２２）を有する移動ステーション（１２３）と、
（ｅ）前記カートリッジを前記チップおよびシートとともに前記移動ステーションに順次提供する手段とを備え、前記チップとシートは前記チップと前記シート間を延びるリードにより互いに接続され、前記リードは前記移動ステーションにおける前記動きにより変形されることを特徴とする半導体をシートに取着する装置。 - 前記各カートリッジに支持されているチップとシートとの間に硬化性材料を注入する手段（１２４）と、保管素子と、前記各カートリッジを前記注入手段から前記保管素子へ移送する手段とを更に備えることを特徴とする請求の範囲第１９項に記載の装置。
- 前記注入手段は前記移動ステーションに配置されていることを特徴とする請求の範囲第２０項に記載の装置。
- 前記保管素子は被加熱保管領域を含むことを特徴とする請求の範囲第２０項に記載の装置。
- 前記提供手段は複数の別体をなす半導体チップを受け入れ、１つの前記シート側素子により保持される誘電シートに前記チップを取着し、かつ、チップとシートとの間にリードを接続するようにチップまたはシートにより担持されるリードを結合するチップ取着手段を有し、前記提供手段は１つの前記チップ側素子（３２２）をシートに取着されたチップと係合させる手段を更に有することを特徴とする請求の範囲第１９乃至２２項のいずれかに記載の装置。
- 前記チップ取着手段はチップを一時的に保持するチャック（３０４）と、前記チャックを加熱することによりチップを加熱するヒータ（３０６）と、前記チャックをシート側素子に対して動かすことにより前記チャックに保持されたチップをシート側素子に保持されたシートと整合させる手段(３０８、３１６、３１４)と、チャックをシート側素子へ向けて前進させることによりチップを前進させてシートと係合させる手段(３１０)とを有することを特徴とする請求の範囲第２３項に記載の装置。
- 前記チャックを動かす前記手段はシートの特徴とチャックに保持されるチップの特徴の位置を検出しかつチャックの相対的な動きを検出された位置に応答して制御する手段（３１４）を含むことを特徴とする請求の範囲第２４項に記載の装置。
- 前記提供手段は複数のチップを含む単位ウエハを担持するチップ側素子を誘電シートを担持するシート側素子と整合させることにより前記チップの全てを前記シートおよび前記ウエハと前記シートとの間のリードと整合させる手段を有することを特徴とする請求の範囲第１９乃至２２項のいずれかに記載の装置。
- （ａ）接点担持面および該担持面に配置された接点を有する半導体チップ(５８、５５８)と、接点担持面に配置された誘電素子(３０、５３０)と、前記半導体チップと前記誘電素子との間に配置された複数の細長いリードとを配設する工程を備え、前記各リードは前記誘電素子に取着された第１の端部と前記半導体チップに取着された第２の端部とを有し、更に
（ｂ）前記半導体チップと前記誘電素子との間に加圧下で液体封入材（５２５）を導入して液体封入材により前記誘電素子を前記半導体チップから離れて上方へ付勢することにより、前記リードの前記第１の端部の全てを前記第２の端部に対して同時に変位させてリードを変形させる工程を備えることを特徴とする半導体チップの製造方法。 - 前記配設工程は接点担持面をそれぞれが有する複数の前記半導体チップを含むアレイを形成する工程を含み、前記半導体チップの接点担持面は共通する方向を向くとともにアレイの第１の面を画成し、前記誘電素子は前記アレイの前記第１の面に配置され、前記各半導体チップと前記誘電素子との間にはリード(４０、５４０)が接続され、前記半導体チップの全てに接続されたリードが同時に変形されることを特徴とする請求の範囲第２７項に記載の方法。
- 前記誘電素子は端子が配置された柔軟な誘電シートを有し、前記リードの第１の端部は前記端子に接続されていることを特徴とする請求の範囲第２７または２８項に記載の方法。
- 前記誘電シートは前記導入工程の際にシート側取付素子(１０２)と係合し、加圧下にある前記封入材はシート側取付素子を半導体チップから離れて付勢することを特徴とする請求の範囲第２９項に記載の方法。
- 前記半導体チップに対して所定の位置に前記シート側取付素子の動きを拘束する工程を更に備えることを特徴とする請求の範囲第３０項に記載の方法。
- 前記半導体チップに対して所定の位置にシート側取付素子（５２６）を配設する工程を更に備え、前記誘電シート（５３０）は前記導入工程の始めにはシート側取付素子から離隔し、前記液体封入材は前記シートを付勢してシート側取付素子と係合させることにより前記シートを前記半導体チップに対して所定の位置に付勢することを特徴とする請求の範囲第２９項に記載の方法。
- 半導体チップの前記アレイは複数の別々に形成された素子を含むことを特徴とする請求の範囲第２７または２８項に記載の方法。
- 半導体チップの前記アレイは一体ウエハとして形成される複数の半導体チップを含むことを特徴とする請求の範囲第２７または２８項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/532,528 | 1995-09-22 | ||
| US08/532,528 US5798286A (en) | 1995-09-22 | 1995-09-22 | Connecting multiple microelectronic elements with lead deformation |
| PCT/US1996/015170 WO1997011486A1 (en) | 1995-09-22 | 1996-09-23 | Connecting multiple microelectronic elements with lead deformation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11512875A JPH11512875A (ja) | 1999-11-02 |
| JP3778941B2 true JP3778941B2 (ja) | 2006-05-24 |
Family
ID=24122177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51294197A Expired - Fee Related JP3778941B2 (ja) | 1995-09-22 | 1996-09-23 | リード変形を有する接続多重超小形電子素子 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US5798286A (ja) |
| EP (1) | EP0853816A4 (ja) |
| JP (1) | JP3778941B2 (ja) |
| KR (1) | KR100330937B1 (ja) |
| CN (1) | CN1110845C (ja) |
| AU (1) | AU7242596A (ja) |
| WO (1) | WO1997011486A1 (ja) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020009827A1 (en) | 1997-08-26 | 2002-01-24 | Masud Beroz | Microelectronic unit forming methods and materials |
| US6541852B2 (en) | 1994-07-07 | 2003-04-01 | Tessera, Inc. | Framed sheets |
| US6228685B1 (en) | 1994-07-07 | 2001-05-08 | Tessera, Inc. | Framed sheet processing |
| US6228686B1 (en) | 1995-09-18 | 2001-05-08 | Tessera, Inc. | Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions |
| US5808874A (en) * | 1996-05-02 | 1998-09-15 | Tessera, Inc. | Microelectronic connections with liquid conductive elements |
| US6407333B1 (en) * | 1997-11-04 | 2002-06-18 | Texas Instruments Incorporated | Wafer level packaging |
| US6365975B1 (en) | 1997-04-02 | 2002-04-02 | Tessera, Inc. | Chip with internal signal routing in external element |
| US6687842B1 (en) | 1997-04-02 | 2004-02-03 | Tessera, Inc. | Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element |
| US6335222B1 (en) | 1997-09-18 | 2002-01-01 | Tessera, Inc. | Microelectronic packages with solder interconnections |
| US6217972B1 (en) | 1997-10-17 | 2001-04-17 | Tessera, Inc. | Enhancements in framed sheet processing |
| US6329224B1 (en) | 1998-04-28 | 2001-12-11 | Tessera, Inc. | Encapsulation of microelectronic assemblies |
| US6063648A (en) | 1998-10-29 | 2000-05-16 | Tessera, Inc. | Lead formation usings grids |
| US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
| US6378758B1 (en) | 1999-01-19 | 2002-04-30 | Tessera, Inc. | Conductive leads with non-wettable surfaces |
| JP3440238B2 (ja) * | 1999-01-20 | 2003-08-25 | シチズン時計株式会社 | 液晶表示装置への半導体装置の実装構造およびその半導体装置 |
| US6306680B1 (en) * | 1999-02-22 | 2001-10-23 | General Electric Company | Power overlay chip scale packages for discrete power devices |
| US6543131B1 (en) | 1999-03-10 | 2003-04-08 | Tessera, Inc. | Microelectronic joining processes with temporary securement |
| US6392428B1 (en) * | 1999-11-16 | 2002-05-21 | Eaglestone Partners I, Llc | Wafer level interposer |
| US6602740B1 (en) * | 1999-11-24 | 2003-08-05 | Tessera, Inc. | Encapsulation of microelectronic assemblies |
| US6380060B1 (en) | 2000-03-08 | 2002-04-30 | Tessera, Inc. | Off-center solder ball attach and methods therefor |
| US6794202B2 (en) * | 2000-03-15 | 2004-09-21 | Tessera, Inc. | Assemblies for temporarily connecting microelectronic elements for testing and methods therefor |
| CN1211723C (zh) * | 2000-04-04 | 2005-07-20 | 胜开科技股份有限公司 | 计算机卡制作方法 |
| US6664621B2 (en) | 2000-05-08 | 2003-12-16 | Tessera, Inc. | Semiconductor chip package with interconnect structure |
| US6572781B2 (en) | 2000-05-16 | 2003-06-03 | Tessera, Inc. | Microelectronic packaging methods and components |
| US7247932B1 (en) | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
| US6570374B1 (en) * | 2000-06-23 | 2003-05-27 | Honeywell International Inc. | Vacuum chuck with integrated electrical testing points |
| US6822469B1 (en) | 2000-07-31 | 2004-11-23 | Eaglestone Partners I, Llc | Method for testing multiple semiconductor wafers |
| US6812048B1 (en) | 2000-07-31 | 2004-11-02 | Eaglestone Partners I, Llc | Method for manufacturing a wafer-interposer assembly |
| US6537831B1 (en) | 2000-07-31 | 2003-03-25 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using a multi wafer interposer |
| US6657286B2 (en) | 2000-09-21 | 2003-12-02 | Tessera, Inc. | Microelectronic assembly formation with lead displacement |
| US6815712B1 (en) | 2000-10-02 | 2004-11-09 | Eaglestone Partners I, Llc | Method for selecting components for a matched set from a wafer-interposer assembly |
| US6686657B1 (en) | 2000-11-07 | 2004-02-03 | Eaglestone Partners I, Llc | Interposer for improved handling of semiconductor wafers and method of use of same |
| JP3558595B2 (ja) * | 2000-12-22 | 2004-08-25 | 松下電器産業株式会社 | 半導体チップ，半導体チップ群及びマルチチップモジュール |
| US20030221313A1 (en) * | 2001-01-26 | 2003-12-04 | Gann Keith D. | Method for making stacked integrated circuits (ICs) using prepackaged parts |
| US6673653B2 (en) | 2001-02-23 | 2004-01-06 | Eaglestone Partners I, Llc | Wafer-interposer using a ceramic substrate |
| US6632733B2 (en) | 2001-03-14 | 2003-10-14 | Tessera, Inc. | Components and methods with nested leads |
| US7498196B2 (en) | 2001-03-30 | 2009-03-03 | Megica Corporation | Structure and manufacturing method of chip scale package |
| US6803780B2 (en) * | 2001-07-10 | 2004-10-12 | Solid State Measurements, Inc. | Sample chuck with compound construction |
| US6851096B2 (en) * | 2001-08-22 | 2005-02-01 | Solid State Measurements, Inc. | Method and apparatus for testing semiconductor wafers |
| US7176506B2 (en) * | 2001-08-28 | 2007-02-13 | Tessera, Inc. | High frequency chip packages with connecting elements |
| US6856007B2 (en) * | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
| US6470594B1 (en) * | 2001-09-21 | 2002-10-29 | Eastman Kodak Company | Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps |
| US7265045B2 (en) * | 2002-10-24 | 2007-09-04 | Megica Corporation | Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging |
| US7098074B2 (en) * | 2002-11-13 | 2006-08-29 | Tessera, Inc. | Microelectronic assemblies having low profile connections |
| US7754537B2 (en) * | 2003-02-25 | 2010-07-13 | Tessera, Inc. | Manufacture of mountable capped chips |
| US6972480B2 (en) | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
| KR101078621B1 (ko) | 2003-07-03 | 2011-11-01 | 테쎄라 테크놀로지스 아일랜드 리미티드 | 집적회로 디바이스를 패키징하기 위한 방법 및 장치 |
| WO2005031863A1 (en) | 2003-09-26 | 2005-04-07 | Tessera, Inc. | Structure and method of making capped chips having vertical interconnects |
| US7462936B2 (en) | 2003-10-06 | 2008-12-09 | Tessera, Inc. | Formation of circuitry with modification of feature height |
| US8641913B2 (en) * | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
| US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
| US8207604B2 (en) * | 2003-12-30 | 2012-06-26 | Tessera, Inc. | Microelectronic package comprising offset conductive posts on compliant layer |
| US7709968B2 (en) * | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
| US20060109631A1 (en) * | 2004-11-02 | 2006-05-25 | Data Device Corporation | Method and apparatus for connecting circuit cards employing a cooling technique to achieve desired temperature thresholds and card alignment |
| US8143095B2 (en) | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
| US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| US7582966B2 (en) | 2006-09-06 | 2009-09-01 | Megica Corporation | Semiconductor chip and method for fabricating the same |
| US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
| US8735183B2 (en) * | 2007-04-12 | 2014-05-27 | Micron Technology, Inc. | System in package (SIP) with dual laminate interposers |
| SG148054A1 (en) * | 2007-05-17 | 2008-12-31 | Micron Technology Inc | Semiconductor packages and method for fabricating semiconductor packages with discrete components |
| US8404160B2 (en) | 2007-05-18 | 2013-03-26 | Applied Nanotech Holdings, Inc. | Metallic ink |
| US10231344B2 (en) | 2007-05-18 | 2019-03-12 | Applied Nanotech Holdings, Inc. | Metallic ink |
| CN101874296B (zh) | 2007-09-28 | 2015-08-26 | 泰塞拉公司 | 利用成对凸柱进行倒装芯片互连 |
| JP4966156B2 (ja) * | 2007-10-23 | 2012-07-04 | ソニーケミカル＆インフォメーションデバイス株式会社 | 配線基板の受台及びこれを用いた配線基板の接続装置、接続方法 |
| US8506849B2 (en) | 2008-03-05 | 2013-08-13 | Applied Nanotech Holdings, Inc. | Additives and modifiers for solvent- and water-based metallic conductive inks |
| US20090286383A1 (en) * | 2008-05-15 | 2009-11-19 | Applied Nanotech Holdings, Inc. | Treatment of whiskers |
| US9730333B2 (en) | 2008-05-15 | 2017-08-08 | Applied Nanotech Holdings, Inc. | Photo-curing process for metallic inks |
| US20100044860A1 (en) * | 2008-08-21 | 2010-02-25 | Tessera Interconnect Materials, Inc. | Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer |
| CN102365713B (zh) | 2009-03-27 | 2015-11-25 | 应用纳米技术控股股份有限公司 | 增强光和/或激光烧结的缓冲层 |
| US8422197B2 (en) | 2009-07-15 | 2013-04-16 | Applied Nanotech Holdings, Inc. | Applying optical energy to nanoparticles to produce a specified nanostructure |
| US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| WO2014011578A1 (en) | 2012-07-09 | 2014-01-16 | Applied Nanotech Holdings, Inc. | Photosintering of micron-sized copper particles |
| JP6304974B2 (ja) * | 2013-08-27 | 2018-04-04 | 三菱電機株式会社 | 半導体装置 |
| TWI514506B (zh) * | 2013-08-30 | 2015-12-21 | Arktek Co Ltd | 電子元件的定位裝置 |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| DE102015112518B3 (de) * | 2015-07-30 | 2016-12-01 | Asm Assembly Systems Gmbh & Co. Kg | Bestückmaschine und Verfahren zum Bestücken eines Trägers mit ungehäusten Chips |
| TW202414634A (zh) | 2016-10-27 | 2024-04-01 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| KR102116728B1 (ko) | 2018-10-25 | 2020-05-29 | 엘지전자 주식회사 | 반도체 발광소자의 자가조립 장치 및 방법 |
Family Cites Families (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US35119A (en) * | 1862-04-29 | Improvement in corn-sh ellers | ||
| US3373481A (en) * | 1965-06-22 | 1968-03-19 | Sperry Rand Corp | Method of electrically interconnecting conductors |
| DE2119567C2 (de) * | 1970-05-05 | 1983-07-14 | International Computers Ltd., London | Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung |
| CA954635A (en) * | 1972-06-06 | 1974-09-10 | Microsystems International Limited | Mounting leads and method of fabrication |
| US3811186A (en) * | 1972-12-11 | 1974-05-21 | Ibm | Method of aligning and attaching circuit devices on a substrate |
| US3842189A (en) * | 1973-01-08 | 1974-10-15 | Rca Corp | Contact array and method of making the same |
| US3952404A (en) * | 1973-07-30 | 1976-04-27 | Sharp Kabushiki Kaisha | Beam lead formation method |
| DE2431987C2 (de) * | 1974-07-03 | 1983-09-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Verbinden eines mit höckerförmigen Anschlußelektroden versehenen Halbleiterbauelements mit einem Träger |
| DE2608250C3 (de) * | 1976-02-28 | 1985-06-05 | Telefunken electronic GmbH, 7100 Heilbronn | Verfahren zum Thermokompressions-Verbinden von auf Halbleiterkörpern befindlichen Metall-Anschlußkontakten mit zugeordneten Gehäuseanschlußteilen und Vorrichtung zur Durchführung des Verfahrens |
| US4067104A (en) * | 1977-02-24 | 1978-01-10 | Rockwell International Corporation | Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components |
| US4326663A (en) * | 1978-07-20 | 1982-04-27 | Eltec Instruments, Inc. | Pyroelectric detector |
| JPS6038809B2 (ja) * | 1979-11-20 | 1985-09-03 | 信越ポリマ−株式会社 | 異方導電性を有するエラスチツク構造体の製造方法 |
| US4472876A (en) * | 1981-08-13 | 1984-09-25 | Minnesota Mining And Manufacturing Company | Area-bonding tape |
| US4536469A (en) * | 1981-11-23 | 1985-08-20 | Raytheon Company | Semiconductor structures and manufacturing methods |
| US4447857A (en) * | 1981-12-09 | 1984-05-08 | International Business Machines Corporation | Substrate with multiple type connections |
| US4705205A (en) * | 1983-06-30 | 1987-11-10 | Raychem Corporation | Chip carrier mounting device |
| US4751199A (en) * | 1983-12-06 | 1988-06-14 | Fairchild Semiconductor Corporation | Process of forming a compliant lead frame for array-type semiconductor packages |
| CA1220877A (en) * | 1983-12-19 | 1987-04-21 | David V. Lang | Method of making contact to semiconductor device |
| GB8407847D0 (en) * | 1984-03-27 | 1984-05-02 | Emi Ltd | Sensing apparatus |
| US4667219A (en) * | 1984-04-27 | 1987-05-19 | Trilogy Computer Development Partners, Ltd. | Semiconductor chip interface |
| US4785137A (en) * | 1984-04-30 | 1988-11-15 | Allied Corporation | Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices |
| JPS61111561A (ja) * | 1984-10-05 | 1986-05-29 | Fujitsu Ltd | 半導体装置 |
| JPS6191939A (ja) * | 1984-10-12 | 1986-05-10 | Toshiba Corp | 半導体ワイヤボンデイング用ト−チ |
| US4661192A (en) * | 1985-08-22 | 1987-04-28 | Motorola, Inc. | Low cost integrated circuit bonding process |
| US4793814A (en) * | 1986-07-21 | 1988-12-27 | Rogers Corporation | Electrical circuit board interconnect |
| US4783695A (en) * | 1986-09-26 | 1988-11-08 | General Electric Company | Multichip integrated circuit packaging configuration and method |
| US4955523A (en) * | 1986-12-17 | 1990-09-11 | Raychem Corporation | Interconnection of electronic components |
| US5086337A (en) * | 1987-01-19 | 1992-02-04 | Hitachi, Ltd. | Connecting structure of electronic part and electronic device using the structure |
| JP2533511B2 (ja) * | 1987-01-19 | 1996-09-11 | 株式会社日立製作所 | 電子部品の接続構造とその製造方法 |
| US4812191A (en) * | 1987-06-01 | 1989-03-14 | Digital Equipment Corporation | Method of forming a multilevel interconnection device |
| JP2641869B2 (ja) * | 1987-07-24 | 1997-08-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5230931A (en) * | 1987-08-10 | 1993-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Plasma-assisted cvd of carbonaceous films by using a bias voltage |
| JPH01155633A (ja) * | 1987-12-14 | 1989-06-19 | Hitachi Ltd | 半導体装置 |
| US4926241A (en) * | 1988-02-19 | 1990-05-15 | Microelectronics And Computer Technology Corporation | Flip substrate for chip mount |
| US5197892A (en) * | 1988-05-31 | 1993-03-30 | Canon Kabushiki Kaisha | Electric circuit device having an electric connecting member and electric circuit components |
| JPH01313969A (ja) * | 1988-06-13 | 1989-12-19 | Hitachi Ltd | 半導体装置 |
| US4937653A (en) * | 1988-07-21 | 1990-06-26 | American Telephone And Telegraph Company | Semiconductor integrated circuit chip-to-chip interconnection scheme |
| JPH02168662A (ja) * | 1988-09-07 | 1990-06-28 | Hitachi Ltd | チップキャリア |
| DE68919792T2 (de) * | 1988-09-30 | 1995-08-03 | Raychem Ltd | Verbindungsartikel für Hybrid-Mikrochip. |
| FR2639763B1 (fr) * | 1988-11-29 | 1992-12-24 | Schlumberger Ind Sa | Procede de realisation d'un module electronique et module electronique tel qu'obtenu par ce procede |
| US5184207A (en) * | 1988-12-07 | 1993-02-02 | Tribotech | Semiconductor die packages having lead support frame |
| US5055907A (en) * | 1989-01-25 | 1991-10-08 | Mosaic, Inc. | Extended integration semiconductor structure with wiring layers |
| US5192716A (en) * | 1989-01-25 | 1993-03-09 | Polylithics, Inc. | Method of making a extended integration semiconductor structure |
| JPH04129180A (ja) * | 1989-12-19 | 1992-04-30 | Rogers Corp | 接続要素及びその製造方法 |
| JPH03211757A (ja) * | 1989-12-21 | 1991-09-17 | General Electric Co <Ge> | 気密封じの物体 |
| US5108825A (en) * | 1989-12-21 | 1992-04-28 | General Electric Company | Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it |
| US5049085A (en) * | 1989-12-22 | 1991-09-17 | Minnesota Mining And Manufacturing Company | Anisotropically conductive polymeric matrix |
| JP2782874B2 (ja) * | 1989-12-27 | 1998-08-06 | 松下電器産業株式会社 | 魚釣り用電動リール |
| US5471151A (en) * | 1990-02-14 | 1995-11-28 | Particle Interconnect, Inc. | Electrical interconnect using particle enhanced joining of metal surfaces |
| US5227338A (en) * | 1990-04-30 | 1993-07-13 | International Business Machines Corporation | Three-dimensional memory card structure with internal direct chip attachment |
| US5047830A (en) * | 1990-05-22 | 1991-09-10 | Amp Incorporated | Field emitter array integrated circuit chip interconnection |
| US5157589A (en) * | 1990-07-02 | 1992-10-20 | General Electric Company | Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's |
| JPH04330744A (ja) * | 1990-09-14 | 1992-11-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5148266A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
| US5148265A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
| US5091769A (en) * | 1991-03-27 | 1992-02-25 | Eichelberger Charles W | Configuration for testing and burn-in of integrated circuit chips |
| KR940006179Y1 (ko) * | 1991-07-13 | 1994-09-10 | 금성일렉트론 주식회사 | 반도체 패키지용 캐리어 |
| US5173055A (en) * | 1991-08-08 | 1992-12-22 | Amp Incorporated | Area array connector |
| US5131852A (en) * | 1991-08-23 | 1992-07-21 | Amp Incorporated | Electrical socket |
| US5152695A (en) * | 1991-10-10 | 1992-10-06 | Amp Incorporated | Surface mount electrical connector |
| US5257178A (en) * | 1991-12-19 | 1993-10-26 | General Electric Company | Method of optimally operating a computer numerical control milling machine to mill optimal high density interconnect substrates |
| US5210939A (en) * | 1992-04-17 | 1993-05-18 | Intel Corporation | Lead grid array integrated circuit |
| JP3151219B2 (ja) * | 1992-07-24 | 2001-04-03 | テツセラ，インコーポレイテッド | 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法 |
| JPH06191939A (ja) * | 1992-12-28 | 1994-07-12 | Tosoh Corp | 帯黄白色ジルコニア焼結体 |
| US5455390A (en) * | 1994-02-01 | 1995-10-03 | Tessera, Inc. | Microelectronics unit mounting with multiple lead bonding |
| TW256013B (en) * | 1994-03-18 | 1995-09-01 | Hitachi Seisakusyo Kk | Installation board |
| US5518964A (en) * | 1994-07-07 | 1996-05-21 | Tessera, Inc. | Microelectronic mounting with multiple lead deformation and bonding |
| US5528083A (en) * | 1994-10-04 | 1996-06-18 | Sun Microsystems, Inc. | Thin film chip capacitor for electrical noise reduction in integrated circuits |
| US5564706A (en) | 1995-02-13 | 1996-10-15 | Clark Recreation, Ltd. | Practice putting green |
| US5629239A (en) * | 1995-03-21 | 1997-05-13 | Tessera, Inc. | Manufacture of semiconductor connection components with frangible lead sections |
| US5597470A (en) * | 1995-06-18 | 1997-01-28 | Tessera, Inc. | Method for making a flexible lead for a microelectronic device |
-
1995
- 1995-09-22 US US08/532,528 patent/US5798286A/en not_active Expired - Lifetime
-
1996
- 1996-09-23 KR KR1019980702069A patent/KR100330937B1/ko not_active IP Right Cessation
- 1996-09-23 AU AU72425/96A patent/AU7242596A/en not_active Abandoned
- 1996-09-23 CN CN96197128A patent/CN1110845C/zh not_active Expired - Fee Related
- 1996-09-23 JP JP51294197A patent/JP3778941B2/ja not_active Expired - Fee Related
- 1996-09-23 EP EP96933850A patent/EP0853816A4/en not_active Withdrawn
- 1996-09-23 WO PCT/US1996/015170 patent/WO1997011486A1/en not_active Application Discontinuation
-
1998
- 1998-06-10 US US09/095,251 patent/US6147400A/en not_active Expired - Lifetime
-
2000
- 2000-11-14 US US09/712,631 patent/US6365436B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0853816A4 (en) | 1999-12-22 |
| US6365436B1 (en) | 2002-04-02 |
| KR100330937B1 (ko) | 2002-06-20 |
| KR19990063621A (ko) | 1999-07-26 |
| AU7242596A (en) | 1997-04-09 |
| US5798286A (en) | 1998-08-25 |
| EP0853816A1 (en) | 1998-07-22 |
| US6147400A (en) | 2000-11-14 |
| CN1197544A (zh) | 1998-10-28 |
| JPH11512875A (ja) | 1999-11-02 |
| CN1110845C (zh) | 2003-06-04 |
| WO1997011486A1 (en) | 1997-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3778941B2 (ja) | リード変形を有する接続多重超小形電子素子 | |
| US7166914B2 (en) | Semiconductor package with heat sink | |
| US6543131B1 (en) | Microelectronic joining processes with temporary securement | |
| KR100203603B1 (ko) | 칩 크기의 패키지형 반도체 장치의 제조 방법 | |
| US6309915B1 (en) | Semiconductor chip package with expander ring and method of making same | |
| JP3467611B2 (ja) | 半導体装置の製造方法 | |
| KR100257420B1 (ko) | 결합 재료 범프에 의해 상호접속되는 시스템 | |
| US6169328B1 (en) | Semiconductor chip assembly | |
| US5959354A (en) | Connection components with rows of lead bond sections | |
| EP0870325B1 (en) | Microelectronic mounting with multiple lead deformation | |
| JP5695294B2 (ja) | コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法 | |
| US6335222B1 (en) | Microelectronic packages with solder interconnections | |
| JPH0845994A (ja) | フリップチップの基板へのボンディング方法 | |
| JP2008544554A (ja) | 薄型可撓性基板を使用するフリップチップダイ組立体 | |
| US20060108698A1 (en) | Microelectronic assemblies and methods of making microelectronic assemblies | |
| JP3811567B2 (ja) | 半導体装置の製造方法 | |
| TWI810522B (zh) | 晶片接合裝置、剝離治具及半導體裝置的製造方法 | |
| JP2000232113A (ja) | ダイボンダ | |
| JP2007281264A (ja) | 半導体装置の製造方法 | |
| JP2001176935A (ja) | スティフナ貼着装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050517 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050517 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050715 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |