JP5695294B2 - コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法 - Google Patents

コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法 Download PDF

Info

Publication number
JP5695294B2
JP5695294B2 JP2008548666A JP2008548666A JP5695294B2 JP 5695294 B2 JP5695294 B2 JP 5695294B2 JP 2008548666 A JP2008548666 A JP 2008548666A JP 2008548666 A JP2008548666 A JP 2008548666A JP 5695294 B2 JP5695294 B2 JP 5695294B2
Authority
JP
Japan
Prior art keywords
dielectric structure
post
pad
bumps
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008548666A
Other languages
English (en)
Other versions
JP2009521818A (ja
Inventor
ハーバ，ベルガセム
モハメッド，イリヤス
ミッチェル，クレイグ・エス
ワーナー，マイケル
トンプソン，ジェシー・バール
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2009521818A publication Critical patent/JP2009521818A/ja
Application granted granted Critical
Publication of JP5695294B2 publication Critical patent/JP5695294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

［関連出願の相互参照］
本出願は、２００５年１２月２７日に出願された米国特許出願第１１／３１８，８４６号の継続出願であり、その内容は、参照することによって、ここに含まれるものとする。
［発明の分野］
半導体チップは、一般的に、ウエハと呼ばれる大きな平坦体の半導体材料を処理し、単一チップに組み込まれることになる電子回路をそれぞれ備える多数の領域を形成し、次いで、ウエハを鋸レーンに沿って切断し、個々のチップに分断することによって、形成される。各チップは、典型的には、略平面的な前面および後面、およびこれらの面の境界において前面と後面との間に延在する小さい縁を有する平坦な矩形体である。各チップは、典型的には、前面に露出した接点を有し、これらの接点は、チップ内の回路に電気的に接続されている。
個々のチップは、一般的に、パッケージ化されて供給され、これによって、チップの取扱い、および回路基板または他の印刷回路パネルのような外部基板へのチップの実装が容易になる。このようなパッケージは、一般的に、誘電体構造および誘電体構造に支持された導電性端子を備え、これらの端子が、チップの接点に電気的に接続されている。チップスケールパッケージと呼ばれる形式のパッケージでは、回路パネルは、チップ前面の面積と同じかまたはそれよりもわずかに大きい面積しか占有しない。
例えば、米国特許第５，６７９，９７７号に開示されているように、端子がチップに対して移動可能であるとよい。この特許の内容は、参照することによって、ここに含まれるものとする。いくつかの実施形態では、パッケージは、チップの表面を覆って端子を支持するコンプライアント層を含むことができる。チップに対して端子が移動することができることによって、製造中、使用中、またはそれらのいずれにおいても、チップと回路パネルとの間の熱膨張の差を補うことができる。また、チップに対して端子が移動することができることによって、パッケージ化されたチップを検査装置に容易に係合させることができる。このような係合動作中、個々の端子は、一般的に垂直方向または「ｚ」方向と呼ばれるチップの前面または後面に向かう方向またはそこから離れる方向に移動することができる。この方向に移動することができることによって、それぞれの端子が正確に同一平面上に位置していない場合でも、端子の全てを検査装置上の接点の全てに容易に係合させることができる。
チップパッケージの端子は、略平坦なパッドの形態にあるとよい。小さい半田ボールをこれらのパッド上に付着させ、半田ボールを回路パネルの対応する接触パッドと一直線に並べて配置し、回路基板に部品を表面実装するのに一般的に用いられる形式の従来の作業によって、半田ボールを融解することによって、パッケージを回路パネルに接合することができる。
米国特許出願公開第２００５／０１８１５４４、第２００５／０１８１６５５号、第２００５／０１７３８０５号、および米国特許第６，７７４，３１７号に開示されているように、チップまたは他の超小型電子素子は、ポストの形態にある端子を備えてもよく、これらのポストは、同様の半田付け作業によって回路パネルに接合されるとよい。なお、これらの米国特許出願および米国特許の内容は、参照することによって、ここに含まれるものとする。いくつかの実施形態では、これらのポストは、回路パネルへの実装前の検査中に、検査備品に対して特に良好な係合をもたらすことができる。
半導体チップパッケージは、最も一般的には、個々のチップをパッケージを構成する他の素子にそれぞれ組み込むことによって、作製されている。これには、「ベア」半導体チップ、すなわち、パッケージ化されていない半導体チップの取扱いおよび配置が、必要である。一方、チップパッケージを、ウエハスケール手法によって、例えば、個々のチップに分断する前にウエハをパッケージ化チップの他の素子と一体化させることによって、作製する種々の提案がなされている。例えば、前述の‘９７７特許は、チップパッケージをこのような方法によって形成するプロセスのいくつかの実施形態を開示している。
パッケージ化チップをウエハスケール手法によって作製するプロセスは、場合によっては、いくつかの欠点を被ることがある。コンプライアント層を、例えば、硬化性材料を堆積し、その材料を硬化することによって、ウエハの前面に形成する場合、コンプライアント層は、ウエハに反りをもたらす傾向がある。このような反りは、例えば、コンプライアント材料の硬化中または他の処理作業中に、コンプライアント材料とウエハを構成する半導体材料との熱膨張差および熱収縮差によって、生じることがある。このような反りによって、他の処理作業、例えば、端子の形成および端子と接点との間の接続部の形成を行うのが困難になる。コンプライアント層の厚みを減少することによって、このような反りを低減させることができるが、コンプライアント層が薄いと、端子を十分に移動させることができない可能性がある。
例えば、米国特許第６，８４７，１０１号に開示されているように、コンプライアント層が、チップまたはウエハの表面から突出する突起の形態にある個々の要素を含むようにしてもよい。この場合、端子がこのような突起の上端に配置され、このような突起の上端からチップまたはウエハの前面に向かって下方に延在する金属帯片が、端子と接点との間の電気的接続部として設けられる。なお、この特許の内容は、参照することによって、ここに含まれるものとする。このような個々のバンプまたは突起は、連続的な層と関連する欠点を生じることなく、著しい追従性をもたらすことができる。
未硬化の誘電体材料の個々の液滴または塊をウエハの前面に塗布することによって、例えば、未硬化のコンプライアント材料をウエハの前面にシルクスクリーンニングすることによって、このような個々のバンプまたは突起を含むコンプライアント層を作製することが提案されている。このようなプロセスでは、誘電体材料によるウエハの接点の汚染を避けることに、多大の注意が払われねばならない。さらに、このような方法によって形成されたバンプは、不均一な高さを有する傾向にある。バンプの不均一な高さによって、端子の高さが不均一になる。これによって、端子の全てを同時に検査備品に係合させることがより困難になる。
典型的には、半田マスク層を金属帯片を覆って塗布することが望ましい。半田マスクが突起の両側を上方に向かって端子の近傍まで延在することが望ましい。半田マスクは、検査の後パッケージ化されたチップを回路パネルに実装するのに用いられる表面実装作業中に、金属帯片に沿って半田が広がるのを制限する働きをする。このような半田マスクをバンプ上に形成すると、場合によっては、半田マスクが端子の高さの上方に突出することがある。その結果、半田マスクに孔を設けることによって、端子への半田付けは可能であるが、端子が半田マスクに対して凹み、半田付けを行う前、検査備品上の平坦な接触パッドと容易に係合されないことがある。この現象は、半田マスクを端子の高さよりも十分に低い位置で終端させることによって、回避することができる。しかし、これによって、半田が各金属帯片のかなりの部分に沿って拡がり、これによって、使用中、帯片が破断することがある。
本発明の一態様によれば、チップアセンブリを作製する方法が提供される。本発明のこの態様による方法は、望ましくは、誘電体構造体を、誘電体構造の第１の表面がモールドの作用面によって形作られるように、形成するステップを含む。本方法は、望ましくは、誘電体構造体を１つまたは複数のチップ領域を備えるウエハ素子の表面に、誘電体構造体の第１の表面がウエハ素子から離れる方を向くと共に誘電体構造体の第２の表面がウエハ素子の方を向くようにして、転移させるステップも含む。本方法は、誘電体構造体の第１の表面に端子を設けるステップ、および端子をウエハ素子の接点に電気的に接続するステップも含む。
本発明のさらに他の態様によれば、超小型電子素子が提供される。本発明のこの態様による素子は、本体および本体に支持された端子を備えている。各端子は、導電性パッド、および本体から離れて上方に突出する、パッド上の導電性ポストを備えている。超小型電子素子は、本体上に半田マスクをさらに備えてもよい。半田マスクは、パッドと一直線に並ぶ開口を有し、パッドは、前記開口を通して露出される。好ましくは、ポストは、半田マスクの上方に突出している。
本発明のさらに他の態様によれば、本体および前記本体に支持された端子を備える超小型電子素子を検査する方法であって、各端子は、導電性パッド、および本体から離れて上方に突出する、パッド上の導電性ポストを備える方法が提供される。本発明のこの態様による本方法は、望ましくは、超小型電子素子を検査備品に、端子のポストが検査備品の接触パッドと当接するように、係合させるステップを含む。係合ステップは、超小型電子素子および検査備品を互いに向かって付勢するステップを含んでもよく、この場合、係合ステップ中にポストの少なくともいくつかが変形されるとよい。
本発明の一実施形態によるプロセスは、平坦なランド領域２３およびこのランド領域からモールド内に延在する複数の凹部２４を含む作用面２２を有するモールド２０（図１，２）を利用している。凹部２４は、図１では、直線グリッドパターンで配置されるように描かれているが、所望のバンプパターンを形成するどのような所望のパターンで配置されてもよい。望ましくは、モールド２０は、プロセスの後段階において用いられるウエハ素子の熱膨張係数に近い熱膨張係数を有するガラスのような材料から形成されている。典型的には、ウエハ素子は、主にシリコンから形成され、約３．０×１０−６／℃の熱膨張係数を有している。従って、モールドは、望ましくは、約０から約６×１０−６／℃の熱膨張係数を有している。凹部２４は、後段階で形成される誘電体構造における所望のバンプまたは突起の高さに近い高さ、例えば、約５０μｍから約２００μｍの高さを有している。モールドは、望ましくは、滑らかな表面であって、かつ用いられる誘電体材料と接合し難い表面を有している。例えば、モールドは、誘電体材料に対応する離型剤からなる被膜（図示せず）を有しているとよい。
プロセスの次の段階（図３）では、未硬化の誘電体材料２６が、モールドの作用面２２上に、作用面を覆って作用面の凹部２４を満たすように、堆積される。誘電体材料は、どのような適切な方法によって、塗付されてもよい。例えば、誘電体材料は、スキージまたはローラを用いて塗布されてもよいし、またはスピンコートされてもよい。スピンコーティングでは、流動性のある誘電体材料が、作用面上に堆積され、作用面と直交する軸を中心としてモールドを急速に回転することによって、遠心力で外に広がり、作用面の全体に分布される。スピンコーティング自体は、誘電体材料を半導体ウエハの表面に塗布するのに一般的に用いられる周知のプロセスである。さらに他の変更例では、誘電体材料が、予成形シートとして堆積され、例えば、加熱によって、流動状態にされてもよい。誘電材料が空洞２４の形状を占めるように空洞２４内に進入する限り、どのような適切な方法が用いられてもよい。
誘電体材料が塗布された後、誘電体材料がまだ流動状態にある間に、例えば、スキージ２８をモールドに密着させながらランド領域２３を横切って移動させることによって、過剰な誘電体材料が、ランド領域から取り除かれる。誘電体材料は、凹部を占める個々の遊離バンプ３０の層の形態にある誘電体構造をなす。バンプは、図４に示されるように、下方を向いた第１の表面３２を有している。第１の表面３２は、作用面、特に、凹部を画定する作用面の部分によって、形作られている。バンプは、作用面、特に、凹部を画定する作用面の部分によって、形作られている。バンプは、図４に示されるように、上方を向いた第２の表面３４を有している。
プロセスの次の段階では、バンプ３０の層を有するモールド２０が、露出した接点４０を有するウエハ素子３８の前面３６に配置される。ウエハは、前面３６に露出した接点４０を有している。プロセスに用いられるウエハ素子は、多数のチップ領域を含む単一半導体ウエハの全体であるとよい。このようなチップ領域の各々は、単一半導体チップの電子部品を含んでいる。このような単一ウエハでは、チップ領域は、切断面または鋸レーン（図示せず）によって分離される。代替的に、ウエハ素子は、多数のチップを備えるこのようなウエハの一部分でもよいし、単一チップでもよいし、または一時的なキャリアに機械的に保持されるかまたは互いに機械的に接続された多数の個々のチップの配列でもよい。モールド２０およびバンプ３０の層は、誘電体構造の第１の表面をなすバンプの第１の表面３２をウエハ素子３６から離れる方に向け、誘電体構造の第２の表面をなすバンプの第２の表面３４をウエハ素子の方に向けてウエハ素子の前面３６と接触させるように、配置される。個々のバンプの第２の表面３４からなる誘電体構造の第２の表面は、ウエハ素子の前面３６に接合される。例えば、誘電体材料は、モールドがウエハ素子を覆って配置されるとき、部分的にしか硬化されていないとよく、これによって、硬化プロセスが完了することによって、誘電体材料がウエハ素子の前面３６に接着する。代替的または付加的に、別の接着材料からなる被膜が、ウエハ素子に施されてもよいし、またはバンプの第２の表面３４からなる誘電体構造の第２の表面に施されてもよく、これによって、モールドがウエハ素子を覆って配置されるとき、この接着層が、誘電体構造の第２の表面とウエハ素子の前面との間に配置されることになる。モールドは、それぞれのバンプを互いに正確な間隔で維持し、これによって、各バンプをウエハ素子の前面の所望の箇所に位置決めすることができる。モールドおよびウエハ素子を構成する材料の密接に整合した熱膨張係数によって、このような正確な位置決めが容易になる。モールドは、ロボット視覚システムのような従来技術を用いて、ウエハ素子に対して配置されてもよい。典型的には、ウエハ素子は、モールドをウエハに整合させるプロセスを支援するために、一般的に基準マークと呼ばれるマークを備えている。誘電体構造の第２の表面３４がウエハ素子３８の前面３６に接合された後、誘電体構造またはバンプ３０を適所に残して、モールドが取り外される。
モールドが取り外される前に、誘電体材料は、固体状態または実質的な固体状態に硬化される。硬化プロセスは、モールドがウエハ素子を覆って配置される前または後または前および後になされるとよい。硬化プロセスは、誘電体材料の成分に依存している。もし誘電体材料が熱可塑性の場合、硬化は、誘電体材料の冷却時に生じるとよい。いくつかのシリコーンポリマーのような他の誘電体材料は、加熱によって促進される化学反応によって硬化する。さらに他の誘電体材料として、紫外線のような放射エネルギーによって硬化さる材料が挙げられる。
誘電体材料は、望ましくは、固体状態または実質的な固体状態に硬化されたとき、適切な追従性（compliance）を有するように、選択される。追従性の程度は、材料の特性に依存するのみならず、誘電体層またはバンプの物理的な形態にも依存している。また、追従性の程度は、層の温度と材料の特性との間の関係にも依存している。例えば、一部のポリマーは、ガラス転位温度以上の温度において、著しく軟化する。従って、広範囲にわたる誘電体材料を用いることができる。しかし、多くの典型的な用途では、ダウ・コーニング５０１０のようなシリコーンが用いられるとよい。
バンプは、モールドとの係合によって形成されるので、それらの全てが、正確な高さおよび正確な形状を有している。特に、ウエハの前面３６から上方に延びる各バンプの高さＨは、正確に制御される。最も典型的には、バンプの全ての高さＨが同一である。
ウエハ素子の前面からモールドが取り外された後、金属端子４４が、誘電体構造の第１の表面に、すなわち、バンプの第１の表面３２に形成される（図７，８）。端子からバンプの表面に沿ってウエハ素子の前面３６に延在し、さらにウエハ素子の前面３６に沿って接点まで延在する導電性帯片４６を形成することによって、端子は、ウエハ素子の接点４０に接続される。金属端子および金属帯片は、金属をウエハ素子およびバンプ上に選択的に堆積させることによって、形成されてもよいし、または金属をウエハ素子およびバンプを覆って非選択的に堆積させ、バンプの全ておよびウエハ素子の前面を覆って延在する連続的な金属層を形成し、次いで、この連続的な金属層をエッチングし、個々の端子および帯片を形成することによって、形成されてもよい。例示される特定の構成では、各端子４４は、ウエハ素子の１つの接点４０にしか接続されていない。しかし、帯片が多数の接点または端子を相互に接続するより複雑な構成が用いられてもよい。
端子および帯片の形成に続いて、半田マスク層４８が、ウエハ素子の前面を覆って堆積される。半田マスク層は、端子４４に位置合わせされた開口５０を有している。従って、端子は、開口５０を通して露出される。半田マスク層は、フォトイメージ可能な材料、例えば、フォトイメージ可能な誘電体ポリマーからなるとよい。この材料は、未硬化状態で塗布され、次いで、紫外線のような放射エネルギーに選択的に晒されることによって、選択的に硬化される。このような選択的硬化に続いて、層の未硬化部分が、例えば、洗浄によって取り除かれる。
ウエハ素子が複数のチップを備える場合、このウエハ素子は、端子および半田マスク層が形成される前に分断されてもよいし、またはさらに典型的には、端子および半田マスク層が形成された後に、分断されてもよい。最も典型的には、ウエハ素子が単一素子である場合、この分断は、ウエハを鋸レーンに沿って切断し、個々のユニットを形成することによって、なされる。ここで、各ユニットは、１つまたは複数のチップ領域を含み、誘電体構造の部分が、このような１つまたは複数の領域を覆っている。
得られたユニットは、標準的なパッケージ化されたチップと同様に、取り扱われ、パッケージ化することが可能である。また、これらのユニットは、検査備品６０と係合させることによって、検査することも可能である。この検査備品６０の一部が、図７に示されている。検査備品は、端子４４の配置に対応する配列で配置された多数の接触パッド６２を有している。ユニットは、端子４４を接触パッド６２に係合させるように、検査備品に向かって付勢される。このような係合中、バンプ３０が変形し、これによって、端子４４を垂直方向においていくらか移動させることができ、すなわち、個々の端子４４をチップの前面３６に向かって移動させることができる。従って、もし特定の端子が、他の端子の高さのわずかに上方に位置する場合、その関連するバンプ３０は、他のバンプよりもいくらか大きく変形することができ、その結果、端子の全てが接触パッドの全てと係合することができる。同様に、それぞれのバンプは、検査備品上の接触パッド６２の非平面性を補うように、異なって変形することができる。バンプの正確な高さおよびその結果としての端子の実質的な共平面性によって、端子の全てが検査備品上の接触パッドの全てと係合することを確実にするのに必要なバンプの変形量を低減させることができる。
検査の後、端子４４を半田または他の導電性接合材料を用いて回路パネル（図示せず）の接触パッドに接合することによって、ユニットを回路パネルのような基板に接合することができる。バンプは、チップおよび基板の熱膨張の差を補うように、変形することができる。換言すると、チップおよび基板が互いに異なって膨張および収縮すると、端子４４は、基板の接触パッドと共に移動し、その結果、チップおよび接点４０に対して移動する傾向にある。バンプの変形によって、このような移動が可能になり、その結果、熱膨張の差を少なくとも部分的に補うことができる。このような補正は、望ましくは、端子を基板に接合する接合材料に加えられる応力を実質的に低減するかまたは排除するのに十分であるとよい。これによって、接合材料に疲労欠陥が生じる可能性を最小限に抑えることができる。
本発明のさらに他の実施形態によるプロセスは、前述したモールド２０と同様のモールド１２０（図９）を用いている。ここでも、誘電体材料１２６が、モールド作用面の凹部１２４およびランド領域１２３の両方を覆って塗布される。しかし、この実施形態では、ランド領域上の誘電体材料は、その全体が取り除かれない。代わって、ランド領域上の誘電体材料は、それぞれの空洞１２４内に形成されたバンプ１３０を機械的に相互接続する実質的に連続的に延びる平坦な層要素１０１（図１０）を形成するように、適所に残されている。従って、この実施形態では、誘電体構造は、層要素１０１およびバンプの両方を備え、誘電体構造の第１の表面１３２は、凹部１２４の表面によって形成されたバンプの表面とモールドのランド領域１２３との接触によって形成された層要素１０１の表面の両方を備えている。誘電体構造の第２の表面１３４は、モールドから離れる方を向いた層要素１０１の表面によって画定されている。最も好ましくは、誘電体材料を塗布するのに用いられるプロセスは、層要素１０１の厚みが実質的に均一であるように、選択される。例えば、スピンコーティングプロセスは、実質的に均一な厚みをもたらす傾向にある。代替的または付加的に、プレート（図示せず）のような要素が、硬化ステップの完了前に、第２の表面１３４に押し付けられてもよい。
開口１０３が、層要素１０１を貫通して形成される。このような開口は、どのような適切なプロセスによって形成されてもよい。例えば、誘電体材料１２６が選択的に硬化可能であるフォトイメージ可能な誘電体材料の場合、この誘電体材料を選択的に露光することによって、開口１０３に対応する領域を未硬化状態に維持しながら、誘電体材料の残部を硬化させ、誘電体構造を洗浄することによって、未硬化部分を取り除くとよい。さらに他の変更例では、層１０１を融除または穿孔することによって、例えば、誘電体構造をモールド１２０内に保持しながら、誘電体構造をレーザ融除することによって、開口１０３を形成してもよい。さらに他の変更例では、モールド１２０がランド領域１２３から突出するピンを備えてもよい。さらに他の変更例では、第２の表面１３４を形成するのに用いられるプレートがこのようなピンを備え、このようなピンをランド領域１２３に当接させてもよいし、またはモールド１２０の孔（図示せず）内に進入させてもよい。
この実施形態でも、モールドは、誘電体構造の第２の表面１３４がウエハ素子１３８の前面１３６に接触するように、ウエハ素子１３８を覆って配置される（図１１）。開口１０３は、望ましくは、ウエハ素子の接点１４０と一直線に並んで配置される。ここでも、モールドは、バンプ１３０を位置決めし、バンプをウエハ上のバンプ１３０と正確に整合させるのに役立つ。また、モールドは、開口１０３を接点に整合させるのを容易にする。これらの開口は、空気または他の捕捉されたガスを層要素１０１とウエハ素子の前面との間から漏出させる経路をもたらす。この実施形態でも、誘電体構造が転移され、次いで、モールドが取り外された後、端子１４４および接続帯片１４６が、前述したのと同じ方法によって、導電性材料から形成される。この実施形態の接続帯片は、誘電体構造の第２の表面の一部をなすウエハ素子１３８から離れた方を向く、層要素１０１の表面１０５に沿って延在している。この帯片は、開口１０３内に延在し、これらの開口内に、帯片を接点１４０に電気的に接続するビア・ライナ（via liner）１０７を形成する。ここでも、半田マスク層１４８が、望ましくは、帯片および端子が形成された後、誘電体構造上に塗布される。他の点に関して、この実施形態は、図１〜８を参照して前述した実施形態と同様である。
本発明のさらに他の実施形態によるプロセスは、凹部２２４および凹部２２４間に位置するランド領域２２３を有するモールド２２０を用いている（図１２）。各凹部２２４は、主面２０１および主面をランド領域に接続する傾斜側面２０３を画定している。各凹部は、主面２０１からモールド内に下方に突出するポスト形成部２０５も備えている。前述した実施形態におけるように、誘電体材料２２６（図１３）が、凹部内に導入される。誘電体材料によって、バンプ２３０が形成される。各バンプ２３０は、凹部の主面２０１に対応する頂部領域またはパッド領域２０６、およびパッド領域から突出するポスト２０７を有している。ポスト２０７は、バンプ２３０よりも著しく小さく、かつバンプのパッド領域２０８よりも著しく小さい直径を有している。例えば、ポスト２０７は、約２５〜１５０μｍの直径および約２５〜７５μｍの高さを有しているとよい。各バンプの第２の表面２３４は、略平坦である。各バンプは、バンプを形成した凹部の傾斜壁面２０３に対応する傾斜側壁面２０９を有している。
この実施形態でも、誘電体構造またはバンプ２３０が転移した後、導電端子２４４（図１４）がバンプ上に形成される。各導電端子は、バンプのパッド領域２０６を覆うパッド２１１およびパッド２１１から突出するポスト２１３を備えている。金属ポスト２１３は、バンプの一部として形成されたポスト２０７よりもわずかに大きい直径および高さを有している。従って、金属ポスト２１３は、ポスト２０７を参照して前述した寸法およびアスペクト比を有している。この実施形態でも、導電帯片２４６によって、端子２４４のパッド２１１がウエハ素子の接点２４０に接続される。帯片２４６は、バンプ２３０の傾斜側壁２０９に沿って延在し、さらにウエハ素子の前面２３６に沿って接点２４０まで延在している。この実施形態でも、半田マスク層２４８が、帯片および他の要素を覆って堆積される。従って、アセンブリは、チップおよび誘電体構造またはバンプを含む本体を備え、端子が、この本体上に支持されている。ここでも、半田マスク層は、端子２４４と位置合わせされた開口２５０を有している。図１４に最もよく示されているように、この実施形態における半田マスク層は、ポストのパッド領域２０６まで上方に延在し、端子のパッド２１１の露出面に至っている。しかし、誘電体ポスト２０７に形成された導電ポスト２１３は、半田マスク層２４８を超えて上方に突出している。
端子２４４を検査備品の接触パッド２６２に係合することによって、アセンブリを検査することができる。ポスト２１３が突出していることによって、半田マスク層２４８の存在に関わらず、ポスト２１３を確実に係合させることができる。接触パッド２６２と端子との間に加えられる力は、ポストおよびポストの下方に位置するバンプ２３０の部分に集中する。従って、ポストに加えられる力は、ポストの下方のバンプ内の材料を局部的に変形させる傾向にある。これらの理由の全てから、比較的小さい力によって、ポストの先端をチップまたはウエハ素子に向かって容易に移動させることができる。これによって、接点の全ての上のポスト先端の全てを接触パッドの全てに係合させることが容易になる。換言すると、このようなポストを有する誘電体構造は、非平面性を良好に補うことができ、比較的小さい力によって、チップを検査備品に係合させることができる。加えて、ポストの先端は、傾動し、接触パッドの表面を横切って掃引(wipe)することもできる。
検査の後、パッケージ化されたチップは、基板２７０に半田接合される（図１５）。前述したように、端子２４４は、基板の接触パッド２７２に接合される。端子を接触パッドと一直線に並んで配置する前に、半田を端子または接触パッドに付着させ、次いで、半田をリフローすることによって、半田接合部を形成するとよい。半田２７４は、半田マスク層２５０に達するまで、各端子のパッド領域２１１の全体にわたって外に拡がる。従って、パッドの完全に露出した領域が半田に接合され、十分な強度の接合部が得られる。ポスト２１３は、半田内に効果的に沈められ、半田内に封入される。ポストは、半田接合部の強度を損なうことがなく、事実上、半田接合部内の強化部として作用することができる。
本発明のさらに他の実施形態によるパッケージ化されたチップ（図１６）は、図１５のバンプと同様のバンプ３３０を有する誘電体構造を備えているが、図１２〜１５を参照して前述した誘電体ポスト２０７を有していない。ここでも、各端子３４４は、パッド領域３１１を有している。導電ポスト３１３が、別の金属要素を取り付けることによって、パッド領域に設けられる。このような取付けは、ワイヤボンディングによってなされてもよい。ワイヤボンディングでは、細径ワイヤをパッド領域３１１のような金属構造に超音波または熱音波によって接合し、次いで、切断し、ポストを形成する。ポスト３１３は、図１４，１５を参照して前述したポスト２１３と実質的に同一の機能を果たす。ポスト３１３とその下側の端子のパッド領域３１１との間の取付けは、特に強靭である必要もなく、耐疲労性を有する必要もない。前述したように、これらのポストは、アセンブリが回路パネルまたは他の基板に半田接合されたときに形成される半田塊内に沈められる。
図１２〜１６を参照して前述したポストを有するバンプは、図９〜１１を参照して前述した層要素１０１のような層要素と併せて設けられてもよい。
本発明のさらに他の実施形態による方法は、略平面的な層要素４０１を備える誘電体構造を形成するために、作用面４２２を有する略平坦なモールド４２０を利用している（図１７）。層要素４０１は、モールド作用面４２２との接触によって形成された第１の表面４３２を有すると共に、モールドから離れる方を向いた第２の表面４３４を有している。図１９に最もよく示されるように、モールド４２０は、図１２を参照して前述したポスト形成領域２０５に相当する小さいピット４０５を有している。これらのピットによって、ポスト４０７が形成される。ポスト４０７は、ポスト２０７を参照して前述したのと同等の寸法を有しているとよい。ポスト４０７は、層要素４０１の平面的な第１の表面から突出している。図１８に最もよく示されるように、略平面的な層要素４０１は、間隙４１５を有している。間隙４１５は、ウエハ素子における鋸レーンのパターンに対応するパターンで設けられている。図１９に最もよく示されるように、層要素４０１は、第１の表面４３２から第２の表面４３４に向かって層要素４０１を貫通する開口４０３を有している。開口４０３および間隙４１５は、開口１０３（図９〜１１）を参照して前述した方法のいずれによって形成されてもよい。
この実施形態でも、誘電体構造の第２の表面４３４をウエハ素子の前面４３６方に向けてモールドをウエハ素子と係合させることによって、誘電体構造がウエハ素子４３８に付着される。ここでも、開口４０３が、ウエハ素子の接点４４０と一直線に並んで配置される。誘電体構造を適所に残してモールドが取り外された後、端子４４４および接続帯片が、誘電体層の第１の表面４３２に形成される（図２０）。この実施形態でも、金属を誘電体層のポスト４０７上に堆積させることによって、導電金属ポストが形成される。図２１に最もよく示されるように、各端子４４４は、ポスト４１３を包囲するパッド領域４１１を備えている。ここでも、半田マスク４４８が、端子と一直線に並ぶ開口４５０を除いて、帯片および誘電体構造の第１の表面を覆って設けられる。図２０に最もよく示されるように、ポスト４１３は、半田マスクが端子と検査備品との間の係合を妨げることなく、半田マスクから上方に突出している。
ここでも、ウエハ素子は、鋸レーンに沿って分断される。間隙４１５（図１８）が鋸レーンと一直線に並んで配置されているので、ウエハに沿って誘電体構造を分断する必要がない。これによって、ウエハ素子を分断する作業、すなわち、ウエハ素子を「ダイシング」する作業が簡素化される。また、間隙４１５は、ウエハ素子への誘電体構造の組立中、空気または他の捕捉ガスが漏出する付加的な経路をもたらす。
このようにして得られたパッケージ化されたチップは、前述したような方法によって、チップを検査備品に係合させることによって、検査されるとよい。前述したようなバンプまたは突起が存在していないので、誘電体構造の追従機能は、チップまたはウエハユニット４３８に向かう垂直方向およびそこから離れる垂直方向において、前述した誘電体構造よりも小さい。しかし、この実施形態でも、ポストが潰されるかまたは変形されることによって、検査備品の接触パッドに対して良好な係合をもたらすことができる。この実施形態でも、端子を回路パネルまたは他の基板の接触パッドに半田接合することができる。ここでも、半田接合部は、検査手順中に潰されたかまたは変形された可能のあるポストを包囲する。ポストは、半田塊と端子との間に大面積の強靭な接合部を作製するのを妨げることがない。図１７〜２１を参照して述べた誘電体構造の変更例では、ポストは、図１６を参照して前述したように、端子のパッド領域にワイヤボンディングされてもよいし、または他の方法によって組み込まれてもよい。
２００５年１２月２７日に出願された同時係属中の本発明の譲受人に譲渡された米国特許出願第１１／３１８，８１５号に開示されているように、コンプライアントバンプが、ガス充満空間を備えてもよく、このような空間は、パッケージ化されたチップの外部に延在する通気孔に接続されるとよい。この特許出願の内容は、参照することによって、ここに含まれるものとする。図２２に示されるように、凹部５２４を有する作用面を有するモールド５２０を、突起５０３を有する他のモールド要素５０１と組み合わせることによって、モールド要素５０１の突起５０３が占める領域による中空部を有するバンプまたは突起５０７を有するコンプライアント層５０５を形成することができる。例示される特定の構成では、凹部５２４および突起５０３は、細長く延びる要素であり、これによって、バンプ５０７は、空洞５０９（図２３）および空洞５０９と連通する通路５１３を有する細長の構造として形成される。モールド要素５０１が取り外された後、コンプライアント構造の第２の表面５３２が、モールド５２０をウエハ素子の前面上にコンプライアント層５０５をその前面に向けて配置することによって、ウエハ素子上に配置される。通路５１３は、ウエハ素子の分断面を横切って延在している。端子５４４が、例えば、図２３に示されるように、空洞５０９の上方において、バンプ上に形成される。ウエハ素子が分断されるとき、細長のバンプ５０７は、分断面で切断され、パッケージ化されたチップの縁５３９に通気孔５１１を形成する。通気孔５１１は、通路５１３を通して空洞５０９と連通している。前述した同時係属中の米国特許出願に開示されているように、通気孔を形成するために、他の手段が用いられてもよい。空洞５０９を有する中空バンプ５０７は、高度のコンプライアント構造をもたらす。通気孔は、空洞５０９の内側のガス圧をコンプライアント構造の外側における雰囲気圧と平衡に維持する。
本発明のさらに他の実施形態による方法では、一組のバンプを備えるコンプライアント構造が、流動性を有するまたは変形可能な誘電体材料の塊６０３（図２４）をウエハ６０７の前面６０５に堆積することによって、形成される。図示されている実施形態におけるウエハの前面は、酸化シリコン、窒化シリコン、またはポリイミドのようなポリマー誘電体材料のような材料から形成された誘電体パシベーション層６０９によって画定されている。ウエハは、パッシベーション層の開口６１１を通して前面６０５に露出する接点６１３を有している。接点は、ウエハの内部電気部品（図示せず）に接続されている。塊６０３は、どのような従来の方法、例えば、流動性のある誘電体材料のシルクスクリーニングによって、堆積されてもよい。プロセスのこの段階では、典型的には、前面６０５から上方に延びるそれぞれの塊の高さは、不均一である。
塊をウエハ上に堆積した後、ウエハは、モールド６２０に対する所定の位置に配置される（図２５）。この実施形態におけるモールド６２０は、単に、平坦な作用面６２２を有するプレートである。この作用面は、望ましくは、塊６０３をなす流動性のある誘電体材料によって濡れ難く、かつ付着され難い。例えば、モールドの作用面は、フルオロポリマーのような離型剤からなる被膜を有する極めて滑らかなガラス表面であるとよい。ここでも、コンプライアント材料の各塊の第１の表面６３２は、モールドの作用面との接触によって形成される。各塊の第２の表面６３４は、ウエハ表面と接触して形成される。塊６０３は、図１〜８を参照して前述した誘電体構造のバンプと同様の一組のバンプ６３０を形成するように、少なくとも部分的に硬化される。ここでも、バンプは、全て、正確に制御された高さＨを有している。バンプが少なくとも部分的に硬化された後、モールド６２０が取り外され、これによって、成形された誘電体構造がウエハに移り、バンプ６３０を含む誘電体構造がウエハ上の適所に置かれる。モールドの取外しに続いて、端子６４４（図２６）のような金属特徴部が、誘電体構造の第１の表面上に形成される。半田マスク層（図示せず）が施され、次いで、前述したのと同じ方法によって、ウエハが分断され、個々のユニットを形成することができる。
このプロセスの変更例では、モールド６２０は、平坦ではなく、代わって、種々のバンプ６３０の第１の表面にポストを形成するために、図１２に示されるポスト形成領域２０７と同様のポスト形成領域を備えている。さらに他の変更例では、バンプは、流動性のある誘電体材料の塊をウエハ前面ではなく中間構造に付着させ、この塊を硬化することによって、中間構造とモールドとの間に形成される。バンプを含む誘電体構造が、モールドおよび中間構造から取り外され、ウエハ前面に転移されるとよい。代替的に、バンプは、モールドから取り外され、中間構造と一緒にウエハ前面に転移されてもよい。例えば、中間構造は、誘電体層であるとよく、バンプは、硬化したときに、この誘電体層に半永久的に接着されてもよい。
前述の特徴の多数の変更および組合せが、用いられてもよい。このような１つの変更例では、図９〜１１を参照して前述したような層要素を備える誘電体構造、例えば、粘着性のある誘電体構造が、モールドから取り外され、次いで、ウエハ素子上に置かれることによって、モールドからウエハ素子に転移されてもよい。代替的または付加的に、誘電体構造は、モールドから、誘電体構造の種々の要素を適所に互いに対して保持し得る中間キャリア上に転移され、次いで、この中間構造からウエハ素子に転移されてもよい。このような中間構造が、個別の要素、例えば、図１〜８および図１２〜１５を参照して前述したような遊離バンプと共に用いられてもよい。さらに他の変更例では、例えば、誘電体材料をモールド内に導入する前に、モールドをウエハ素子上に配置することによって、誘電体構造がウエハ素子上の適所に成形されてもよい。さらに他の変更例では、誘電体構造を漸次成形し、成形されている間に、漸次転移することもできる。例えば、モールドをウエハ素子の一部の上に配置し、誘電体構造の一部、例えば、１つまたはいくつかのバンプを形成し、かつこれらのバンプをウエハ素子に接合し、このすぐ後、モールドを取り外し、再位置決めし、誘電体構造の追加的な一部、例えば、追加的な１つまたは複数のバンプをウエハ素子の他の一部に形成してもよい。
他の変更例では、端子および導電帯片のような導電性特徴部は、誘電体構造がウエハ素子に転移される前に、誘電体構造に付着されてもよい。例えば、金属層がモールド内に設けられ、誘電体構造が形成されるときに、金属層が誘電体構造に付着されてもよい。この金属層は、誘電体構造がウエハ素子に転移される前または後のいずれかに、誘電体構造がモールドから取り外された後、エッチングされてもよい。代替的に、予成形された金属要素が、モールド内に配置されてもよい。
さらに他の変更例では、図１２〜２１を参照して前述したような変形可能なポストを有する端子が、チップおよび誘電体構造を備える複合体以外のものに設けられてもよい。例えば、このような端子は、「ベア」チップ７０１上に、このチップ上の接点と一体に形成されたパッド７１１上にポストを形成することによって、設けられてもよい（図２７）。このような実施形態では、ポストは、望ましくは、チップの前面を越えて、および前面に設けられた任意のパッシベーション層７０５を超えて、上方に突出する。例示された実施形態では、誘電体層またはパッシベーション層７０５は、接点またはパッド７１１と一直線に並ぶ開口７０７を有し、ポストがこれらの開口を通って突出している。ここでも、これらのポストを検査備品（図示せず）と係合させることができる。この実施形態でも、ポストが突出していることによって、検査備品との係合が容易にする。検査の後、チップ７０１は、チップの前面が回路パネルの表面の方を向くように、回路パネル７７０に「フリップチップ」配列で取り付けられるとよい（図２８）。半田塊が、チップの接点と回路パネルとの間に配置され、次いで、リフローされ、チップ接点と回路パネルの接触パッド７７２との間に半田接合部を形成する。ここでも、得られた半田接続部７７４がパッド７１１の全体を覆って、ポスト７１３が半田接合部内に封入される。
前述した特徴部のこれらおよび他の変更および組合せが、本発明から逸脱することなく利用されてもよい。従って、好ましい実施形態の前述の説明は、特許請求の範囲に記載される本発明を制限するものではなく、単なる例示にすぎないと見なされるべきである。
本発明の一実施形態によるプロセスに利用されるモールドの略平面図である。 図１の線２−２に沿った部分断面図である。 プロセスの後段階におけるモールドを示す、図２と同様の図である。 プロセスの後段階におけるモールドを示す、図２と同様の図である。 図１〜４のモールドをウエハ素子と併せて示す部分断面図である。 プロセスの後段階における図５のウエハ素子を示す部分断面図である。 プロセスの後段階における図５のウエハ素子を示す部分断面図である。 図７に示されるウエハ素子の一部を示す略部分平面図である。 本発明のさらに他の実施形態によるプロセスのそれぞれの段階におけるモールドおよび成形された要素を示す部分断面図である。 本発明のさらに他の実施形態によるプロセスのそれぞれの段階におけるモールドおよび成形された要素を示す部分断面図である。 図９，１０のプロセスにおいて形成されたパッケージ化されたチップの一部を示す部分断面図である。 本発明のさらに他の実施形態によるプロセスに用いられるモールドを示す部分断面図である。 モールドをプロセスの後段階において成形された要素と併せて示す、図１２と同様の図である。 図１３の成形された要素を用いて形成されたパッケージ化されたチップの一部を示す部分断面図である。 図１４のパッケージ化されたチップを回路パネルと併せて示す部分断面図である。 本発明のさらに他の実施形態によるパッケージ化されたチップの一部を示す、図１４と同様の図である。 本発明のさらに他の実施形態によるモールドおよび成形された物品を示す略正面図である。 図１７に示されるモールドおよび成形された層の略平面図である。 図１７において番号１９で示される領域の部分断面図である。 図１７〜１９の成形された物品を用いて作製されたパッケージ化されたチップの一部を示す部分断面図である。 図２０に示されるパッケージ化されたチップの部分断面図である。 本発明のさらに他の実施形態による成形プロセス中のモールドの部分を示す部分断面図である。 図２２のプロセスにおいて成形された物品を用いて作製されたパッケージ化されたチップの一部を示す部分断面図である。 本発明のさらに他の実施形態によるプロセスにおいて用いられる要素を示す略正面図である。 プロセスの後段階における図２４の要素を示すさらに他の略正面図である。 プロセスの後段階における図２４の要素を示すさらに他の略正面図である。 本発明のさらに他の実施形態による構造の部分を示す部分断面図である。 構造をさらに他の構成要素と併せて示す、図２７と同様の図である。

Claims (31)

  1. （ａ）間隙を介してバンプを複数含む誘電体構造を、前記誘電体構造の第１の表面がモールドの作用面によって形作られるように、そして、前記第１の表面が、各々のバンプ上のパッド領域とパッド領域から突出するポストを含むように、形成するステップと、
    （ｂ）前記誘電体構造を１つまたは複数のチップ領域を備えるウエハ素子の表面に転移させるステップであって、前記誘電体構造の前記第１の表面が前記ウエハ素子から離れる方を向くと共に前記誘電体構造の第２の表面が前記ウエハ素子の方を向くようする、転移させるステップと、
    （ｃ）各々の端子が、バンプ上のパッド領域を覆う導電性パッドと前記パッドから突出する導電性ポストを含むように、前記誘電体構造の前記第１の表面上に端子を設けるステップと、
    （ｄ）前記端子を前記ウエハ素子の接点に電気的に接続するステップと、
    を含む、チップアセンブリを作製する方法。
  2. 前記形成ステップは、前記バンプの前記パッド領域から突出している誘電性ポストとともに前記バンプを設けることを含み、端子を設ける前記ステップは、前記誘電性ポスト上に前記導電性ポストを形成することを含むことを特徴とする請求項１に記載の方法。
  3. 前記誘電体構造は、前記バンプ間の間隙を含むことを特徴とする請求項１または請求項２に記載の方法。
  4. 前記バンプの少なくともいくつかは、前記誘電体構造の他の部分から離れた遊離バンプであり、前記方法は、前記形成ステップと前記転移ステップとの間に、前記遊離バンプを前記誘電体構造の前記他の部分に対して適所に維持するステップをさらに含むことを特徴とする請求項３に記載の方法。
  5. 前記誘電体構造は、前記遊離バンプのみから構成されることを特徴とする請求項４に記載の方法。
  6. 前記形成ステップは、前記誘電体構造内に前記第１の表面から離れて空洞を形成するように行われ、端子を設ける前記ステップは、前記端子の少なくともいくつかを前記空洞と一直線に並んで配置させるように行われることを特徴とする請求項１に記載の方法。
  7. 前記空洞の少なくともいくつかと連通する、前記チップアセンブリの外側に開口する通気孔を設けるステップをさらに含むことを特徴とする請求項６に記載の方法。
  8. 端子を設ける前記ステップは、金属層を前記モールドの前記作用面上に前記形成ステップ中に前記金属層が前記誘電体構造の前記第１の表面と前記モールドとの間に配置されるように設け、前記転移ステップ中に前記金属層を前記誘電体構造と共に転移させることを含むことを特徴とする請求項１に記載の方法。
  9. 端子を設ける前記ステップは、前記転移ステップの後、金属層を前記誘電体構造の前記第１の表面上に堆積させることを含むことを特徴とする請求項１に記載の方法。
  10. 金属層を堆積させる前記ステップは、前記金属層の部分を前記ウエハの前面および前記前面に露出した前記ウエハ素子の接点上に堆積させ、前記金属層を前記金属層が複数の個別の金属要素を含むようにパターニングさせることを含み、前記金属要素の各々は、前記誘電体構造上の端子および前記端子を前記ウエハ素子の接点に接続する配線を含むことを特徴とする請求項９に記載の方法。
  11. 前記金属層を堆積させる前記ステップは、実質的に連続する層を形成することを含み、前記パターニングステップは、前記個別の金属要素を形成するように、前記連続層を分割することを含むことを特徴とする請求項１０に記載の方法。
  12. 前記金属層を堆積する前記ステップは、互いに分離した前記金属要素を形成するように、金属を選択的に堆積させることを含むことを特徴とする請求項１０に記載の方法。
  13. 前記転移ステップは、前記形成ステップの後、前記モールドを前記モールドの前記誘電体構造が前記ウエハ素子の前記前面を覆うように配置し、前記誘電体構造の前記第２の表面を前記ウエハ素子の前記前面に接合させ、次いで、前記モールドを取り外すことを含むことを特徴とする請求項１に記載の方法。
  14. 前記モールドおよび前記ウエハ素子は、実質的に等しい熱膨張係数を有することを特徴とする請求項１３に記載の方法。
  15. 前記形成ステップは、未硬化の流動性のある誘電体材料を前記作用面に堆積させ、次いで、前記誘電体材料を硬化させることを含むことを特徴とする請求項１に記載の方法。
  16. 前記作用面は、複数の凹部および前記凹部間のランド領域を備え、前記形成ステップは、前記硬化ステップが完了する前に、誘電体材料を前記ランド領域から取り除くことをさらに含むことを特徴とする請求項１５に記載の方法。
  17. 前記硬化ステップは、前記未硬化の誘電体材料の一部が未硬化のまま維持されるように、前記未硬化の誘電体材料を放射エネルギーに選択的に露出させることを含み、前記形成ステップは、前記誘電体材料の前記未硬化の部分を取り除くことをさらに含むことを特徴とする請求項１５に記載の方法。
  18. 前記形成ステップは、前記層を貫通する通気開口を形成することを含むことを特徴とする請求項１に記載の方法。
  19. 前記ウエハ素子は、複数のチップ領域を含み、前記方法は、複数のユニットを形成するために、前記転移ステップの後、前記ウエハおよび前記誘電体構造を分断するステップをさらに含み、前記複数のユニットの各々は、１つまたは複数の前記チップ領域および前記誘電体構造の一部を含むことを特徴とする請求項１に記載の方法。
  20. 本体および前記本体に支持された端子を備える超小型電子素子であって、前記端子の各々は、導電性パッドと、前記パッド上の導電性ポストとを備え、前記ポストは前記パッドよりも小さい直径を有し、前記ポストは前記本体から離れて上方に突出し、前記本体上に層をさらに備え、前記層は、前記パッドと一直線に並ぶ開口を有し、前記パッドは、前記開口を通して露出され、前記ポストは、前記層の上方に突出することを特徴とする超小型電子素子。
  21. 前記層は、半田マスク層であることを特徴とする請求項２０に記載の超小型電子素子。
  22. 前記本体は、前面を有するチップと、前記チップの前記前面を覆う誘電体構造とを備え、前記端子は、前記誘電体構造に支持されることを特徴とする請求項２０に記載の超小型電子素子。
  23. 前記誘電体構造は誘電体ポストを含み、前記導電性ポストは前記誘電体ポストを覆う導電性材料を含むことを特徴とする請求項２２に記載の超小型電子素子。
  24. 前記誘電体構造は、前記チップから離れて上方に突出する複数のバンプを含み、前記端子の前記パッドは、前記端子の前記ポストが前記バンプから突出するように、前記バンプ上に配置されることを特徴とする請求項２２に記載の超小型電子素子。
  25. 前記端子の前記パッドから前記チップに向かって前記バンプに沿って下方に延在する導電性帯片と、前記帯片を少なくとも部分的に覆う半田マスク層とをさらに備え、前記半田マスク層は、前記端子の前記パッドと一直線に並ぶ開口を有することを特徴とする請求項２４に記載の超小型電子素子。
  26. 前記バンプの各々は、前記チップから離れた上端を有し、前記端子の前記パッドは、前記バンプの前記上端に配置され、前記半田マスクは、前記バンプの上端まで実質的に延在することを特徴とする請求項２５に記載の超小型電子素子。
  27. 本体および前記本体に支持された端子を備える超小型電子素子を検査する方法であって、前記端子の各々は、導電性パッドと、前記パッド上の導電性ポストとを備え、前記ポストは前記パッドよりも小さい直径を有し、前記ポストは前記本体から離れて上方に突出し、当該方法は、前記超小型電子素子を検査備品に、前記端子の前記ポストが前記検査備品の接触パッドと当接するように、係合させることを含むことを特徴とする方法。
  28. 前記係合ステップは、前記超小型電子素子と検査備品とを互いに向かって付勢することを含むことを特徴とする請求項２７に記載の方法。
  29. 前記超小型電子素子を前記検査備品から取り外し、前記端子を基板の接触パッドに、導電接合材料の塊が前記端子の前記パッドと前記基板の前記接触パッドとの間に延在するように、接合させるステップをさらに含むことを特徴とする請求項２７に記載の方法。
  30. 前記接合ステップは、前記ポストが前記接合材料の塊内に配置されるように行われることを特徴とする請求項２９に記載の方法。
  31. 前記本体は半導体チップおよび前記チップから離れて上方に突出する複数のバンプを含み、前記端子の前記パッドは、前記端子の前記ポストが前記バンプから突出するように、前記バンプ上に配置されることを特徴とする請求項２７に記載の方法。
JP2008548666A 2005-12-27 2006-12-26 コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法 Active JP5695294B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/318,846 2005-12-27
US11/318,846 US7534652B2 (en) 2005-12-27 2005-12-27 Microelectronic elements with compliant terminal mountings and methods for making the same
PCT/US2006/049202 WO2007076099A2 (en) 2005-12-27 2006-12-26 Microelectronic elements with compliant terminal mountings and methods for making the same

Publications (2)

Publication Number Publication Date
JP2009521818A JP2009521818A (ja) 2009-06-04
JP5695294B2 true JP5695294B2 (ja) 2015-04-01

Family

ID=38192647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008548666A Active JP5695294B2 (ja) 2005-12-27 2006-12-26 コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法

Country Status (5)

Country Link
US (1) US7534652B2 (ja)
JP (1) JP5695294B2 (ja)
KR (1) KR101411482B1 (ja)
CN (1) CN101346812B (ja)
WO (1) WO2007076099A2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
US8710680B2 (en) * 2010-03-26 2014-04-29 Shu-Ming Chang Electronic device package and fabrication method thereof
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
US8643196B2 (en) 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
US9589815B2 (en) 2012-11-08 2017-03-07 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor IC packaging methods and structures
CN102931158B (zh) * 2012-11-08 2015-12-09 南通富士通微电子股份有限公司 芯片封装结构
US10468363B2 (en) * 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
KR101802378B1 (ko) * 2016-06-30 2017-11-29 한국생산기술연구원 솔더범프 제조용 지그, 플립칩 접합방법 및 이에 의하여 형성된 플립칩
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10103114B2 (en) * 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10529788B2 (en) * 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
US11410875B2 (en) * 2018-12-19 2022-08-09 Texas Instruments Incorporated Fan-out electronic device
KR20220041430A (ko) 2020-09-25 2022-04-01 삼성전자주식회사 Ubm층을 가지는 팬 아웃 반도체 패키지
CN113370691A (zh) * 2021-06-11 2021-09-10 深圳市华仁三和科技有限公司 一种micro-LED显示器显示单元的阻光结构制作工艺及阻光结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5810609A (en) * 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
KR100577131B1 (ko) * 1997-05-15 2006-05-10 폼팩터, 인크. 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
DE10059178C2 (de) * 2000-11-29 2002-11-07 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
US6444489B1 (en) * 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
JP3642414B2 (ja) * 2001-02-08 2005-04-27 シャープ株式会社 半導体装置およびその製造方法
JP2003077949A (ja) * 2001-09-04 2003-03-14 Sharp Corp 半導体装置の外部接続電極形成方法およびこれに用いられる板状治具
JP2003124393A (ja) * 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
JP4288954B2 (ja) * 2003-02-06 2009-07-01 ソニー株式会社 欠陥検出回路及び欠陥検出方法
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
WO2005065207A2 (en) * 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US7453139B2 (en) * 2005-12-27 2008-11-18 Tessera, Inc. Compliant terminal mountings with vented spaces and methods

Also Published As

Publication number Publication date
JP2009521818A (ja) 2009-06-04
CN101346812B (zh) 2012-05-09
WO2007076099A3 (en) 2007-08-23
US20070145550A1 (en) 2007-06-28
CN101346812A (zh) 2009-01-14
US7534652B2 (en) 2009-05-19
KR101411482B1 (ko) 2014-06-24
WO2007076099A2 (en) 2007-07-05
KR20080091163A (ko) 2008-10-09

Similar Documents

Publication Publication Date Title
JP5695294B2 (ja) コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法
US7413926B2 (en) Methods of making microelectronic packages
US6172422B1 (en) Semiconductor device and a manufacturing method thereof
US6486547B2 (en) Microelectronic assembly incorporating lead regions defined by gaps in a polymeric sheet
US7594644B2 (en) Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
US6433419B2 (en) Face-up semiconductor chip assemblies
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US7271481B2 (en) Microelectronic component and assembly having leads with offset portions
US5679977A (en) Semiconductor chip assemblies, methods of making same and components for same
JP2007516602A (ja) 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
US8138020B2 (en) Wafer level integrated interconnect decal and manufacturing method thereof
JP2008060585A (ja) 半導体チップの順応性インターフェースを形成する方法
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
KR20010098592A (ko) 반도체패키지 및 그 제조방법
US20050218495A1 (en) Microelectronic assembly having encapsulated wire bonding leads
US6002171A (en) Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
US6475829B2 (en) Semiconductor device and manufacturing method thereof
EP0714553B1 (en) Method of forming electrically conductive polymer interconnects on electrical substrates
WO2000021135A1 (fr) Dispositif semi-conducteur et son procede de fabrication
US20040256719A1 (en) MEMS micro-cap wafer level chip scale package
TW502344B (en) Chip scale package structure and its manufacturing method
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法
JP2002026188A (ja) ボールグリッドアレイ型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120523

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120530

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120622

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141028

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150206

R150 Certificate of patent or registration of utility model

Ref document number: 5695294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250