JP2003077949A - 半導体装置の外部接続電極形成方法およびこれに用いられる板状治具 - Google Patents

半導体装置の外部接続電極形成方法およびこれに用いられる板状治具

Info

Publication number
JP2003077949A
JP2003077949A JP2001267622A JP2001267622A JP2003077949A JP 2003077949 A JP2003077949 A JP 2003077949A JP 2001267622 A JP2001267622 A JP 2001267622A JP 2001267622 A JP2001267622 A JP 2001267622A JP 2003077949 A JP2003077949 A JP 2003077949A
Authority
JP
Japan
Prior art keywords
semiconductor device
external connection
viscous substance
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001267622A
Other languages
English (en)
Inventor
Masahito Sumikawa
雅人 住川
Rina Murayama
里奈 村山
Masashi Ogawa
将志 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001267622A priority Critical patent/JP2003077949A/ja
Publication of JP2003077949A publication Critical patent/JP2003077949A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 外部接続電極の微小化、狭ピッチ化に対応可
能で、かつ製造コストの低減が図られる半導体装置の外
部接続電極形成方法およびこれに用いられる板状治具を
提供する。 【解決手段】 半導体装置の実装面に位置する突起部に
形成された表面電極４を有する半導体装置の外部接続電
極形成方法であって、粘性物質をステージ６の上に展延
する工程と、半導体装置の表面電極４を展延された粘性
物質８に接触させて粘性物質８を表面電極４に転写する
工程と、粘性物質８が転写された表面電極４をトレイ１
１中に敷き詰められて平坦に配置された半田ボール１０
に接触させることにより、表面電極４に転写された粘性
物質８に半田ボール１０を捕捉させる工程と、捕捉され
た半田ボール１０を加熱溶融することにより、表面電極
４上に外部接続電極２４を形成する工程とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の外部
接続電極形成方法に関し、より具体的には、半導体装置
の実装面に設けられた突起部の先端に表面電極を有する
半導体装置の外部接続電極形成方法に関する。
【０００２】
【従来の技術】一般に半導体装置は、その内部に高集積
化された集積回路を備えており、この集積回路と外部の
回路とを接続するために外部接続電極を備えている。近
年では、この外部接続電極は、半導体ウエハ形成工程に
おいて半導体ウエハの表面に形成される表面電極上に形
成されるものが一般的である。ここで、本発明における
半導体装置の概念には、半導体チップ（ベアチップ）
と、この半導体チップを内部に格納した半導体パッケー
ジとの両方を含むものである。
【０００３】近年、電子機器の小型化の要求に伴い、半
導体装置の小型化、薄型化が強く求められている。この
半導体装置の小型化、薄型化の要求に応えるため、外部
接続電極を半導体パッケージの周囲に配設したＱＦＰ
（Quad Flat Package）に代わり、外部接続電極を半導
体装置の底面にエリアアレイ状に配設したＣＳＰ（Chip
Scale Package）が急速に普及している。
【０００４】パッケージ底面にエリアアレイ状に外部接
続電極を配設した半導体装置としては、旧来よりＢＧＡ
（Ball Grid Array）があるが、ＣＳＰはＢＧＡよりも
電極ピッチを狭くすることで、より半導体装置の小型化
が図られており、その外形は内部に格納されている半導
体チップの外形とほぼ同じ大きさにまで小型化されてい
る。
【０００５】また、コスト低減のために、半導体装置が
ウエハ状態にある段階で一括して外部接続電極形成工程
を済ませてしまうウエハレベルＣＳＰも登場している。
さらには、ベアチップの実装面に直接半田による外部接
続電極を形成し、回路基板に実装するフリップチップ実
装も見直されてきている。これにより、従来のＣＳＰよ
りもさらに進んで、半導体装置の外形が半導体チップの
外形そのものというレベルにまで小型化が実現されてき
ている。
【０００６】半導体装置は、以上に示したように確実に
縮小化の傾向にある一方、半導体装置自体の機能は、さ
らに高機能化へと進んでいる。すなわち、半導体装置レ
ベルでのシステムＬＳＩ（Large-Scale Integrated Cir
cuit）化、あるいは複数の半導体装置を１つのパッケー
ジにまとめて高機能化および小型化を目指すＳＯＰ（Sy
stem On Package）化により、従来は複数の半導体装置
で分担していた機能を１つの半導体装置でまかなわせよ
うとする傾向がある。したがって、１つの半導体装置当
たりの外部接続電極数は増大する傾向にあり、上述の半
導体装置の小型化とあいまって、外部接続電極の微小化
および狭ピッチ化が進んでいる。
【０００７】従来のエリアアレイ型電極構造を有する半
導体装置では、外部接続電極として実装面にバンプと呼
ばれる突起状の外部接続電極を設ける場合が多い。特
に、表面実装用として扱われる半導体装置では、その突
起状電極が半田材料で構成されているものが目立つ。そ
の一般的な形成方法を図１０〜図１４を参照して説明す
る。なお、半導体装置としては、半導体ウエハがダイシ
ングされた後のチップ状態の半導体装置を例にとって説
明する。
【０００８】図１０は、半導体チップの外部接続電極が
形成される表面電極の位置に対応して、ピンが配設され
たピン配置治具の先端に粘性物質を転写する工程を示し
た図である。まず、ステージ１０６の表面に粘性物質１
０８を一定の厚さで展延する（図１０（ａ））。この展
延された粘性物質１０８に、ピン配置治具１０９のピン
１０９ａ先端を接触させる（図１０（ｂ））。この後、
ピン配置治具１０９を上昇させることにより、ピン１０
９ａの先端に一定量の粘性物質１０８が転写される（図
１０（ｃ））。なお、この粘性物質１０８は、以後の工
程で表面電極上に半田ボールを仮固定するための適度な
粘度と、半田ボールのリフロー時に半田ボールと表面電
極との接合を補助する機能とを有している必要があるた
め、一般には少なくともフラックスを含有し、粘度が１
００〜２００Ｐａ・ｓ程度のものが用いられる。
【０００９】次に、図１１を参照して、上記においてピ
ン配置治具のピン先端に転写された粘性物質を半導体チ
ップの表面電極上に転写する工程について説明する。本
工程では、まず、ピン配置治具１０９と半導体チップと
の位置合わせを行なう（図１１（ａ））。つづいて、こ
のピン配置治具１０９を半導体チップに向かって下降さ
せ、ピン１０９ａの先端に付着している粘性物質１０８
が半導体チップの表面電極１０４に接触する位置で止め
（図１１（ｂ））、その後ピン配置治具１０９を上昇さ
せることにより、ピン１０９ａの先端に付着していた粘
性物質１０８が半導体チップの表面電極１０４上へと転
写される（図１１（ｃ））。
【００１０】次に、図１２を参照して、半田ボールを半
導体チップの表面電極上に組付けるための前段階であ
る、半田ボールセット治具に半田ボールをセットする工
程を説明する。トレイ１１１の中には、十分な数の半田
ボール１１０が貯えられている（図１２（ａ））。この
トレイ１１１に向かって、半田ボールセット治具１２３
を下降させる。この半田ボールセット治具１２３の表面
には、半導体チップの表面電極と対応する位置に半田ボ
ール１１０を捕捉するための開口１２３ａが設けられて
いる。この開口１２３ａは、外部の吸引手段に接続され
ることで負圧を導き、半田ボール１１０を吸着して捕捉
する（図１２（ｂ））。このとき、開口１２３ａをテー
パ形状としておくことにより、同時に半田ボール１１０
の位置決めが行なわれる。また、各々の開口１２３ａに
漏れなく半田ボール１１０を吸着させるために、一般に
はトレイ１１１に微弱な振動を与えたり、気流を吹き付
けたりすることにより、半田ボール１１０を撹拌する場
合が多い。吸着された半田ボール１１０は、半田ボール
セット治具１２３をトレイ１１１から上昇させることに
より、トレイ１１１から取り出される（図１２
（ｃ））。
【００１１】つづいて、図１３を参照して、半田ボール
を半導体チップに仮固定する工程について説明する。上
記において説明した、表面電極１０４上に粘性物質１０
８が転写された半導体チップの上方に、半田ボール１１
０を吸着した半田ボールセット治具１２３を位置決めし
てセットする（図１３（ａ））。次に、半田ボールセッ
ト治具１２３を半田ボール１１０が粘性物質１０８に接
触する位置にまで下降させ（図１３（ｂ））、外部に設
けた吸引手段の負圧を解除する。その後、半田ボールセ
ット治具１２３を上昇させることにより、半田ボール１
１０が半導体チップの表面電極１０４上の粘性物質８に
より捕捉され、表面電極１０４に仮固定される（図１３
（ｃ））。
【００１２】最後に、半導体チップをリフローすること
により、半田ボール１１０を加熱溶融し、冷却して凝固
させることで、図１４に示した外部接続電極である半田
バンプ１２４を有する半導体チップが形成される。この
後、整形などを経て半導体装置が完成し、機能テストな
どの各種試験を通過したもののみが半導体装置として市
場に供される。なお、上記工程においては、個々の半導
体チップに分断された後に各々の半導体チップに外部接
続電極が形成される場合の製造方法を示したが、上述の
ウエハレベルＣＳＰでは、ダイシング前のウエハ状態の
半導体チップの表面電極上に一括して外部接続電極が形
成される。
【００１３】ところで、実装後に外部接続電極に生じる
熱応力を緩和することが可能な半導体装置の構造とし
て、特開２００１−８５５６０に開示された構造があ
る。図１５はこの構造の半導体装置の断面図であり、本
構造の半導体装置はその実装面に、半導体基板２０１上
に設けられた絶縁膜２０２と、この絶縁膜２０２の上に
設けられることで突起を形成する樹脂部材２０３と、樹
脂部材２０３の先端に設けられた表面電極２０４と、こ
の表面電極２０４以外の部分の半導体基板２０１表面を
被服する保護膜２０５と、絶縁膜２０２と保護膜２０５
の間に位置し、表面電極２０４と半導体基板上の電極
（図示せず）とを１対１に接続する導体配線（図示せ
ず）とを備えている。本構造では、半田ボールが組付け
られる表面電極２０４の下面に樹脂部材２０３によって
突起が形成されているため、半導体装置の表面電極２０
４は他の部分よりも突出して位置し、半田ボールもこの
上に組付けられることとなる。
【００１４】この構造に代表されるような、半導体装置
の実装面に位置する突起部に形成された表面電極を有す
る半導体装置に外部接続電極を形成する場合にあって
も、従来は上述した方法と同様の外部接続電極形成方法
が用いられていた。
【００１５】
【発明が解決しようとする課題】しかしながら、上述の
一般的に行なわれている外部接続電極形成方法では、製
造する各種半導体装置の形状に合わせて別個にピン配置
治具や半田ボールセット治具といった治具類を製造する
必要があるため、製造コストの増大を招いている。
【００１６】また、近年の半導体装置の狭ピッチ化に伴
う半田ボールの小型化によって、治具類の製造も困難に
なってきている。ＣＳＰにおいては、直径が０．５ｍｍ
程度の半田ボールを使用することが一般的に行なわれて
いるが、将来的には直径０．１ｍｍ程度の半田ボールを
使用することが必要になってくると考えられる。半田ボ
ールセット治具の製作にあたっては、ドリルを用いて研
削することにより半田ボールを吸着する開口を形成する
ことが簡便で好都合であるが、吸着する半田ボールの微
小化に伴い、このドリルにより形成する開口もより小さ
くする必要がある。しかしながら、ドリルによる研削加
工では、０．１ｍｍ程度の直径の開口を形成するのが限
界であり、この０．１ｍｍ程度の開口で吸着できる半田
ボールの直径は０．３ｍｍ程度が限度である。これで
は、今後予想される外部接続電極の微小化および狭ピッ
チ化には十分に対応できない。
【００１７】また、外部接続電極の微小化に伴って、半
田ボールの直径を小さくすればするほど半田ボールの質
量が減少し、静電気や気流の影響を受けやすくなる。こ
のため、半田ボールの取り扱いが非常に困難となる。こ
の影響は、特に、半田ボールセット治具に半田ボールを
吸着させる工程において顕著に現れ、半田ボールを確実
に半田ボールセット治具の開口に吸着させるために半田
ボールを振動させたり気流を吹き付けたりしても、開口
すべてに漏れなく半田ボールを吸着させることは困難で
ある。
【００１８】また、ウエハレベルＣＳＰにおいては、上
述の問題に加え、ウエハ状態で外部接続電極を形成する
ため、ウエハ内に一定の割合で含まれる不良チップにも
半田ボールを組付けてしまう。従来、半田ボールに使用
される半田材料としてはＳｎ−Ｐｂ共晶半田が一般的で
あったが、環境面から脱Ｐｂ化が推し進められており、
ＡｇやＩｎなどの希少金属材料を含有させた半田材料が
使用される傾向にある。ＡｇやＩｎなどの金属材料はＰ
ｂに比べて非常に高価であるため、不良チップに組付け
られる半田ボールのコストも無視できなくなる。また、
内部に金属や樹脂などを含み、その表面に半田材料をコ
ーティングした半田ボールも多く使用されており、この
種の半田ボールもＳｎ−Ｐｂ共晶半田に比べて高価であ
る。したがって、これら高価な部材を使用して外部接続
電極を形成する場合には、不良チップに組付けられるこ
とで発生する半田ボールの余剰コストも無視できなくな
る。
【００１９】したがって、本発明は上記問題点を解決す
るべくなされたもので、実装面に位置する突起部に表面
電極が形成された半導体装置の外部接続電極形成方法で
あって、外部接続電極の微小化、狭ピッチ化に対応可能
で、かつ製造コストの低減が図られる半導体装置の外部
接続電極形成方法およびこれに用いられる板状治具を提
供することを目的とする。
【００２０】
【課題を解決するための手段】本発明の第１の局面にお
ける半導体装置の外部接続電極形成方法は、半導体装置
の実装面に位置する突起部に形成された表面電極を有す
る半導体装置の外部接続電極形成方法であって、粘性物
質をステージの上に展延する工程と、表面電極を展延さ
れた粘性物質に接触させて、粘性物質を表面電極に転写
する工程と、粘性物質が転写された表面電極を、平坦に
配置された半田ボールに接触させることにより、表面電
極に転写された粘性物質に半田ボールを捕捉させる工程
と、捕捉された半田ボールを加熱溶融することにより、
表面電極上に外部接続電極を形成する工程とを備えてい
る。
【００２１】上記の外部接続電極形成方法を用いること
により、実装面に突起部を有し、この突起部の先端に表
面電極を有する半導体装置にあっては、直接粘性物質を
半導体装置の表面電極に転写させ、さらに平坦に配置さ
れた半田ボールを直接表面電極に接触させることで半田
ボールを捕捉することにより、今後予想される外部接続
電極の微小化および狭ピッチ化にも対応して、外部接続
電極を形成することが可能となる。
【００２２】また、従来、製造する半導体装置の表面電
極の位置にあわせて、個々に製作が必要であったピン配
置治具や半田ボールセット治具の製作が不要であるた
め、製造コストの削減が図られる。また、上記外部接続
電極形成方法では、従来の方法に比べ大幅に工程が簡略
化されるため、製造効率も向上する。
【００２３】本発明の第２の局面における半導体装置の
外部接続電極形成方法は、半導体装置の実装面に位置す
る突起部に形成された表面電極を有する半導体装置の外
部接続電極形成方法であって、粘性物質をステージの上
に展延する工程と、表面電極の位置と対応した位置にピ
ンを備えたピン配置治具を展延された粘性物質に接触さ
せることにより、粘性物質をピンの先端に転写する工程
と、ピンの先端に転写された粘性物質を表面電極に接触
させることにより、粘性物質を表面電極に転写する工程
と、粘性物質が転写された表面電極を、平坦に配置され
た半田ボールに接触させることにより、表面電極に転写
された粘性物質に半田ボールを捕捉させる工程と、捕捉
された半田ボールを加熱溶融することにより、表面電極
上に外部接続電極を形成する工程とを備えている。
【００２４】上記の外部接続電極形成方法を用いること
により、実装面に突起部を有し、この突起部の先端に表
面電極を有する半導体装置にあっては、ピン配置治具を
用いて確実に半導体装置の表面電極に粘性物質を転写
し、転写された粘性物質に直接半田ボールを捕捉させる
ことにより、今後予想される外部接続電極の微小化およ
び狭ピッチ化にも対応して、外部接続電極を形成するこ
とが可能となる。また、従来、製造する半導体装置の表
面電極位置にあわせて個々に製作が必要であった半田ボ
ールセット治具の製作が不要であるため、製造コストの
削減が図られる。また、上記外部接続電極形成方法で
は、従来の方法に比べ工程が簡略化されるため、製造効
率も向上する。
【００２５】上記本発明の第１および第２の局面におけ
る半導体装置の外部接続電極形成方法は、たとえば、半
導体装置が、ダイシング前の半導体ウエハ中に含まれる
複数の半導体装置であってもよい。
【００２６】上記の外部接続電極形成方法は、ダイシン
グ前のウエハ状態の半導体装置においても適用可能であ
る。これにより、一括して外部接続電極を形成すること
が可能である。
【００２７】上記本発明の半導体装置の外部接続電極形
成方法は、たとえば、半導体ウエハに形成された複数の
半導体装置の電気的な機能の検査を行なう検査工程と、
検査工程において不良と判定された半導体装置の突起部
を除去する除去工程とをさらに備えていることが望まし
い。
【００２８】上記外部接続電極形成方法を用いることに
より、半導体ウエハ中に含まれる複数の半導体装置のう
ち、検査工程で不良と判定された半導体装置の突起部を
除去工程において除去することで、不良チップに半田ボ
ールが組付けられることがなくなるため、余剰な製造コ
ストの発生が抑えられる。
【００２９】上記本発明の半導体装置の外部接続電極形
成方法は、たとえば、除去工程が、エンドミルによって
突起部を削り取る工程であることが好ましい。
【００３０】上記のように、除去工程において突起部を
エンドミルを用いて機械的に削り取ることにより、より
安価にかつ簡便に不良チップの突起部の除去を行なうこ
とができる。
【００３１】上記本発明の半導体装置の外部接続電極形
成方法は、たとえば、除去工程が、レーザを突起部に照
射することにより突起部を溶融して除去する工程であっ
てもよい。
【００３２】上記のように、除去工程においてレーザを
照射することで突起部を溶融させて除去することによ
り、より安価にかつ簡便に不良チップの突起部を除去を
行なうことができる。
【００３３】本発明の他の局面における半導体装置の外
部接続電極形成方法は、半導体装置の実装面に設けら
れ、その先端に表面電極を有する突起部を備えた半導体
装置の外部接続電極形成方法であって、突起部に対応し
た位置に開口を有する板状治具を半導体装置の実装面に
重置する工程と、半田材料を含む粘性物質を当該開口に
充填し、板状治具を半導体装置の実装面から取り外すこ
とにより、突起部上に粘性物質を印刷する工程と、印刷
された粘性物質を加熱することにより、粘性物質中に含
まれる半田材料を溶融し、突起部上に外部接続電極を形
成する工程とを備えている。
【００３４】上記の外部接続電極形成方法を用いること
により、実装面に設けられ、その先端に表面電極を有す
る突起部を備えた半導体装置において、半田を含んだ粘
性物質を印刷により突起部上にペーストすることによ
り、今後予想される外部接続電極の微小化および狭ピッ
チ化にも対応して、外部接続電極を一括して形成するこ
とが可能となる。これにより、半田ボールを用いて外部
接続電極を形成する方法よりも、より迅速かつ簡便に外
部接続電極を形成することが可能となる。
【００３５】本発明の板状治具は、実装面に位置する突
起部に表面電極が形成された半導体装置に重置され、半
田材料を含む粘性物質を突起部上に印刷するための板状
治具であって、突起部に対応した位置に開口を備え、開
口内に突起部が収容される。
【００３６】上記構成の板状治具を用いることにより、
印刷する粘性物質が充填される開口の底面が突起部によ
り底上げされた状態となるため、粘性物質と表面電極と
が接触する機会が多く確保されるため、より確実に粘性
物質を半導体装置の突起部上に印刷することが可能とな
る。
【００３７】
【発明の実施の形態】本発明の実施の形態について、図
を参照して説明する。
【００３８】（実施の形態１）図１は、本発明の実施の
形態１における半導体装置の外部接続電極形成方法にお
いて、半導体装置の表面電極に粘性物質を転写する工程
を説明するための図であり、図２は、トレイ中に半田ボ
ールを平坦に敷き詰める工程を説明するための図であ
り、また図３は、半導体装置の表面電極に転写された粘
性物質に半田ボールを捕捉させる工程を説明するための
図である。図４は、本実施の形態における半導体装置の
外部接続電極形成方法によって形成された外部接続電極
の構造を説明するための図である。
【００３９】以下、本実施の形態における半導体装置の
外部接続電極形成方法を順を追って説明する。なお、本
実施の形態では、半導体装置として半導体ウエハがダイ
シングされた後のチップ状態の半導体装置に本発明を適
用した場合を例示する。
【００４０】まず、図１を参照して、半導体チップの表
面電極に粘性物質を転写する工程について説明する。ま
ず、ステージ６上に一定の厚さとなるように展延された
粘性物質８の上方に、半導体チップの実装面がステージ
６に対向するように位置させる（図１（ａ））。ここ
で、ステージ表面に展延する粘性物質８の厚さは、１０
〜５０μｍ程度であり、好ましくは２０μｍ程度とす
る。粘性物質８は、従来同様、少なくともフラックスを
成分として含む１００〜２００Ｐａ・ｓ程度の粘度を有
するものが使用される。
【００４１】次に、半導体チップを下降させ、半導体チ
ップの表面電極４が展延された粘性物質８に接触する位
置で止める（図１（ｂ））。この後、半導体チップを上
昇させることで、半導体チップの表面電極４上に粘性物
質８が転写される（図１（ｃ））。なお、ステージ上に
厚みが約２０μｍとなるように粘性物質を展延し、半導
体装置の実装面に設けられた突起の高さを５０μｍ以上
とした場合には、問題なく粘性物質が表面電極に転写さ
れることが、発明者によって確認されている。
【００４２】一方、半導体チップの実装面には、樹脂部
材３による突起部が形成されており、この突起部の先端
に表面電極４が形成されている。なお、表面電極４以外
の半導体チップの実装面には保護膜５が形成されてお
り、表面電極４のみが実装面に露出した状態となってい
る。この半導体装置は、従来例において述べた公知の構
造を有する半導体装置である。
【００４３】次に、図２を参照して、半田ボールを半導
体チップの表面電極に組付けるための前段階である、半
田ボールをトレイ中に平坦に敷き詰める工程について説
明する。まず、十分な数の半田ボール１０が入れられた
トレイ１１を準備する。次に、このトレイ１１中の半田
ボール１０を柔軟なヘラ１２によって掻くことで、トレ
イ１１中の底面に半田ボール１０が平坦に敷き詰められ
た状態とする。このとき、半田ボール１０が帯電するこ
とで生ずる半田ボール１０の凝集を防止するため、トレ
イ１１を金属製として接地したり、さらに除電ブロア１
３を用いて帯電の中和を図るなどの工夫をすると非常に
効果的である。
【００４４】つづいて、図３を参照して、半導体チップ
の表面電極に転写された粘性物質によって、半田ボール
を捕捉する工程について説明する。上記工程において、
底面に半田ボール１０が平坦に敷き詰められたトレイ１
１の上方に、その実装面が対向するように半導体チップ
を位置させる（図３（ａ））。次に、半導体チップをト
レイ１１に向かって下降させ、半導体チップの表面電極
４に転写された粘性物質８が、半田ボール１０に接触す
る位置にまで半導体チップを下降させる（図３
（ｂ））。この後、半導体チップを上昇させることによ
り、表面電極４に転写された粘性物質８が半田ボール１
０を捕捉した状態が得られる（図３（ｃ））。
【００４５】このとき、上記工程において表面電極に転
写された粘性物質の転写量を、捕捉する半田ボールの大
きさにあわせて制御することで、確実に各々の表面電極
に１つずつ半田ボールを転写することが可能となる。具
体的には、半導体チップの実装面を上方からみて、表面
電極に付着する粘性物質の直径を、捕捉する半田ボール
の直径に対して０．５〜０．７程度の比率に制御すると
よい。こうすることにより、１つの表面電極上に付着し
ている粘性物質により、隣接する半田ボールを複数捕捉
することが回避される。
【００４６】こうして、複数の表面電極４のそれぞれに
１つずつ捕捉された半田ボール１０を加熱溶融した後に
冷却して凝固させることで、図４に示した構造の外部接
続電極である半田バンプ２４が形成される。
【００４７】（効果）上述の方法を用いて外部接続電極
を形成することにより、従来の半田ボールセット治具を
用いた場合には適用が困難であった直径０．３ｍｍ以下
の微小な半田ボールを使用する場合にも、容易に表面電
極上に半田ボールをセットすることが可能となり、半導
体装置の外部接続電極の微細化および狭ピッチ化に対応
可能となる。
【００４８】なお、上記においては、半導体チップの実
装面を直接ステージ上に展延された粘性物質に接触させ
ることによって、従来のピン配置治具を用いた工程を省
略しているが、従来同様ピン配置治具を用いて半導体チ
ップの表面電極に粘性物質を転写させてもよい。この場
合における、ピン配置治具の先端に転写された粘性物質
を半導体チップの表面電極に転写する工程を図５に示し
た。半導体チップの実装面に設けられた突起形状によっ
ては、表面電極以外の部分への粘性物質の付着を回避す
るため、半導体基板の実装面を、直接ステージ上に展延
された粘性物質に接触させることを避けたい場合が考え
られるが、この場合に本方法を用いることにより、確実
に表面電極にのみに粘性物質を転写することが可能とな
る。この場合にも、半田ボールセット治具は不要である
ため、製造コストの削減および製造時間の短縮が図れ
る。
【００４９】（実施の形態２）図６は、本発明の実施の
形態２における半導体装置の外部接続電極形成方法にお
いて、不良チップを特定する検査工程を説明するための
図であり、図７は、検査工程において特定された不良チ
ップの突起部を研削する除去工程を説明するための図で
ある。本実施の形態では、ダイシング前のウエハ状態の
半導体装置に外部接続電極を形成するウエハレベルＣＳ
Ｐに、本発明を適用している。また、本実施の形態で
は、不良チップに半田ボールがセットされることを回避
するための工夫が施されている。
【００５０】（検査工程）図６を参照して、まず、ウエ
ハ状態の半導体装置を機能検査治具１５にセットする。
この機能検査治具１５は、ウエハ状態の半導体装置の表
面電極４に対応する位置にプローブ針１５ａを備えてお
り、このプローブ針１５ａの先端を表面電極４に接触さ
せることで電気的接触を確保し、半導体装置の電気特性
を検査するものである。
【００５１】（除去工程）上記検査工程において不良と
判定された半導体装置にはマーキングが施され、次の除
去工程において、実装面に形成された突起部がエンドミ
ル１６によって切削されて平坦化される（図７参照）。
本実施の形態では、エンドミル１６によって機械的に突
起部が除去されるが、レーザーを用いて溶融させること
で突起部を除去してもよい。
【００５２】（外部接続電極形成工程）以上の工程を経
た後、上述の実施の形態１に記載した外部接続電極形成
工程と同様の工程が行なわれる。ただし、上記実施の形
態１では、ダイシング後の半導体チップに外部接続電極
を形成する場合を説明したが、本実施の形態では、ダイ
シング前の半導体ウエハの状態で外部接続電極を形成す
る。この技術は、一般的にウエハレベルＣＳＰと呼ばれ
公知の技術であり、また、ほぼ上述の実施の形態１と同
様であるので、ここではその説明を繰り返さない。
【００５３】（効果）上記構成の外部接続電極形成方法
では、検査工程で不良と判定されたチップの突起部を除
去工程で予め平坦化しているため、半田ボールをチップ
電極上に捕捉する工程において、半田ボールが不良チッ
プに捕捉されることなく、良品チップのみが半田ボール
を捕捉することとなる。これにより、無駄な半田ボール
の使用が回避され、製造コストの削減が図られる。な
お、本外部接続電極形成方法は、上記において説明した
ように脱Ｐｂ化に対応したＡｇやＩｎを含む半田ボール
や、内部に金属や樹脂を含み半田材料によってコーティ
ングされた半田ボールのような高価な半田ボールを使用
する場合に特に有効である。
【００５４】（実施の形態３）図８は、本発明の実施の
形態３における半導体装置の外部接続電極形成方法にお
いて、半田材料を含む粘性物質を印刷する工程を説明す
るための図であり、図９は、本実施の形態における外部
接続電極形成方法を用いて形成された半導体装置の構造
を説明するための断面図である。なお、本実施の形態に
おける半導体装置は、ダイシング前のウエハ状態の半導
体装置に外部接続電極を形成するウエハレベルＣＳＰ
に、本発明を適用している。
【００５５】（印刷工程）図８を参照して、まず、半導
体ウエハの実装面側に、半導体装置の突起部の位置に対
応して複数の開口が設けられた板状治具であるステンシ
ル１８を当接する。このステンシル１８は、個々の開口
が半導体装置の突起部をそれぞれ囲む大きさに形成され
ていればよく、特に材質も限定されるものではない。次
に、ステンシル１８の上面に半田材料１９を含んだ粘性
物質を盛り、ヘラ状治具２０で掻き均すことにより、ス
テンシル１８の開口内に粘性物質１９が充填される。十
分に掻き均した後にステンシル１８を半導体装置から取
外すと、粘性物質１９の粘着性により、粘性物質１９の
みが半導体装置の実装面に残る。この後、この粘性物質
１９が付着した半導体装置をリフローすることで、表面
電極上に外部接続電極である半田ボール２１が形成され
た半導体装置が完成する（図９参照）。
【００５６】上記の印刷工程においては、ステンシルの
開口が小さくなればなるほど、その開口内に粘性物質を
充填することが難しくなる。また、ステンシルを取外す
際に粘性物質がステンシルの開口に付着した状態とな
り、半導体装置の実装面に上手く印刷されにくくなる。
これを回避するためには、より好ましくは開口の深さを
半導体装置の突起部の高さよりも高くし、開口の直径が
突起部の直径よりも大きい略円形の形状とすることが望
ましい。これにより、半導体装置の突起部によって粘性
物質が充填される空間の底上げがなされた状態となるた
め、粘性物質と表面電極とが接触する機会が増え、より
確実に表面電極上に印刷が行なえるようになる。
【００５７】（効果）上記方法を用いて半導体装置の外
部接続電極を形成することにより、実装面に突起部が設
けられ、その先端に表面電極を有する半導体装置におい
て、より簡便に外部接続電極を形成することが可能とな
る。また、今後予想される外部接続電極の微小化、狭ピ
ッチ化にも対応した印刷法による外部接続電極の形成が
可能となる。
【００５８】上記実施の形態では、半導体装置として、
ベアチップ状態である半導体装置とウエハ状態である半
導体装置とを例示して説明を行なったが、本発明が適用
される半導体装置としてはこれに限られず、内部に半導
体チップを備えた半導体パッケージをも含む。すなわ
ち、本発明は、半導体パッケージに施される外部接続電
極にも適用することが可能である。
【００５９】このように、今回開示した上記各実施の形
態はすべての点で例示であって、制限的なものではな
い。本発明の技術的範囲は特許請求の範囲によって画定
され、また特許請求の範囲の記載と均等の意味および範
囲内でのすべての変更を含むものである。
【００６０】
【発明の効果】本発明により、半導体装置の実装面に突
起形状を有し、この突起形状の先端に表面電極を備えた
半導体装置において、今後進展が予想される外部接続電
極の狭小化に対応した、安価でかつ簡便な外部接続電極
形成方法が得られる。さらに、ウエハ状態にある半導体
装置に一括して外部接続電極を形成する場合において
も、不良チップの突起部を除去することにより半田ボー
ルを節約することで、製造コストの削減が図られる外部
接続電極形成方法を提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体装置の
外部接続電極形成方法における、ピン配置治具に付着し
た粘性物質を半導体装置の表面電極に転写する工程を説
明するための図である。
【図２】 本発明の実施の形態１における半導体装置の
外部接続電極形成方法における、トレイに半田ボールを
平坦に敷き詰める工程を説明するための図である。
【図３】 本発明の実施の形態１における半導体装置の
外部接続電極形成方法における、半導体装置の表面電極
に転写された粘性物質によって、半田ボールを捕捉する
工程を説明するための図である。
【図４】 本発明の実施の形態１における半導体装置の
外部接続電極形成方法を用いて製造した半導体装置の構
造を説明するための断面図である。
【図５】 本発明の実施の形態２における半導体装置の
外部接続電極形成方法における、半導体装置の表面電極
に粘性物質を転写する工程を説明するための図である。
【図６】 本発明の実施の形態３における半導体装置の
外部接続電極形成方法における、半導体装置の検査工程
を説明するための図である。
【図７】 本発明の実施の形態３における半導体装置の
外部接続電極形成方法における、不良チップの突起部の
除去工程を説明するための図である。
【図８】 本発明の実施の形態４における半導体装置の
外部接続電極形成方法における、印刷工程を説明するた
めの図である。
【図９】 本発明の実施の形態４における半導体装置の
外部接続電極形成方法を用いて製造した半導体装置の構
造を説明するための断面図である。
【図１０】 従来の半導体装置の外部接続電極形成方法
における、ピン配置治具に粘性物質を転写する工程を説
明するための図である。
【図１１】 従来の半導体装置の外部接続電極形成方法
における、ピン配置治具に付着した粘性物質を半導体装
置の表面電極に転写する工程を説明するための図であ
る。
【図１２】 従来の半導体装置の外部接続電極形成方法
における、半田ボールセット治具に半田ボールを捕捉さ
せる工程を説明するための図である。
【図１３】 従来の半導体装置の外部接続電極形成方法
における、半導体装置の表面電極に半田ボールを組付け
る工程を説明するための図である。
【図１４】 従来の半導体装置の外部接続電極形成方法
を経て製造された半導体装置の構造を説明するための図
である。
【図１５】 従来の半導体装置の外部接続電極の一例で
ある、表面電極の下面に樹脂部材からなる突起を有する
半導体装置の構造を説明するための図である。
【符号の説明】
１ 半導体基板、２ 絶縁膜、３ 樹脂部材、４ 表面
電極、５ 保護膜、６ステージ、８ 粘性物質、９ ピ
ン配置治具、９ａ ピン、１０ 半田ボール、１１ ボ
ールトレイ、１２ ヘラ状治具、１３ 除電ブロア、１
５ 機能検査治具、１５ａ プローブ針、１６ エンド
ミル、１７ 平坦化された突起状電極、１８ ステンシ
ル、１９ 粘性物質、２０ ヘラ状治具、２１ （印刷
法によって形成された）半田バンプ、２３ 半田ボール
セット治具、２４ （半田ボールを用いて形成された）
半田バンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 将志 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置の実装面に位置する突起部に
    形成された表面電極を有する半導体装置の外部接続電極
    形成方法であって、 粘性物質をステージの上に展延する工程と、 前記表面電極を前記展延された粘性物質に接触させて、
    前記粘性物質を前記表面電極に転写する工程と、 前記粘性物質が転写された前記表面電極を、平坦に配置
    された半田ボールに接触させることにより、前記表面電
    極に転写された粘性物質に前記半田ボールを捕捉させる
    工程と、 前記捕捉された半田ボールを加熱溶融することにより、
    前記表面電極上に外部接続電極を形成する工程とを備え
    た、半導体装置の外部接続電極形成方法。
  2. 【請求項２】 半導体装置の実装面に位置する突起部に
    形成された表面電極を有する半導体装置の外部接続電極
    形成方法であって、 粘性物質をステージの上に展延する工程と、 前記表面電極の位置と対応した位置にピンを備えたピン
    配置治具を前記展延された粘性物質に接触させることに
    より、前記粘性物質を前記ピンの先端に転写する工程
    と、 前記ピンの先端に転写された粘性物質を前記表面電極に
    接触させることにより、前記粘性物質を前記表面電極に
    転写する工程と、 前記粘性物質が転写された前記表面電極を、平坦に配置
    された半田ボールに接触させることにより、前記表面電
    極に転写された粘性物質に前記半田ボールを捕捉させる
    工程と、 前記捕捉された半田ボールを加熱溶融することにより、
    前記表面電極上に外部接続電極を形成する工程とを備え
    た、半導体装置の外部接続電極形成方法。
  3. 【請求項３】 前記半導体装置が、ダイシング前の半導
    体ウエハに形成された複数の半導体装置である、請求項
    １または２に記載の半導体装置の外部接続電極形成方
    法。
  4. 【請求項４】 前記半導体ウエハに形成された複数の半
    導体装置の電気的な機能の検査を行なう検査工程と、前
    記検査工程において不良と判定された半導体装置の前記
    突起部を除去する除去工程とをさらに備えた、請求項１
    から３のいずれかに記載の半導体装置の外部接続電極形
    成方法。
  5. 【請求項５】 前記除去工程が、エンドミルによって前
    記突起部を削り取る工程である、請求項４に記載の半導
    体装置の外部接続電極形成方法。
  6. 【請求項６】 前記除去工程が、レーザを前記突起部に
    照射することにより前記突起部を溶融して除去する工程
    である、請求項４に記載の半導体装置の外部接続電極形
    成方法。
  7. 【請求項７】 半導体装置の実装面に位置する突起部に
    形成された表面電極を有する半導体装置の外部接続電極
    形成方法であって、 前記突起部に対応した位置に開口を有する板状治具を前
    記半導体装置の実装面に重置する工程と、 半田材料を含む粘性物質を前記開口に充填し、前記板状
    治具を前記半導体装置の実装面から取り外すことによ
    り、前記突起部上に前記粘性物質を印刷する工程と、 前記印刷された粘性物質を加熱することにより、前記粘
    性物質中に含まれる半田材料を溶融し、前記突起部上に
    外部接続電極を形成する工程とを備えた、半導体装置の
    外部接続電極形成方法。
  8. 【請求項８】 実装面に位置する突起部に表面電極が形
    成された半導体装置に重置され、半田材料を含む粘性物
    質を前記突起部上に印刷するための板状治具であって、 前記突起部に対応した位置に開口を備え、前記開口内に
    前記突起部が収容される、板状治具。
JP2001267622A 2001-09-04 2001-09-04 半導体装置の外部接続電極形成方法およびこれに用いられる板状治具 Withdrawn JP2003077949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001267622A JP2003077949A (ja) 2001-09-04 2001-09-04 半導体装置の外部接続電極形成方法およびこれに用いられる板状治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001267622A JP2003077949A (ja) 2001-09-04 2001-09-04 半導体装置の外部接続電極形成方法およびこれに用いられる板状治具

Publications (1)

Publication Number Publication Date
JP2003077949A true JP2003077949A (ja) 2003-03-14

Family

ID=19093727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001267622A Withdrawn JP2003077949A (ja) 2001-09-04 2001-09-04 半導体装置の外部接続電極形成方法およびこれに用いられる板状治具

Country Status (1)

Country Link
JP (1) JP2003077949A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048971A (ja) * 2005-08-10 2007-02-22 Seiko Epson Corp 半導体装置の製造方法
JP2009521818A (ja) * 2005-12-27 2009-06-04 テッセラ，インコーポレイテッド コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048971A (ja) * 2005-08-10 2007-02-22 Seiko Epson Corp 半導体装置の製造方法
JP2009521818A (ja) * 2005-12-27 2009-06-04 テッセラ，インコーポレイテッド コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法

Similar Documents

Publication Publication Date Title
US6213386B1 (en) Method of forming bumps
JP3116130B2 (ja) Ｂｇａ接続構造の形成方法
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
TW200937547A (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
JPH09214121A (ja) ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法
US8046911B2 (en) Method for mounting electronic component on substrate and method for forming solder surface
US6869008B2 (en) Method of forming bumps
US6484927B1 (en) Method and apparatus for balling and assembling ball grid array and chip scale array packages
US6402014B1 (en) Method of forming bumps
US6872650B2 (en) Ball electrode forming method
JP3822834B2 (ja) リペア方法及び装置
JP3540901B2 (ja) 電極へのフラックス転写方法及びバンプの製造方法
JP2003077949A (ja) 半導体装置の外部接続電極形成方法およびこれに用いられる板状治具
JPH06168982A (ja) フリップチップ実装構造
JPH11345826A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP4102538B2 (ja) 電子回路基板補修方法
JP2004119999A (ja) フラックス転写装置及び微細金属バンプの製造装置
JP3704229B2 (ja) 半導体装置の製造方法および装置
JP4005077B2 (ja) 半導体装置の製造方法及び粘性液体の塗膜方法
JPH11186455A (ja) 突起電極の形成方法
JP2000100863A (ja) はんだバンプの形成方法
JP4872706B2 (ja) はんだ接着材料及びはんだ供給方法
JP3725668B2 (ja) 金属ボール接合方法および装置
JPH10189666A (ja) 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
JP2000332151A (ja) バンプ電極形成用球状体の転写方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104