JP4872706B2 - はんだ接着材料及びはんだ供給方法 - Google Patents
はんだ接着材料及びはんだ供給方法 Download PDFInfo
- Publication number
- JP4872706B2 JP4872706B2 JP2007040056A JP2007040056A JP4872706B2 JP 4872706 B2 JP4872706 B2 JP 4872706B2 JP 2007040056 A JP2007040056 A JP 2007040056A JP 2007040056 A JP2007040056 A JP 2007040056A JP 4872706 B2 JP4872706 B2 JP 4872706B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wiring board
- printed wiring
- flux
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
- H01L2224/1132—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/742—Apparatus for manufacturing bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
さらに、BGAタイプの半導体装置の小型・薄型化に伴い、シリコンチップとほぼ同じサイズの半導体装置であるCSP(Chip Size Package)の採用が進んでおり、今後も外部電極端子の狭ピッチ化、微細化は進むと考えられる。
従来のSMT実装方法においては、メタルマスクを用いるため、開口径が小さくなるとクリームはんだの印刷不良が発生し、狭ピッチで微小電極の電子部品の実装が困難となる。特許文献1に開示される発明はこの問題を改善しようとするものであるが、メタルマスクを用いるため、クリームはんだの印刷性を良好とするためにはプリント配線板とメタルマスクとを密着させる必要がある。しかし、前述したキャビティモジュールやMIDなどのように、電子部品を搭載する基板の表面が凹凸形状となっている場合、この基板への電子部品の実装において、基板とメタルマスクとが密着しない部分が存在するため、従来のSMTの実装方法をそのまま適用すると、メタルマスク上でクリームはんだを掻いたとき、基板と密着していないメタルマスクの開口部からクリームはんだが下に垂れてしまうため、凹部にある電極上にクリームはんだを供給することが困難となる。
本発明のはんだ接着材料は、フラックスをコーティングした磁性体粒子の集合体からなり、磁界の中に置くと磁性体粒子が磁化されて磁力線に沿って引き寄せられる。また、本発明に用いるプリント配線板は、電子部品を搭載する電極パッドの上、内部、若しくは下部に磁性体層を設けた構造とし、磁界の中に置くと磁性体層が磁化される。
フラックスをコーティングした磁性体粒子のうち電極パッドに集まらなかった分は、プリント配線基板を反転させたり、振動を与えるなどして除去しておく。
この状態で加熱すると、フラックス2が軟化して粘着性を示し、磁性体層21に付着する。このようにしてフラックス2をプリント配線板26の電極パッド23のみに選択的に供給する。
また、ここでははんだ接着材料は、フラックスをコーティングした磁性体粒子からなるものとしたが、マイクロカプセルを用いてその内部にフラックスと磁性体粒子とを含む構成とすることも可能である。この場合、プリント配線板の電極パッド部にある磁性体層に引き寄せられたマイクロカプセルを熱又は超音波で破壊することにより、電極パッドにフラックスを供給できる。
プリント配線板を用意し、電子部品搭載用の銅電極パッドの表面に磁性体層として無電解ニッケルめっきで3μmのニッケル層を形成し、さらにニッケル層の表面に無電解金めっきで0.03μmの金層を形成した。
2、39 フラックス
3 はんだ接着材料基本構成物
21、31 磁性体層
22、32 金属銅
23、33 電極パッド
24、34 基材
25、35 SR(ソルダレジスト)
26、36 プリント配線板
37 磁石板
40 ヒータ
41 はんだ粒子
42 電子部品
Claims (7)
- 磁性体粒子とフラックスとを有するはんだ接着材料であって、前記磁性体粒子を前記フラックスによってコーティングした後に乾燥させた粉体からなることを特徴とするはんだ接着材料。
- 磁性体粒子とフラックスとを有するはんだ接着材料であって、前記磁性体粒子と前記フラックスとがマイクロカプセルに封入されていることを特徴とするはんだ接着材料。
- 前記磁性体粒子は、強磁性体からなることを特徴とする請求項1又は2記載のはんだ接着材料。
- 請求項1から3のいずれか1項記載のはんだ接着材料を用いたはんだ供給方法であって、
電極パッドの上、内部又は下に設けられた磁性体層を磁化させる工程と、
前記はんだ接着材料を前記磁性体層に吸着させる工程と、
前記はんだ接着材料を前記電極パッドに粘着させる工程と、
はんだ粉体を前記はんだ接着材料を介して前記電極パッドに付着させる工程とを有することを特徴とするはんだ供給方法。 - 前記磁性体層に吸着させた前記はんだ接着材料を加熱することによって前記フラックスを溶融させて、前記電極パッドに粘着させることを特徴とする請求項4記載のはんだ供給方法。
- 前記磁性体層に吸着しなかった前記はんだ接着材料を除去する工程を有することを特徴とする請求項4又は5記載のはんだ供給方法。
- 前記電極パッドに付着しなかった前記はんだ粉体を除去する工程を有することを特徴とする請求項4から6のいずれか1項記載のはんだ供給方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040056A JP4872706B2 (ja) | 2007-02-20 | 2007-02-20 | はんだ接着材料及びはんだ供給方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040056A JP4872706B2 (ja) | 2007-02-20 | 2007-02-20 | はんだ接着材料及びはんだ供給方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008200720A JP2008200720A (ja) | 2008-09-04 |
JP4872706B2 true JP4872706B2 (ja) | 2012-02-08 |
Family
ID=39778740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007040056A Expired - Fee Related JP4872706B2 (ja) | 2007-02-20 | 2007-02-20 | はんだ接着材料及びはんだ供給方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4872706B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236529A (ja) * | 1995-02-28 | 1996-09-13 | Matsushita Electric Works Ltd | 半田ボール、半田バンプ、半導体装置、その半田バンプの形成方法、及びその半導体装置の実装方法 |
-
2007
- 2007-02-20 JP JP2007040056A patent/JP4872706B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008200720A (ja) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070040272A1 (en) | Method of packaging and interconnection of integrated circuits | |
TW200525666A (en) | Bump-on-lead flip chip interconnection | |
WO2013027718A1 (ja) | 部品実装プリント基板及びその製造方法 | |
JPH09214121A (ja) | ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法 | |
JP2006302929A (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
JPWO2008047918A1 (ja) | 電子機器のパッケージ構造及びパッケージ製造方法 | |
TW201417196A (zh) | 晶片封裝基板和結構及其製作方法 | |
KR101208028B1 (ko) | 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지 | |
US8486760B2 (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
US6946601B1 (en) | Electronic package with passive components | |
JP2004193334A (ja) | バンプ形成用シートおよびその製造方法 | |
KR100629663B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4051570B2 (ja) | 半導体装置の製造方法 | |
TWI406342B (zh) | 具有非阻焊限定型防焊層之半導體封裝及其製造方法 | |
JP5036397B2 (ja) | チップ内蔵基板の製造方法 | |
JP2014045190A (ja) | 印刷回路基板の製造方法 | |
JP2005340450A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
JP4872706B2 (ja) | はんだ接着材料及びはんだ供給方法 | |
JP2004071946A (ja) | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
CN208706581U (zh) | 埋入式芯片 | |
KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006319030A (ja) | 回路基板とその製造方法、および半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100119 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |