JP4872706B2 - はんだ接着材料及びはんだ供給方法 - Google Patents

はんだ接着材料及びはんだ供給方法 Download PDF

Info

Publication number
JP4872706B2
JP4872706B2 JP2007040056A JP2007040056A JP4872706B2 JP 4872706 B2 JP4872706 B2 JP 4872706B2 JP 2007040056 A JP2007040056 A JP 2007040056A JP 2007040056 A JP2007040056 A JP 2007040056A JP 4872706 B2 JP4872706 B2 JP 4872706B2
Authority
JP
Japan
Prior art keywords
solder
wiring board
printed wiring
flux
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007040056A
Other languages
English (en)
Other versions
JP2008200720A (ja
Inventor
広徳 大田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007040056A priority Critical patent/JP4872706B2/ja
Publication of JP2008200720A publication Critical patent/JP2008200720A/ja
Application granted granted Critical
Publication of JP4872706B2 publication Critical patent/JP4872706B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742Apparatus for manufacturing bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品をプリント配線板に実装する方法に関し、特に、選択的にはんだを供給することのできるはんだ接着材料及びはんだ供給方法に関する。
電子部品の軽薄短小化及び高速・高機能・多機能化の進展に伴い、電子部品の高密度実装の要求が強くなっている。高密度実装を実現する方法として、電子部品のサイズの小型化や電極ピッチの狭ピッチ化があり、例えば半導体装置の場合、外部電極端子がペリフェラル状に設けられるリードタイプに代わって、半導体装置の下面に格子状にはんだボールが配置されるBGA(Ball Grid Array)タイプの採用が増加している。
さらに、BGAタイプの半導体装置の小型・薄型化に伴い、シリコンチップとほぼ同じサイズの半導体装置であるCSP(Chip Size Package)の採用が進んでおり、今後も外部電極端子の狭ピッチ化、微細化は進むと考えられる。
また、高密度実装を実現するその他の方法として、複数のシリコンチップを搭載する半導体装置であるマルチチップのパッケージやモジュールなども実用化されており、その中の一つの構造として、半導体装置の上に半導体装置を積み上げる3次元化も進展している。
半導体装置の3次元化の例としては、BGAタイプの半導体装置の上にBGAタイプの別の半導体装置を積み重ねた構造であるパッケージ・オン・パッケージ(以下、PoPと記す)がある。また、別の構造としては、凹部を有するキャリア基板(以下、キャビティ基板と記す)の両面に半導体装置や抵抗やコンデンサのチップ部品などの電子部品を搭載し、片方の面にマザーボードと接続するための外部接続端子が設けられているキャビティモジュールなどがある。このとき、キャビティ基板の凹部にも半導体装置や抵抗、コンデンサのチップ部品などの電子部品が搭載されている。
さらに、樹脂成形品に回路パターンを形成し、電子部品を搭載するMID(Molded Interconnect Device)の開発も進められている。MIDは筐体や構造体に回路パターンを形成し、電子部品を搭載する構造となり、電気回路部と機構部とを一体化できるため、電子機器の部品点数の削減などに有利となり、ひいては電子機器の小型・軽量化が可能となる。
これらの実装構造の3次元化は、電子部品の搭載において、平面への搭載だけでなく、非平面、段差面への搭載を実現する必要があると考えられ、今後、電子機器の更なる発展とともに、電子部品の電極の狭ピッチ化、微細化及び実装の3次元化などが進み、これらの高密度実装対応が要求されると考えられる。
電子部品をプリント配線板に実装する一般的な方法としては、表面実装技術(以下、SMTと記す)が用いられる。SMTで用いられる電子部品とプリント配線板との接合材料は、はんだの粉体とフラックスとからなるペースト状のクリームはんだである。
SMTでのはんだ供給方法を説明する。まず、プリント配線板上に所望の箇所に開口が設けられたメタルマスクを置き、プリント配線板とメタルマスクとの間を隙間無く密着させる。また、電子部品が搭載される電極とメタルマスクの開口の位置を合わせる。次に、メタルマスクの上に適量のクリームはんだを置き、クリームはんだをスキージで掻く。これにより、メタルマスクの開口にクリームはんだが充填され、プリント配線板とメタルマスクとを離すことで、プリント配線板上の電子部品が搭載される電極の上のみに選択的にクリームはんだが供給される。
前述のSMTの実装方法において、開口径の小さいメタルマスクを介して微細なはんだバンプを形成するためのクリームはんだが特許文献1に開示されている。特許文献1に開示されるクリームはんだは、はんだ及びフラックスからなるはんだペーストと、磁性体粒子とから構成されている。はんだの印刷工程において、磁性体粒子を添加したクリームはんだを用いて、プリント配線板の下方に磁石を設置し、クリームはんだをプリント配線板上に印刷すると、磁力を利用して微細なはんだバンプを形成することが可能となる。
特許文献1では、クリームはんだに添加する磁性体粒子は、はんだと融合しない組成を提案しており、リフロー時にはんだバンプの表面に分離したものを、その後除去している(図10)。
また、平坦ではないプリント配線板へのクリームはんだの供給方法もいくつか提案されている。
例えば、特許文献2に開示される方法は、隆起物が形成された配線基板において、適切な量のクリームはんだを印刷することを可能とするマスクを提案することを目的としており、マスクの厚さが薄い領域と厚い領域とからなり、薄い領域のところに配線板上の隆起物を収容し、厚い領域にマスク孔を有している。このマスクを用いることにより、隆起物が存在しても、はんだの印刷を可能としている(図11)。
また、特許文献3に開示される方法は、半導体ベアチップと表面実装部品の混載実装において、半導体ベアチップ部を避けて表面実装部品を実装する部分のクリームはんだ印刷を容易にする方法である。これは、凸状部を有するスクリーンマスクを用意し、スキージにおいて凸状部対応部分と他の本体部分とが独立して変形可能に形成されたスキージを用いるものである(図12)。
また、特にメタルマスクを用いることなく選択的にはんだを供給する方法として、特許文献4に開示される発明がある。これは、特定組成の樹脂組成物をはんだ粉末及びプリント配線板のパターン部に付着させ、はんだ粉末をプリント配線板のパターン部に選択的に付着させる方法である。
また、メタルマスクを用いずにはんだを選択的に供給するその他の方法として、ディスペンサを用いる方法がある。この方法では、予め、シリンジにクリームはんだを充填しておき、プリント配線板の上の電子部品が搭載される電極の上に、吐出圧と吐出時間とを制御してクリームはんだを吐出する。
さらに、電子部品の電極に予めクリームはんだを付与し、プリント配線板に搭載する方法も考えられる。この場合には、平板を用意し、その上にクリームはんだを所望の厚さで膜状に形成しておき、電子部品の電極を押し当てて電極表面にクリームはんだを付着させ、そのままプリント配線板に搭載する。
特開2002−192380号公報 特開2005−262830号公報 特開2001−044239号公報 特開平5−337687号公報
しかしながら、上記の従来の方法にはいくつかの問題がある。
従来のSMT実装方法においては、メタルマスクを用いるため、開口径が小さくなるとクリームはんだの印刷不良が発生し、狭ピッチで微小電極の電子部品の実装が困難となる。特許文献1に開示される発明はこの問題を改善しようとするものであるが、メタルマスクを用いるため、クリームはんだの印刷性を良好とするためにはプリント配線板とメタルマスクとを密着させる必要がある。しかし、前述したキャビティモジュールやMIDなどのように、電子部品を搭載する基板の表面が凹凸形状となっている場合、この基板への電子部品の実装において、基板とメタルマスクとが密着しない部分が存在するため、従来のSMTの実装方法をそのまま適用すると、メタルマスク上でクリームはんだを掻いたとき、基板と密着していないメタルマスクの開口部からクリームはんだが下に垂れてしまうため、凹部にある電極上にクリームはんだを供給することが困難となる。
特許文献2に開示される方法は、メタルマスクの厚さを領域ごとに変えることで対応するものであるが、この方法を用いると、プリント配線板側のマスク表面は、プリント配線板の形状に沿うように作成し、スキージではんだを掻く側は平坦とすることとなる。このようなマスクを用いると凹部の深さ方向が深いとマスク厚が厚くなるため、高密度実装になるほど微細径の開口を開けることが困難となる。また、微細開口を開けることができても、クリームはんだの開口への充填性やプリント配線板への抜け性が劣る。
特許文献3に開示される方法は、メタルマスクの厚さは変えず、メタルマスク自体をプリント配線板の形状に沿うように形成し、クリームはんだを印刷するときのスキージの変形を自由にすることで対応するものである。この方法を用いると、プリント配線板の凹部はマスク側も凹形状となる。この凹部のはんだを掻くためには、スキージのうち凹部を通る部分は長くする必要がある。しかし、凹部をスキージで掻いても掻く方向と直交する両端の2辺の近傍のはんだを掻き取ることが難しく、はんだ溜まりが発生してしまう。
特許文献4に開示される方法は、はんだ粉体をプリント配線板上に供給するときに特にメタルマスクを必要としないが、プリント配線板の電極パッドに特定組成の樹脂組成物を付着させるときに、スクリーン印刷法を用いているため、電極パッドの微細化や実装構造の3次元化の対応が困難である。
ディスペンサを用いる方法は、メタルマスクを必要としないが、各電極に一つずつ順々にはんだを供給していくため、搭載する電子部品の数が多いと、はんだを供給する電極数が多くなって多大な時間を要する。
また、電子部品の電極に予めクリームはんだを付与する方法は、供給するはんだ量を制御することが困難であり、電極がはんだ材料で形成されていない抵抗やコンデンサなどのチップ部品でははんだ量が不足して接合強度が不足する可能性があり、実装信頼性に欠ける。
本発明はかかる問題に鑑みてなされたものであり、接合材料であるはんだを選択的にプリント配線板の電子部品搭載用の電極パッドに供給するはんだ供給方法及びこれに用いるはんだ接着材料を提供することを目的とする。
上記目的を達成するため、本発明は、第1の態様として、磁性体粒子とフラックスとを有するはんだ接着材料であって、磁性体粒子をフラックスによってコーティングした後に乾燥させた粉体からなることを特徴とするはんだ接着材料を提供するものである。
また、上記目的を達成するため、本発明は、第2の態様として、磁性体粒子とフラックスとを有するはんだ接着材料であって、磁性体粒子とフラックスとがマイクロカプセルに封入されていることを特徴とするはんだ接着材料を提供するものである。
本発明の第1又は第2の態様においては、磁性体粒子は、強磁性体からなることが好ましい。
また、上記目的を達成するため、本発明は、第3の態様として、上記第1又は第2の態様のいずれかの構成にかかるはんだ接着材料を用いたはんだ供給方法であって、電極パッドの上、内部又は下に設けられた磁性体層を磁化させる工程と、はんだ接着材料を磁性体層に吸着させる工程と、はんだ接着材料を電極パッドに粘着させる工程と、はんだ粉体をはんだ接着材料を介して電極パッドに付着させる工程とを有することを特徴とするはんだ供給方法を提供するものである。
本発明の第3の態様においては、磁性体層に吸着させたはんだ接着材料を加熱することによってフラックスを溶融させて、電極パッドに粘着させることが好ましい。また、磁性体層に吸着しなかったはんだ接着材料を除去する工程を有することが好ましい。また、電極パッドに付着しなかったはんだ粉体を除去する工程を有することが好ましい。
本発明によれば、接合材料であるはんだを選択的にプリント配線板の電子部品搭載用の電極パッドに供給するはんだ供給方法及びこれに用いるはんだ接着材料を提供できる。
〔作用〕
本発明のはんだ接着材料は、フラックスをコーティングした磁性体粒子の集合体からなり、磁界の中に置くと磁性体粒子が磁化されて磁力線に沿って引き寄せられる。また、本発明に用いるプリント配線板は、電子部品を搭載する電極パッドの上、内部、若しくは下部に磁性体層を設けた構造とし、磁界の中に置くと磁性体層が磁化される。
電極パッド部に磁性体層を含むプリント配線板を、磁石板の上におくと、磁性体層は磁化される。フラックスをコーティングした磁性体粒子の集合体である粉体をこのプリント配線板に吹きかけると、フラックスをコーティングした磁性体粒子はプリント配線板の磁性体層の近傍に集まる。すなわち、プリント配線板の電子部品を搭載する電極パッドにフラックスをコーティングした磁性体粒子が集まる。このとき、磁石板の上にプリント配線板を置いた状態でフラックスをコーティングした磁性体粒子からなる粉体を吹きかけても良いし、予め磁界の中において置いて磁性体層を磁化させてから、フラックスをコーティングした磁性体粒子からなる粉体を吹きかけても良い。
フラックスをコーティングした磁性体粒子のうち電極パッドに集まらなかった分は、プリント配線基板を反転させたり、振動を与えるなどして除去しておく。
次いで、加熱することにより、磁性体粒子を覆っているフラックスを軟化させ、プリント配線板の電極パッドに粘着させる。
このような手順により、プリント配線板の電極パッドにのみ選択的にフラックスを供給できる。
このプリント配線板にはんだ粉体を吹きかけると、電極パッド上の粘着性のあるフラックスにはんだ粉体が付着する。フラックスに付着しなかったはんだ粉体は、プリント配線板を反転させたり、振動を与えるなどして除去しておく。
以上の方法により、プリント配線板の電極パッドに選択的にはんだを供給できる。
フラックスをコーティングした磁性体粒子、プリント配線板の電極パッドの磁性体層の材質としては、強磁性体が好ましく、例えば、ニッケル、鉄、コバルトやこれらの合金(Fe−Ni、Fe−Co、Fe−Ni−Co−Al、Fe−Ni−Cr)などが好ましい。また、磁性体粒子をコーティングするフラックスは粘度を高くし、初期は粘着性を小さくする。
通常、プリント配線板の配線や電極パッドは銅からなるが、磁性体層は電極パッド部のみに設けた構造とし、銅電極パッドの上又は内部にめっき法や印刷法などを用いて設置する。又は、プリント配線板の内部において、電極パッドの下部の絶縁層の一部に強磁性体を設置した構造でも良い。
以下、本発明の好適な実施の形態について図面を参照して詳細に説明する。
図1に、はんだ接着材料の基本構成物の断面を示す。はんだ接着材料の基本構成物3は、磁性体粒子1とフラックス2とからなり、はんだ接着材料は、基本構成物3が集合体を形成することによって構成されている。
図2に、本発明に用いるプリント配線板の断面を示す。通常のプリント配線板は絶縁材料である基材と電子部品間を電気的に繋ぐための配線及び電極パッドと、配線を保護するためのソルダレジスト(SR)からなる。本発明に用いるプリント配線板26も、基材24と、配線及び電極パッド23、SR25からなる基本的な構成は従来のプリント配線板と同様であるが、電極パッド23が金属銅22と磁性体層21とから構成される点が相違する。
プリント配線板26を磁界の中に置くと、電極パッド23を構成する磁性体層21が磁化される。プリント配線板26の上からフラックス2がコーティングされている磁性体粒子1の集合体であるはんだ接着材料を吹き付けると、磁化された磁性体層21に磁性体粒子1が引きつけられる。磁性体層21に集まらなかった磁性体粒子1は、プリント配線板26を反転させたり、振動を与えるなどして除去する。
この状態で加熱すると、フラックス2が軟化して粘着性を示し、磁性体層21に付着する。このようにしてフラックス2をプリント配線板26の電極パッド23のみに選択的に供給する。
フラックス2を電極パッド23のみに供給した後、はんだ粉末を吹き付けると、フラックス2の粘着によって電極パッド23の部分にのみはんだ粉末が付着する。電極パッド23に集まらなかったはんだ粉体は、プリント配線板26を反転させたり、振動を与えるなどして除去する。このようにして、プリント配線板26の電極パッド23の部分のみにはんだを選択的に供給する。
以上の工程においては、メタルマスクを用いる必要はなく、フラックス及びはんだを粉体の状態で供給するため、はんだを供給する基板面は平坦である必要はなく、凹凸面などの非平面にもはんだを供給できる。
図3〜図9を参照して本発明のはんだ供給方法を用いた電子部品の実装方法の実施形態を説明する。
始めに、電極パッド33に磁性体層31を有するプリント配線板36を用意し、磁石板37の上に設置する(図3)。磁石板37からの磁界によって電極パッド33に含まれる磁性体層31は磁化される。
次に、プリント配線板の36の上からフラックス39がコーティングされた磁性体粒子38からなるはんだ接着材料を吹き付ける(図4)。磁性体層31が磁化されているため、磁性体粒子38が引き寄せられる。プリント配線板36に弱い衝撃や振動を与えることによって、磁性体粒子38が磁性体層31に集まるのを促進させる。磁性体層31に集まらなかった磁性体粒子38は、プリント配線板36を反転させたり、衝撃を与えるなどして除去する。
次に、ヒータ40によってプリント配線板36を加熱する(図5)。プリント配線板36の温度が上がると磁性体層31に集まった磁性体粒子38にコーティングされているフラックス39が軟化して粘着性が大きくなり、磁性体層31に付着する。これにより、プリント配線板36は、電極パッド33のみに選択的にフラックス39が供給された状態となる。
次に、プリント配線板36にはんだ粉体41を吹き付ける(図6)。電極パッド33上のフラックス39は粘着性を示すため、はんだ粉体41はこれに付着する(図7)。プリント配線板36に弱い衝撃や振動を与えることにより、はんだ粉体41が電極パッド33に集まるのを促進させる。電極パッド33に集まらなかったはんだ粉体41は、プリント配線板36を反転させたり、振動を与えるなどして除去する。これにより、プリント配線板36は、電極パッド33のみに選択的にはんだ粉体41が供給された状態となる。
次いで、電子部品42を所定の位置に搭載し(図8)、はんだ粉体41が溶融する温度にまで加熱し、電子部品42とプリント配線板36とを接合させる(図9)。
以上のようにして、電子部品42をプリント配線板36に実装できる。
はんだ接着材料はフラックス39と磁性体粒子38とからなるが、磁性体粒子38としてはニッケル粉の場合、ガスアドマイズ法、PVD法、還元法などにより、0.0数〜数十μmレベルの大きさの粉末を作ることができる。この粉末の表面に有機系フラックスをコーティングする。コーティングしたフラックス39の表面を乾燥させるなどして、粘着性を小さくしておく。これらの方法により、フラックス39をコーティングした磁性体粒子38が得られる。
また、本発明に用いる電極パッドに磁性体層を有するプリント配線板の製造方法としては、まず、従来のプリント配線板の製造方法によって通常のプリント配線板を製造し、めっき法又は印刷法などによって電極パッドの表面に磁性体層を形成する。磁性体層としてニッケル層を形成する場合は、無電解ニッケルめっきにより銅の電極パッド上に数〜数十μm厚のニッケル層を形成し、その後、無電解金めっきにより、ニッケル表面に金層を形成する。電極パッドの表面がニッケルのみであるとはんだ濡れ性が不十分であるため、ニッケル層の表面に0.0数〜0.数μm厚の金層を形成すると良い。
なお、ここでは電極パッドの上に磁性体層を設ける構成を例としたが、磁性体層を銅電極パッドの内部に形成しても良い。また、プリント配線板を多層板とし、銅電極パッド直下の内層の金属層を磁性体層としても良い。または、銅電極パッドの下部の絶縁層の内部に磁性体層を埋め込んでも良い。
また、ここでははんだ接着材料は、フラックスをコーティングした磁性体粒子からなるものとしたが、マイクロカプセルを用いてその内部にフラックスと磁性体粒子とを含む構成とすることも可能である。この場合、プリント配線板の電極パッド部にある磁性体層に引き寄せられたマイクロカプセルを熱又は超音波で破壊することにより、電極パッドにフラックスを供給できる。
磁性体粒子として、平均粒径10μmのニッケル粉末を用意し、その表面に有機フラックスをコーティングしてはんだ接着材料とした。
プリント配線板を用意し、電子部品搭載用の銅電極パッドの表面に磁性体層として無電解ニッケルめっきで3μmのニッケル層を形成し、さらにニッケル層の表面に無電解金めっきで0.03μmの金層を形成した。
次いで、上記プリント配線板を磁石板の上に設置し、フラックスをコーティングしたニッケル粉体を吹き付けた。磁石板にプリント配線板を置いた状態でプリント配線板に軽く衝撃を与えながら揺らすことにより、フラックスをコーティングしたニッケル粉体をプリント配線板の電極パッドに集めた。さらに、磁石板にプリント配線板を置いた状態でプリント配線板を反転させ、フラックスがコーティングされたニッケル粉体のうち余分な分を除去した。
次いで、プリント配線板を80℃に加熱し、ニッケル粉体にコーティングされているフラックスを軟化させ、電極パッドに付着させた。次いで、プリント配線板にはんだ粉体を吹き付け、プリント配線板に軽い衝撃を与えながら揺らし、はんだ粉体を電極パッド上のフラックスに付着させた。その後、プリント配線板を反転させ、余分なはんだ粉体を取り除いた。
以上の手順によってプリント配線板の電極パッド上に選択的にはんだを供給できた。
なお、上記実施形態は本発明の好適な実施の形態の一例であり、本発明はこれに限定されることはなく、様々な変形が可能である。
本発明の好適な実施の形態にかかるはんだ接着材料の構成を示す図である。 本発明の好適な実施の形態にかかるはんだ供給方法に用いるプリント配線板の構成を示す図である。 本発明の好適な実施の形態にかかるはんだ供給方法を用いた電子部品の実装方法を示す図である。 本発明の好適な実施の形態にかかるはんだ供給方法を用いた電子部品の実装方法を示す図である。 本発明の好適な実施の形態にかかるはんだ供給方法を用いた電子部品の実装方法を示す図である。 本発明の好適な実施の形態にかかるはんだ供給方法を用いた電子部品の実装方法を示す図である。 本発明の好適な実施の形態にかかるはんだ供給方法を用いた電子部品の実装方法を示す図である。 本発明の好適な実施の形態にかかるはんだ供給方法を用いた電子部品の実装方法を示す図である。 本発明の好適な実施の形態にかかるはんだ供給方法を用いた電子部品の実装方法を示す図である。 特許文献1に記載のはんだ印刷方法を示す工程図である。 特許文献2に記載のはんだ印刷方法によるはんだ供給時のプリント配線板の断面を示す断面図である。 特許文献3に記載のはんだ印刷方法によるはんだ供給時のプリント配線板の断面を示す図である。
符号の説明
1、38 磁性体粒子
2、39 フラックス
3 はんだ接着材料基本構成物
21、31 磁性体層
22、32 金属銅
23、33 電極パッド
24、34 基材
25、35 SR(ソルダレジスト)
26、36 プリント配線板
37 磁石板
40 ヒータ
41 はんだ粒子
42 電子部品

Claims (7)

  1. 磁性体粒子とフラックスとを有するはんだ接着材料であって、前記磁性体粒子を前記フラックスによってコーティングした後に乾燥させた粉体からなることを特徴とするはんだ接着材料。
  2. 磁性体粒子とフラックスとを有するはんだ接着材料であって、前記磁性体粒子と前記フラックスとがマイクロカプセルに封入されていることを特徴とするはんだ接着材料。
  3. 前記磁性体粒子は、強磁性体からなることを特徴とする請求項1又は2記載のはんだ接着材料。
  4. 請求項1から3のいずれか1項記載のはんだ接着材料を用いたはんだ供給方法であって、
    電極パッドの上、内部又は下に設けられた磁性体層を磁化させる工程と、
    前記はんだ接着材料を前記磁性体層に吸着させる工程と、
    前記はんだ接着材料を前記電極パッドに粘着させる工程と、
    はんだ粉体を前記はんだ接着材料を介して前記電極パッドに付着させる工程とを有することを特徴とするはんだ供給方法。
  5. 前記磁性体層に吸着させた前記はんだ接着材料を加熱することによって前記フラックスを溶融させて、前記電極パッドに粘着させることを特徴とする請求項4記載のはんだ供給方法。
  6. 前記磁性体層に吸着しなかった前記はんだ接着材料を除去する工程を有することを特徴とする請求項4又は5記載のはんだ供給方法。
  7. 前記電極パッドに付着しなかった前記はんだ粉体を除去する工程を有することを特徴とする請求項4から6のいずれか1項記載のはんだ供給方法。
JP2007040056A 2007-02-20 2007-02-20 はんだ接着材料及びはんだ供給方法 Expired - Fee Related JP4872706B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007040056A JP4872706B2 (ja) 2007-02-20 2007-02-20 はんだ接着材料及びはんだ供給方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007040056A JP4872706B2 (ja) 2007-02-20 2007-02-20 はんだ接着材料及びはんだ供給方法

Publications (2)

Publication Number Publication Date
JP2008200720A JP2008200720A (ja) 2008-09-04
JP4872706B2 true JP4872706B2 (ja) 2012-02-08

Family

ID=39778740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007040056A Expired - Fee Related JP4872706B2 (ja) 2007-02-20 2007-02-20 はんだ接着材料及びはんだ供給方法

Country Status (1)

Country Link
JP (1) JP4872706B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236529A (ja) * 1995-02-28 1996-09-13 Matsushita Electric Works Ltd 半田ボール、半田バンプ、半導体装置、その半田バンプの形成方法、及びその半導体装置の実装方法

Also Published As

Publication number Publication date
JP2008200720A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
US20070040272A1 (en) Method of packaging and interconnection of integrated circuits
TW200525666A (en) Bump-on-lead flip chip interconnection
WO2013027718A1 (ja) 部品実装プリント基板及びその製造方法
JPH09214121A (ja) ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
US6946601B1 (en) Electronic package with passive components
JP2004193334A (ja) バンプ形成用シートおよびその製造方法
KR100629663B1 (ko) 반도체 장치 및 그 제조 방법
JP4051570B2 (ja) 半導体装置の製造方法
TWI406342B (zh) 具有非阻焊限定型防焊層之半導體封裝及其製造方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP2014045190A (ja) 印刷回路基板の製造方法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP4872706B2 (ja) はんだ接着材料及びはんだ供給方法
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
CN208706581U (zh) 埋入式芯片
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006319030A (ja) 回路基板とその製造方法、および半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100119

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees