CN101346812B - 具有柔顺性端子安装装置的微电子元件及其制造方法 - Google Patents

具有柔顺性端子安装装置的微电子元件及其制造方法 Download PDF

Info

Publication number
CN101346812B
CN101346812B CN200680049384XA CN200680049384A CN101346812B CN 101346812 B CN101346812 B CN 101346812B CN 200680049384X A CN200680049384X A CN 200680049384XA CN 200680049384 A CN200680049384 A CN 200680049384A CN 101346812 B CN101346812 B CN 101346812B
Authority
CN
China
Prior art keywords
medium structure
dielectric medium
chip
terminal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680049384XA
Other languages
English (en)
Other versions
CN101346812A (zh
Inventor
B·哈巴
I·穆罕默德
C·S·米切尔
M·沃纳
J·B·汤普森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of CN101346812A publication Critical patent/CN101346812A/zh
Application granted granted Critical
Publication of CN101346812B publication Critical patent/CN101346812B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

通过模制工艺形成电介质结构，以便通过与模具接触使电介质结构的第一表面(32，432)成形。将电介质结构的相对的第二表面(34，434)施加到晶片元件(38，438)的正表面上。电介质结构可以包括突出的突起(30，130，230)并且可以在突起上形成端子(44，144，244)。突起具有精确的高度。端子位于晶片元件的正表面之上的精确控制的高度处。所述端子可以包括在环绕的焊料掩模层(248，448)之上延伸的突出柱(213，413)以有助于与测试夹具的接合。当将该结构结合到电路板时将柱浸入在焊接结点(274)内。

Description

具有柔顺性端子安装装置的微电子元件及其制造方法
相关申请的交叉引用
本申请是于2005年12月27日提交的序列号为11/318846的U.S.专利申请的继续申请，将其公开内容并入本文中作为参考。
背景技术
通常通过以下方式形成半导体芯片：对被称为晶片的由半导体材料构成的大的平坦主体进行加工以形成大量区域，每一个区域包含将被结合在单个芯片中的电子电路，然后沿着切割线切割晶片以切割晶片并由此形成单独的芯片。每一芯片通常为具有大体平坦的正表面和背表面并在这些表面的边界处具有在正表面与背表面之间延伸的小边缘的平坦矩形主体。每一个芯片通常具有暴露在正表面的触点，其电连接到芯片内的电路。
通常将单独的芯片设置在封装中，其有助于处理芯片以及将安装芯片到诸如电路板或其它印刷电路板的外部基板。这种封装通常包括电介质结构和承载在电介质结构上的导电端子，所述端子电连接到芯片的触点。在被称为芯片级封装的封装类型中，封装在电路面板上占据的面积仅稍大于芯片正表面本身的面积或与其尺寸相同。
例如，如在U.S.专利5679977中所公开的那样，将其公开内容并入本文中作为参考，端子可以相对于芯片移动。在某些实施例中，封装可以包括覆盖芯片表面且承载端子的柔顺性层。端子相对于芯片的可动性可以补偿在制造、使用期间或这两种情况下的芯片和电路板之间的不同热膨胀。而且，端子相对于芯片的可动性可以有助于所封装的芯片与测试装置的接合。在这种接合期间，单独的端子可以在朝向或远离芯片的正表面或背表面的方向上移动，其通常被称为垂直或“Z”方向。在该方向上的移动有助于所有端子与测试装置上的所有触点的接合，即使端子彼此不精确共面也是如此。
芯片封装的端子可以采用大体平坦的焊盘的形式。可以在这些焊盘上沉积小的焊球，以便可以通过将焊球与电路板的相应接触焊盘对准并利用通常用于将元件表面安装到电路板的常规类型的操作熔化焊球，从而将封装结合到电路板。
如在U.S.专利公开No.2005/0181544、2005/0181655和2005/0173805中公开的那样，将其公开内容并入本文中作为参考，以及在U.S.专利6774317中，也将其公开内容并入本文中作为参考，芯片或其它微电子元件可以设置有柱形的端子，并且可以利用相似的焊接操作将这种柱结合到电路板。在某些实施例中，柱可以在安装到电路板之前的测试期间提供特别好的与测试夹具的接合。
半导体芯片封装大部分通常通过将单独的芯片与构成封装的其它元件组装来制造。这需要对“裸露”或未封装的半导体芯片的处理和布置。对于利用晶片级操作进行芯片封装已经提出了各种建议，如通过在切割晶片以形成独立的芯片之前将晶片与封装芯片的其它元件结合。例如，前述的’977专利公开了以这种方式形成芯片封装的工艺的具体实施例。
用于在晶片级上制造封装芯片的一些工艺存在一些缺点。其中例如通过以下方式在晶片的正表面上形成柔顺性层：沉积可固化材料且然后固化该材料以形成该层，所述柔顺性层易于引起晶片的翘曲。例如，由于在柔顺性材料的固化期间或者在其它处理操作期间柔顺性材料与构成晶片的半导体材料的不同膨胀和收缩，而使这种翘曲可能会发生。这种翘曲使得难以执行诸如形成端子以及端子与触点之间的连接的其它处理操作。虽然可以通过减小柔顺性层的厚度来减小这种翘曲，但是薄的柔顺性层不可以向端子提供充分的可动性。
例如，如在U.S.专利6847101中所公开的那样，将其公开内容并入本文中作为参考，柔顺性层可以包括采用从芯片或晶片的表面突出的突出物的形式的独立元件，端子设置在这种突出物的顶部并且端子与触点之间的电连接包括从这种突出物的顶部向下朝向芯片或晶片的正表面延伸的金属带。这种独立突起或突出物可以提供显著的柔顺性，而没有与连续层相关的缺点。
已经提议出通过将单独的未固化的电介质材料滴或块施加到晶片的正表面上，例如通过将未固化的柔顺性材料丝网印刷到正表面上，来制造包括这种独立的突起或突出物的柔顺性层。在这种工艺中必须相当小心以避免污染晶片与电介质材料的接触。此外，以这种形式形成的突起趋向于具有不均匀的高度。突起的不均匀高度导致具有不均匀高度的端子。这使得更加难以将所有端子同时与测试夹具接合。
通常期望将焊料掩模层施加在金属带上。期望焊料掩模沿突出物的侧面向上延伸到端子的附近。焊料掩模用以在测试之后用于将封装芯片安装到电路板的表面安装操作期间限制焊料沿金属带的蔓延。在突起上形成这种焊料掩模的一些尝试已经导致焊料掩模突出于端子的高度之上。因此，尽管焊料掩模中的孔允许焊接到端子，但是端子相对于焊料掩模凹陷且因此不能容易地在焊接之前与测试夹具上的平坦接触焊盘接合。可以通过在恰好低于端子高度的高度处终止焊料掩模来避免这种影响。然而，这允许焊料沿着每一金属带的实质部分蔓延，而这又会导致所述带在使用期间破裂。
发明内容
本发明的一个方案提供制造芯片组件的方法。期望根据本发明的该方案的方法包括形成电介质结构以便通过模具的工作表面来使该电介质结构的第一表面成形的步骤。期望该方法还包括包含将电介质结构转移到包括一个或多个芯片区的晶片元件的表面以便电介质结构的第一表面背离晶片元件而电介质结构的第二表面面向晶片元件的步骤。该方法还可以包括在电介质结构的第一表面上设置端子并且将端子电连接到晶片元件的触点的步骤。
本发明的另一个方案提供一种微电子元件。根据本发明的该方案的元件包括主体和承载在主体上的端子。每一个端子包括导电焊盘和在该焊盘上远离主体向上突出的导电柱。微电子元件还可以包括主体上的焊料掩模，该焊料掩模具有与焊盘对准的孔以便通过所述孔暴露焊盘。优选地，所述柱突出于焊料掩模之上。
本发明的又一个方案提供一种测试包括主体和承载在所述主体上的端子的微电子元件的方法，每一个端子包括导电焊盘和在该焊盘上远离主体向上突出的导电柱。期望根据本发明的该方案的方法包括将微电子元件与测试夹具接合以便端子的柱邻接测试夹具的接触焊盘。接合步骤可以包括将微电子元件与测试夹具朝向彼此推进，并且使至少一些柱在接合步骤期间变形。
附图说明
图1是在根据本发明的一个实施例的工艺中使用的模具的示意性平面图；
图2是沿着图1中的线2-2截取的局部截面图；
图3和4是与图2相似的视图，但示出在随后的工艺阶段中的模具；
图5是示出图1-4的模具与晶片元件结合的局部截面图；
图6和7是示出图5的晶片元件在随后的工艺阶段的局部截面图；
图8是示出图7所示的晶片元件的一部分的局部示意性平面图；
图9和10是示出根据依照本发明另一实施例的工艺阶段的模具和模制元件的局部截面图；
图11是示出在图9和10的工艺中形成的封装芯片的一部分的局部截面图；
图12是示出在根据本发明另一实施例使用的工艺中使用的模具的局部截面图；
图13是与图12相似的视图，但是示出在随后的工艺阶段与模制元件结合的模具；
图14是示出利用图13的模制元件形成的封装芯片的一部分的局部截面图；
图15是示出图14的封装芯片与电路板结合的局部截面图；
图16是与图14相似的视图，但是示出根据本发明另一实施例的封装芯片的一部分；
图17是示出根据本发明另一实施例的模具和模制品的示意性正视图；
图18是图17所示的模具和模制层的示意性平面图；
图19是在图17中以19表示的区域的局部截面图；
图20是示出利用图17-19的模制品制造的封装芯片的一部分的局部截面图；
图21是图20所示的封装芯片的局部平面图；
图22是示出在根据本发明的另一实施例的模制工艺期间的模具的一部分的局部截面图；
图23是示出利用在图22的工艺中模制的物品制造的封装芯片的一部分的局部截面图；
图24是示出在根据本发明另一实施例的工艺中所使用的元件的示意性正视图；
图25和26是示出图24的元件在随后的工艺阶段的其它示意性正视图；
图27是示出根据本发明另一实施例的结构的一部分的局部示意性截面图；
图28是与图27相似的视图，但是示出与其它部件结合的结构。
具体实施方式
依照本发明的一个实施例的工艺利用模具20(图1和2)，所述模具20具有包括平坦台区域23和从该台区域延伸到模具中的多个凹陷24的工作表面22。在图1中将凹陷24示为设置成直线栅格图案，但可以按照任意期望的图案设置凹陷以形成任意期望的突起图案。期望由诸如玻璃的材料形成模具20，所述材料的热膨胀系数接近于在随后的工艺阶段中使用的晶片元件的热膨胀系数。通常，晶片元件主要由硅形成且具有大约3.0×10-6/℃的热膨胀系数。因此，期望模具具有在大约0和大约6×10-6/℃之间的热膨胀系数。凹陷24的高度接近于将要形成的电介质结构中的期望突起或突出物的高度，例如为大约50到大约200微米。期望模具具有平滑的表面且具有抵抗与将要被使用的电介质材料结合的表面。例如，模具可以具有由与电介质相容的脱离剂(release agent)构成的涂层(未示出)。
在工艺的下一阶段(图3)，在模具的工作表面22上沉积未固化的电介质材料26以便电介质覆盖工作表面并填充工作表面的凹陷24。可以通过任意适当的方法施加电介质。例如，可以使用刮板或辊沉积电介质，或旋涂电介质。在旋涂中，将可流动材料沉积到工作表面上并通过绕垂直于工作表面的轴快速旋转模具而将其分布在工作表面上，以便离心力使电介质散布开。旋涂本身为通常用于将电介质施加在半导体晶片表面上的公知工艺。在另一变化中，可以将电介质沉积为预先形成的薄片且例如通过将其加热来使其处于可流动状态。可以使用任意适当的方法，只要电介质进入凹腔24内以便电介质呈现凹腔24的形状即可。
在电介质施加之后，虽然电介质仍处于可流动状态下，但是例如通过在台区域上移动刮板28同时控制刮板紧靠在模具上，而从台区域中除去过量的电介质。电介质是采取一层独立、绝缘的突起30的形式的电介质结构，所述突起30占据凹陷。突起具有第一表面32，如图4所示面朝下，其通过工作表面且特别通过工作表面的限定凹陷的那些部分而成形。突起具有如图4所示的面朝上的第二表面34。
在工艺的下一阶段中，将在其上具有一层突起30的模具20放置在晶片元件38的正表面36上，所述晶片元件38具有暴露在正表面36处的触点40。晶片具有暴露在正表面36处的触点40。在工艺中使用的晶片元件可以包括含有大量芯片区的完整的单一半导体晶片，每一个这种芯片区包括由单个半导体芯片构成的电子部件。在这种单一晶片中，通过在切割面或切割道(未示出)分离芯片区。或者，晶片元件可以是包括大量芯片的这种晶片的单一部分、单个芯片或被机械固定在临时载体上或以其它方式彼此机械连接以形成阵列的多个单独芯片的阵列。将模具20和该层突起30设置成使得构成电介质结构的第一表面的突起的第一表面32背对晶片元件36；而构成电介质结构的第二表面的突起的第二表面34面向晶片元件且接触晶片元件的正表面36。将由单独凸起的第二表面34构成的电介质结构的第二表面结合到晶片元件的正表面36。例如，可以在将模具放置在晶片元件上的同时仅部分地固化电介质材料，以便固化工艺的完成导致电介质本身附着到晶片元件的正表面36。选择地或附加地，可以将分离粘合剂材料的涂层施加在晶片元件上或由突起第二表面34构成的电介质结构的第二表面上，以便当将模具放置在晶片元件上时粘合层位于电介质结构的第二表面与晶片元件的正表面之间。模具以相对于彼此的准确间距保持突起，以便可以将每一个突起设置在晶片元件的正表面上的期望位置上。模具与构成晶片元件的材料的密切匹配的热膨胀系数有助于这种准确的设置。可以利用诸如机器人视觉系统的常规技术来相对于晶片元件设置模具。通常，晶片元件包括标记，通常被称为基准标记，以有助于使模具与晶片元件对准的过程。在将电介质结构的第二表面34结合到晶片元件38的正表面36之后，除去模具，使电介质结构或突起30留在适当的位置处。
在除去模具之前，将电介质材料固化成固体或基本为固体的状态。固化工艺可以发生在将模具放置在晶片元件上之前或之后，或在放置之前和之后都发生。固化工艺将取决于电介质的成分，如果电介质为热塑性材料，则一旦电介质冷却，就会发生固化。其它诸如某些硅酮聚合物的电介质通过化学反应固化，通过加热促进该化学反应。还可以通过诸如紫外线的辐射能量来固化其它电介质材料。
期望将电介质材料选择成当固化成固体或基本为固体的状态时电介质材料具有可观的柔顺性。柔顺性的程度不仅取决于材料的特性，而且还取决于电介质层或突起的物理结构。而且，柔顺性的程度将取决于层的温度与材料的特性之间的关系。例如，某些聚合物在它们的玻璃转换温度处和之上会在相当程度上软化。因此，可以使用各种电介质材料。然而，对于许多典型的应用，可以使用诸如Dow Corning 5010的硅酮。
由于将突起形成为与模具接合，所以所有的突起具有精确的高度和形状。特别地，精确控制每一突起在晶片的正表面36上的高度H。最典型地，所有突起的高度H是相同的。
在将模具从晶片元件的正表面除去之后，在电介质结构的第一表面上，即在突起的第一表面32上(图7和8)，形成金属端子44。通过形成沿着突起的表面从端子延伸到晶片元件的正表面36以及沿着晶片元件的正表面36延伸到触点的导电带46，将端子连接到晶片元件的触点40。可以通过以下方式来形成金属端子和带：将金属选择性地沉积在晶片元件和突起上；或者将金属非选择性地沉积在晶片元件和突起上以形成在所有突起和晶片元件的正表面上延伸的连续金属层，然后蚀刻连续金属层以形成单独的金属端子和带。在所示的具体布置中，每一个端子44仅连接到晶片元件的一个触点40。然而，也可以采用更复杂的布置，其中带将多个触点或端子彼此互连。
在端子和带的形成之后，在晶片元件的正表面上沉积焊料掩模层48。焊料掩模层具有与端子44对准的孔50，以便通过孔50暴露端子。焊料掩模层可以是诸如光可成像的电介质聚合物的光可成像材料，在未固化条件下对其进行施加，然后通过将材料选择性地暴露于诸如紫外光的辐射能量下来对其进行选择性固化。在这种选择性固化之后，例如通过清洗除去层的未固化部分。
如果晶片元件包括多个芯片，则可以在端子和焊料掩模层形成之前或更典型地在这之后切割晶片元件。最典型地，在晶片元件为单一元件的情况下，通过沿着切割道切割晶片来实现分割，以便形成独立的单元，每一个单元包括一个或多个芯片区，以及电介质结构覆盖这样的一个区域或多个区域的部分。
可以像标准的封装芯片一样，处理和封装最终的单元。可以通过将它们与测试夹具接合来测试所述单元，在图7中示出了该测试夹具的一部分。测试夹具具有设置成与端子44的排列相应的阵列的多个接触焊盘62。朝向测试夹具推进单元，以便使端子44与接触焊盘62接合。在这种接合期间，突起30可以变形以允许端子44的一些垂直运动，即，独立端子朝向芯片正表面36的运动。因此，如果特定的端子略在其它端子的平面之上，则相关突起30的变形程度可以比其它突起些略大，以便可以使所有的端子与所有的接触焊盘接合。以类似的方式，突起可以以不同的程度进行变形以补偿测试夹具上的接触焊盘62的非平面性。突起的精确高度和端子的最终的大体共平面性减少了确保所有的端子与测试夹具上所有的接触焊盘接合所需的突起变形量。
在测试之后，可以通过利用焊料或其它导电结合材料将端子44接合到电路板(未示出)的接触焊盘，而将所述单元结合到诸如电路板的基板。突起可以变形以补偿芯片和基板的不同热膨胀。所述的另一种方法，由于芯片和基板膨胀和收缩不同的量，端子44趋向于连同基板的接触焊盘一起移动，且因此趋向于相对于芯片并相对于触点40移动。突起的变形允许这种移动，且因此对不同热膨胀提供至少部分的补偿。期望这种补偿足以基本上减少或消除对将端子连接到基板的结合材料的应力。这又使结合材料疲劳失效的概率最小化。
根据本发明的另一实施例的工艺使用与上述模具20类似的模具120(图9)。这里再一次，将电介质材料126施加在模具工作表面的凹陷124和台区域123上。然而，在该实施例中，不全部除去台区域上的电介质材料。相反，台区域上的电介质材料保持在适当的位置以便形成基本上连续的平坦层元件101(图10)，机械地互连形成在凹腔124中的突起130。因此，在该实施例中，电介质结构包括层元件101和突起，电介质结构的第一表面132包括由凹陷124的表面形成的突起表面和通过与模具的台区域123接触形成的层元件101的表面。通过层元件101背对模具的表面来限定电介质结构的第二表面134。最为优选地，选择用于施加电介质材料的工艺使得层元件101的厚度大体一致。例如，旋涂工艺趋向于提供大体一致的厚度。选择地或附加地，在固化步骤完成之前，可以使诸如板(没有示出)的元件与第二表面134接触。
贯穿层元件101形成开口103。可以通过任意适当的工艺形成这种开口。例如，如果电介质材料126为选择性可固化光可成像电介质，则可以将电介质材料选择性地暴露于光下以便使与开口103相应的区域不固化，而固化电介质的剩余部分，并且可以通过清洗结构来除去未固化的部分。在另一变化中，可以通过对层101进行烧蚀或冲孔，例如通过激光烧蚀该结构同时该结构保持在模具120中，来形成开口103。在另一变化中，模具120可以设置有从台区域123突出的针状物。在又一变化中，用于形成第二表面134的板可以设置有这种针状物，并且这种针状物可以与台区域邻接或者进入模具120中的孔内(未示出)。
并且在该实施例中，将模具放置在晶片元件138之上(图11)，以便电介质结构的第二表面134面对晶片元件138的正表面136(图11)。期望开口103与晶片元件的触点140对准。这里再一次，模具有助于定位突起130并且准确地使突起与晶片上的触点对准。模具还有助于开口103与触点的对准。开口提供用于空气或其它捕获气体的通路以在层元件101与晶片元件的正表面之间流出。并且在该实施例中，在转移电介质结构和除去模具之后，由导电材料以与上述相同的方式形成端子144和连接带146。该实施例中的连接带沿着层元件101的表面105延伸，背对晶片元件138，构成电介质结构的第二表面的一部分。带延伸到通开口103中并且在这些开口中形成将带与触点140电连接的通孔衬垫107。再一次，期望在形成带和端子之后将焊料掩模层148施加在结构上。在其它方面，该实施例类似于上面参考图1-8所讨论的实施例。
根据本发明的另一实施例的工艺使用具有凹陷224和其间的台区域223的模具220(图12)。每一个凹陷224限定主表面201和将主表面与台区域连接的倾斜侧表面203。每一个凹陷还包括从主表面201向下突出到模具中的柱形成部分205。如在上述实施例中所讨论的那样，将电介质材料226(图13)引入到凹陷中。电介质材料形成突起230。每一突起230具有与凹陷的主表面201相应的顶点或焊盘区域206、以及从焊盘区域突出的柱207。柱207在直径上远小于突起230，并且远小于突起的焊盘区域208。例如，柱207的直径可以在25-150微米的数量级上，而高度在25-75微米的数量级上。每一突起的第二表面234通常是平坦的。每一个突起还具有与形成突起的凹陷的倾斜壁表面203相应的倾斜侧壁表面209。
并且在该实施例中，在转移电介质结构或突起之后，在突起上形成导电端子244(图14)。每一个导电端子包括覆盖突起的焊盘区域206的焊盘211、以及从焊盘211突出的柱213。金属柱213在直径和高度上仅略微大于形成为突起的一部分的柱207。因此，金属柱213具有如上面参考端子207所讨论的尺寸和纵横比。并且在该实施例中，导电带246将端子244的焊盘211与晶片元件的触点240连接。带246沿着突起230的倾斜侧壁209延伸，并且沿着晶片元件的正表面236延伸到触点240。并且在该实施例中，在带和其它元件之上沉积焊料掩模层248。该组件因此包括含有芯片以及电介质结构或突起的主体、承载在主体上的端子。这里再一次，焊料掩模层设置有与端子244对准的孔250。最好参见图14中所示，该实施例中的焊料掩模层可以沿柱向上延伸到柱的焊盘区域206，并且延伸到端子的焊盘211的暴露表面上。然而，形成在电介质住207上的导电柱213向上突出超过焊料掩模层248。
可以通过将端子244与测试夹具的接触焊盘262接合来测试组件。突出柱213确保柱可以被接合，而不管焊料掩模层248的存在。将施加在接触焊盘262与端子之间的力集中在柱中以及在突起设置在柱之下的那些部分中。因此，通过柱施加的力将趋向于导致柱之下的突起中的材料局部变形。因为所有这些理由，可以容易地利用相对小的力将柱的末端朝向芯片或晶片元件238移动。这有助于将所有触点上的所有柱末端与所有接触焊盘接合。所述的其它方法，具有这种柱的结构对非平面性提供良好的补偿并且允许利用相对小的力将芯片与测试夹具接合。另外，柱的末端可以倾斜和擦过接触焊盘的表面。
在测试之后，将封装芯片焊接结合到基板270(图15)。如上所述，将端子244结合到基板的接触焊盘272。可以在将端子设置成与接触焊盘对准之前通过将焊料施加到端子或接触焊盘且然后使焊料回流，来形成焊接结合。焊料274在每一端子的焊盘区域211上散布开，直到焊料达到焊锡料模层250。因此，将焊盘的全部暴露区域与焊料结合以提供全强度连接。将柱213有效地浸入在焊料中并使其包围在焊料内。柱没有减小焊接结点的强度，并且实际上，可以用作焊接结点内的加强件。
根据本发明的另一实施例的封装芯片(图16)包括具有与图15的突起类似的突起330的电介质结构，但没有上面参考图12-15所讨论的电介质柱207。这里再一次，每一端子344具有焊盘区域311。通过附着分离的金属元件而将导电柱313设置在焊盘区域上。可以通过引线键合来执行这种附着。在引线键合中，将精细的引线超声或热声地键合到诸如焊盘区域311的金属结构且然后用于形成柱。柱313执行的功能大体上与上面参考图14和15所讨论的柱213的相同。柱313与端子的下层焊盘区域311之间的附着不必特别坚固或抗疲劳。如以上所讨论的那样，将柱浸入在当将组件焊接结合到电路板或其它基板时所形成的焊料物质内。
可以与诸如上面参考图9-11所讨论的层元件101的层元件一起提供参考图12-16所讨论的具有柱的突起。
根据本发明的另一实施例的方法利用具有工作表面422的大体平坦的模具420(图17)以形成包括大体平坦的层元件401的电介质结构，所述层元件401具有通过与模具工作表面422接触形成的第一表面432，并且具有背对模具的第二表面434。最好参见图19中所示，与上面参考图12所讨论的柱形成区域205相比，模具420具有小的凹陷405。这些凹陷形成柱407，其所具有的尺寸可以与上面关于柱207所讨论的尺寸相比。柱407从层元件401的平坦的第一表面突出。最好参见图18中所示，大体平坦的层元件401具有间隙415。按照与晶片元件中的切割道的图案相应的图案来设置间隙415。最好参见图19中所示，层元件401还具有从第一表面432贯穿其延伸到第二表面434的开口403。可以按照上面关于开口103所讨论的任意一种方法来形成开口403和间隙415(图9-11)。
并且在该实施例中，通过将模具与晶片元件接合以便电介质结构的第二表面434面向晶片元件的正表面436，而将电介质结构施加到晶片元件438。这里再一次，开口403与晶片元件的触点440对准。除去模具之后，将电介质结构保留在适当的位置，在电介质层的第一表面432上形成端子444和连结带(图20)。并且在该实施例中，通过将金属沉积到电介质层的柱407上来形成导电金属柱。最好参见图21中所示，每一个端子444包括围绕柱413的焊盘区域411。这里再一次，将焊料掩模448施加在带上和电介质结构的第一表面上，使开口450与端子对准。最好参见图20中所示，柱413向上突出在焊料掩模之上以便焊料掩模不影响端子与测试夹具之间的接合。
这里再一次，沿着切割道切断晶片元件。由于间隙415(图18)与切割道对准，所以不必与晶片一起切割电介质结构。这简化了对晶片元件进行切割或“划片”的任务。间隙415还提供用于在将电介质结构组装到晶片元件期间使空气或其它捕获气体流出的附加通路。
可以通过以上面所讨论的方式将最终的封装芯片与测试夹具接合来对其进行测试。由于没有突起或突出物，例如以上所讨论的突起或突出物，所以电介质结构在朝向和远离芯片或晶片单元438的垂直方向上的柔顺性小于以上面所讨论的结构。然而，并且在该实施例中，可以挤压柱或以其它方式使其变形以提供与测试夹具的接触焊盘的良好接合。并且在该实施例中，可以将端子焊接结合到电路板或其它基板的接触焊盘。这里再一次，焊接结合包围在测试工序期间会被挤压或以其它方式变形的柱。柱不影响焊料物质与端子之间的强且大面积结合的制造。在参考图17-21所讨论的结构的变化中，可以上面参考图16所讨论的方式将柱引线键合到或以其它方式组装到端子的焊盘区域。
如于2005年12月27日提交的共同未决的共同转让的U.S.专利申请序列No.11/318815中所公开的那样，将其内容并入本文中作为参考，柔顺性突起可以包括气体填充的空间，并且这种空间可以连接到延伸到封装芯片外部的通气孔。如在图22中所看到的那样，可以将包括具有凹陷524的工作表面的模具520与具有突出物503的另一模具元件501一起使用以形成具有突起或突出物507的柔顺性层505，所述突起或突出物507在由模具元件501的突出物503所占据的区域中具有中空的空间。在所示的具体结构中，凹陷524和突出物503为细长的元件，以便将突起507形成为具有空腔509(图23)和与空腔509相通的通路513的细长结构。在除去模具元件501之后，如通过将模具520放置在其上具有柔顺性层505的正表面上，将柔顺性结构的第二表面532放置到晶片元件上。通路513延伸穿过晶片元件的切割平面。例如，在如图23所示的空腔509上的突起上形成端子544。当切割晶片元件时，在切割平面切割细长的突起507以便在封装芯片的边缘539形成通气孔511。通气孔511通过通路513与空腔509相通。如在上述共同未决的申请中所讨论的那样，可以使用其它方法来形成通气孔。其中具有空腔509的中空突起507提供高柔顺性的结构。通气孔保持空腔509内部的气压与结构外部盛行的大气压平衡。
在根据本发明的另一实施例的方法中，通过将可流动或可变形电介质材料603的料块603(图24)沉积到晶片607的正表面605上，来形成包括一组突起的柔顺性结构。通过由诸如氧化硅、氮化硅或诸如聚酰亚胺的聚合物电介质的材料形成的电介质钝化层609来限定所示实施例中的晶片的正表面。晶片具有通过钝化层中的开口611暴露于正表面605的触点613。触点连接到晶片的内部电子部件(未示出)。可以通过包括可流动电介质材料的丝网印刷在内的任何方便方法来沉积块603。在该工艺阶段，块通常在正表面605上具有不一致的高度。
在将块沉积在晶片上之后，使晶片达到相对于模具620的预选配置(图25)。该实施例中的模具620仅为具有平坦工作表面622的板，期望所述工作表面可以抵抗块603中的可流动电介质的润湿并抵抗电介质的粘合。例如，模具的工作表面可以是非常平滑的玻璃表面，具有诸如含氟聚合物的脱离剂的涂层。这里再一次，通过与模具的工作表面接触形成每一柔顺性材料块的第一表面632。将每一个块的第二表面634形成为与晶片表面接触。将块603至少部分固化以形成与上面参考图1-8所讨论的电介质结构的突起相似的一组突起630。这里再一次，突起都具有精确控制的高度H。在将突起至少部分固化之后，除去模具620，由此将所形成的电介质结构转移到晶片并且使包括突起630的电介质结构处在晶片的适当位置上。在除去模具之后，在电介质结构的第一表面上形成诸如端子644(图26)的金属特征。可以施加焊料掩模层(未示出)，并且可以切割晶片以与上面讨论相同的方式形成独立的单元。
在该工艺的变化中，模具620是不平坦的，但取而代之设置有与图12所示的柱形成区域207相似的柱形成区域，以便在各个突起630的第一表面上形成柱。在另一变化中，通过将可流动的电介质块施加到中间结构而不是晶片正表面来形成突起，并固化所述块以在中间结构与模具之间形成突起。使包括突起的电介质结构从模具和中间结构脱离并转移到晶片正表面。或者，可以使突起从模具脱离并与中间结构一起转移到晶片正表面。例如，中间结构可以是电介质层，并且当固化时突起可以永久地附着到该电介质层。
可以使用以上讨论的特征的许多变化和组合。在一个这样的变化中，通过将电介质结构从模具中除去且然后将电介质结构放置到晶片元件上，可以将例如作为粘合电介质结构的电介质结构从模具转移到晶片元件，所述粘合电介质结构包括诸如上面参考图9-11所述的层元件。选择地或附加地，可以将电介质结构从模具转移到中间载体上，其可以使电介质结构的各个元件相对于彼此保持在适当的位置上，且然后从中间结构转移到晶片元件。这种中间结构可以与具有作为例如如参考图1-8以及参考图12-15所讨论的绝缘突起的分离元件的电介质结构一起使用。在其它变化中，如通过在将电介质材料引入到模具中之前将模具放置到晶片元件上，可以将电介质结构模制在晶片元件上的适当位置上。在另一变化中，可以逐渐地模制电介质结构并且在对其进行模制的同时将其逐渐地转移。例如，可以将模具放置在晶片元件的一部分上，并且可以形成作为例如一个或几个突起的电介质结构的一部分并将其结合到晶片元件，在其上除去并重新设置模具以在晶片元件的另一部分上形成电介质结构的附加部分，例如附加的一个突起或多个突起。
在其它变化中，在将电介质结构转移到晶片元件之前，可以将诸如端子和导电带的导电特征施加到电介质结构。例如，可以在模具中提供金属层，以便在形成电介质结构时将金属层施加到电介质结构。在从模具中除去电介质结构之后，在将电介质结构转移到晶片元件之前或之后，可以蚀刻该金属层。或者，可以在模具中放置预先形成的金属元件。
在另一变化中，可以在不同于包括芯片和电介质结构的合成主体的主体上设置具有如参考图12-21所讨论的可变形柱的端子。例如，通过在与芯片上的触点整体形成的焊盘711上形成柱，可以在“裸露”芯片701上设置这种端子(图27)。在这种实施例中，期望柱向上突出超过芯片的正表面并超过设置在正表面上的任何钝化层705。在所示的实施例中，电介质或钝化层705具有与触点或焊盘711对准的孔707，并且柱穿过孔突出。这里再一次，可以使柱与测试夹具(未示出)接合。并且在该实施例中，使柱突出有助于与测试夹具的接合。在测试之后，可以将芯片701以“倒装片”的布置安装到电路板770(图28)，以便芯片的正表面面对电路板的表面。将焊料块设置在芯片的触点与电路板之间并将其回流以在芯片触点与电路板的接触焊盘772之间形成焊接结点。这里再一次，最终的焊接结点774覆盖焊盘711的整个范围，将柱713封装在焊接结点内。
由于在不脱离本发明的情况下，可以利用上述特征的这些和其它变化和组合，所以认为前面的优选实施例的详细描述为示例性的而非限制性的，本发明由权利要求书所限定。

Claims (16)

1.一种制造芯片组件的方法，包括：
(a)形成电介质结构以便通过模具的工作表面使所述电介质结构的第一表面成形；
(b)将所述电介质结构转移到包括一个或多个芯片区的晶片元件的表面上，以便所述电介质结构的第一表面背对所述晶片元件，而所述电介质结构的第二表面面向所述晶片元件；
(c)在所述电介质结构的所述第一表面上设置端子；以及
(d)将所述端子电连接到所述晶片元件的触点；
其中：
形成步骤包括使所述电介质结构具有多个间隔的背离所述第二表面突出的突起以及所述突起之间的间隙，至少一些所述突起是远离所述电介质结构的其它部分的绝缘突起；
设置端子的步骤包括在所述突起上设置至少一些所述端子；并且
该方法还包括在形成步骤与转移步骤之间使所述绝缘突起保持在相对于所述电介质结构的所述其它部分的适当位置处。
2.如权利要求1所述的方法，其中所述电介质结构仅由所述绝缘突起构成。
3.如权利要求1所述的方法，其中执行所述形成步骤以便在远离所述第一表面的所述电介质结构中形成空腔，并且执行所述设置端子的步骤以便设置至少一些与所述空腔对准的所述端子。
4.如权利要求3所述的方法，还包括设置打开到所述芯片组件外部的通气孔的步骤，所述通气孔与至少一些所述空腔相通。
5.如权利要求1所述的方法，其中设置端子的步骤包括：在所述模具的工作表面上设置金属层，以便在形成步骤期间将金属层设置在所述电介质结构的所述第一表面与所述模具之间并在转移步骤期间将所述金属层与所述电介质结构一起转移。
6.如权利要求1所述的方法，其中设置端子的步骤包括在转移步骤之后在所述电介质结构的所述第一表面上沉积金属层。
7.如权利要求6所述的方法，其中沉积金属层的步骤包括将部分所述金属层沉积在所述晶片的正表面上和暴露于所述正表面的所述晶片元件的触点上并对所述金属层进行构图以便所述金属层包括多个分离的金属元件，每一个所述金属元件包括所述电介质结构上的端子和将该端子连接到所述晶片元件的触点的迹线。
8.如权利要求7所述的方法，其中沉积所述金属层的步骤包括形成基本上连续的层，并且构图步骤包括细分连续层以形成所述分离的金属元件。
9.如权利要求7所述的方法，其中沉积所述金属层的步骤包括选择性沉积金属以形成彼此分离的金属元件。
10.如权利要求1所述的方法，其中转移步骤包括：在形成步骤之后将在其上具有所述电介质结构的模具放置在所述晶片元件的正表面上，将所述电介质结构的所述第二表面结合到所述晶片元件的所述正表面，并且然后除去所述模具。
11.如权利要求10所述的方法，其中所述模具和所述晶片元件具有基本上相等的热膨胀系数。
12.如权利要求1所述的方法，其中所述形成步骤包括将未固化的、可流动的电介质材料沉积到所述工作表面上，并且然后固化所述电介质材料。
13.如权利要求12所述的方法，其中所述工作表面包括多个凹陷和所述凹陷之间的台区域，所述形成步骤还包括在所述固化步骤完成之前从所述台区域中除去电介质材料。
14.如权利要求12所述的方法，其中所述固化步骤包括将所述未固化的电介质材料选择性地暴露于辐射能量下以便所述电介质材料的一部分保持未被固化，所述形成步骤还包括除去所述电介质材料的未固化部分。
15.如权利要求1所述的方法，其中所述形成步骤包括形成延伸穿过所述电介质结构的通气口。
16.如权利要求1所述的方法，其中所述晶片元件包括多个芯片区，该方法还包括在所述转移步骤之后切割所述晶片和所述电介质结构以形成多个单元的步骤，每一个所述单元包括一个或多个所述芯片区以及所述电介质结构的一部分。
CN200680049384XA 2005-12-27 2006-12-26 具有柔顺性端子安装装置的微电子元件及其制造方法 Expired - Fee Related CN101346812B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/318,846 2005-12-27
US11/318,846 US7534652B2 (en) 2005-12-27 2005-12-27 Microelectronic elements with compliant terminal mountings and methods for making the same
PCT/US2006/049202 WO2007076099A2 (en) 2005-12-27 2006-12-26 Microelectronic elements with compliant terminal mountings and methods for making the same

Publications (2)

Publication Number Publication Date
CN101346812A CN101346812A (zh) 2009-01-14
CN101346812B true CN101346812B (zh) 2012-05-09

Family

ID=38192647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680049384XA Expired - Fee Related CN101346812B (zh) 2005-12-27 2006-12-26 具有柔顺性端子安装装置的微电子元件及其制造方法

Country Status (5)

Country Link
US (1) US7534652B2 (zh)
JP (1) JP5695294B2 (zh)
KR (1) KR101411482B1 (zh)
CN (1) CN101346812B (zh)
WO (1) WO2007076099A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
US8710680B2 (en) * 2010-03-26 2014-04-29 Shu-Ming Chang Electronic device package and fabrication method thereof
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
US8643196B2 (en) 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
US9589815B2 (en) 2012-11-08 2017-03-07 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor IC packaging methods and structures
CN102931158B (zh) * 2012-11-08 2015-12-09 南通富士通微电子股份有限公司 芯片封装结构
US10468363B2 (en) * 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
KR101802378B1 (ko) * 2016-06-30 2017-11-29 한국생산기술연구원 솔더범프 제조용 지그, 플립칩 접합방법 및 이에 의하여 형성된 플립칩
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10103114B2 (en) * 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10529788B2 (en) * 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
US11410875B2 (en) * 2018-12-19 2022-08-09 Texas Instruments Incorporated Fan-out electronic device
KR20220041430A (ko) 2020-09-25 2022-04-01 삼성전자주식회사 Ubm층을 가지는 팬 아웃 반도체 패키지
CN113370691A (zh) * 2021-06-11 2021-09-10 深圳市华仁三和科技有限公司 一种micro-LED显示器显示单元的阻光结构制作工艺及阻光结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6444489B1 (en) * 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5810609A (en) * 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
KR100577131B1 (ko) * 1997-05-15 2006-05-10 폼팩터, 인크. 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
DE10059178C2 (de) * 2000-11-29 2002-11-07 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
JP3642414B2 (ja) * 2001-02-08 2005-04-27 シャープ株式会社 半導体装置およびその製造方法
JP2003077949A (ja) * 2001-09-04 2003-03-14 Sharp Corp 半導体装置の外部接続電極形成方法およびこれに用いられる板状治具
JP2003124393A (ja) * 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
JP4288954B2 (ja) * 2003-02-06 2009-07-01 ソニー株式会社 欠陥検出回路及び欠陥検出方法
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
WO2005065207A2 (en) * 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US7453139B2 (en) * 2005-12-27 2008-11-18 Tessera, Inc. Compliant terminal mountings with vented spaces and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6444489B1 (en) * 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate

Also Published As

Publication number Publication date
JP2009521818A (ja) 2009-06-04
WO2007076099A3 (en) 2007-08-23
US20070145550A1 (en) 2007-06-28
CN101346812A (zh) 2009-01-14
US7534652B2 (en) 2009-05-19
KR101411482B1 (ko) 2014-06-24
JP5695294B2 (ja) 2015-04-01
WO2007076099A2 (en) 2007-07-05
KR20080091163A (ko) 2008-10-09

Similar Documents

Publication Publication Date Title
CN101346812B (zh) 具有柔顺性端子安装装置的微电子元件及其制造方法
US5633535A (en) Spacing control in electronic device assemblies
KR101237172B1 (ko) 범프-온-리드 플립 칩 인터커넥션
US6900079B2 (en) Method for fabricating a chip scale package using wafer level processing
US6309915B1 (en) Semiconductor chip package with expander ring and method of making same
KR100918745B1 (ko) 반도체 장치 및 그 제조 방법
CN100382260C (zh) 半导体封装件的制造方法
US7598117B2 (en) Method for manufacturing semiconductor module using interconnection structure
US5216806A (en) Method of forming a chip package and package interconnects
US9698072B2 (en) Low-stress dual underfill packaging
JP2719490B2 (ja) 電子部品の異方性導電部材による接続方法
CN103109367A (zh) 可堆叠的模塑微电子封装
JPH08330460A (ja) 電子デバイス用気密封止方法及びその構造
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JP2007516602A (ja) 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
JP2001326236A (ja) 半導体装置の製造方法
US20070246511A1 (en) Conductive bonding material fill techniques
JPH09214121A (ja) ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法
KR100363361B1 (ko) 기판과 반도체칩의 접속구조 및 그 제조방법
US20020105792A1 (en) Wave strip injection form
KR20080083024A (ko) 통기 공간을 갖는 컴플라이언트 단자 탑재부 및 그 제조방법
JPH10163261A (ja) 電子部品搭載用配線基板の製造方法
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法
US20210151402A1 (en) Combination polyimide decal with a rigid mold
JP2002164386A (ja) Ｉｃ実装用基板とその製造方法及びｉｃ実装用基板へのｉｃ実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20201226