CN1110845C - 芯片组件及其制造方法和设备以及微电子元件制造方法 - Google Patents

芯片组件及其制造方法和设备以及微电子元件制造方法 Download PDF

Info

Publication number
CN1110845C
CN1110845C CN96197128A CN96197128A CN1110845C CN 1110845 C CN1110845 C CN 1110845C CN 96197128 A CN96197128 A CN 96197128A CN 96197128 A CN96197128 A CN 96197128A CN 1110845 C CN1110845 C CN 1110845C
Authority
CN
China
Prior art keywords
chip
dielectric sheet
step
dielectric
array
Prior art date
Application number
CN96197128A
Other languages
English (en)
Other versions
CN1197544A (zh
Inventor
T·法拉西
T·H·迪斯特费诺
J·W·史密斯
Original Assignee
德塞拉股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US08/532,528 priority Critical patent/US5798286A/en
Application filed by 德塞拉股份有限公司 filed Critical 德塞拉股份有限公司
Publication of CN1197544A publication Critical patent/CN1197544A/zh
Application granted granted Critical
Publication of CN1110845C publication Critical patent/CN1110845C/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965Means for transporting the components to be connected
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

多个分开的半导体芯片(58),每块都具有一触点支承表面(59)和在这个表面上的触点(64),芯片以阵列的形式设置,这样触点支承表面面向所形成的阵列第一表面。一具有端子(34)的柔性电介质片(30)叠加在半导体芯片的第一或触点支承表面上。细长的引线(40)设置在电介质元件和半导体芯片间。每条引线具有一与电介质元件上的端子连接的第一端(42),和一与阵列中一半导体芯片上的触点连接的第二端(44)。通过相互移动电介质元件和阵列,使所有引线的第一端都同时相对于所述第二端发生移动,形成引线。当形成步骤后,再划分电介质元件,以便留下一与每块芯片连接的电介质元件的一部分,从而形成一单独的单元,每个单元包括一块或少量芯片。

Description

芯片组件及其制造方法和设备以及微电子元件制造方法

技术领域

本发明涉及与用于诸如半导体芯片等微电子元件的安装、连接装置和技术。

背景技术

复杂的微电子装置,诸如现代半导体芯片需要很多与其他电子元件连接的接线。例如,一复杂的微处理器芯片可能需要数百个与外部设备连接的接线。

通常可用如下三种方法中的一种方法,将半导体芯片连接到安装在衬底上的导电轨迹上:引线接合、引带自动(automated)接合以及倒装接合。在引线接合中,半导体芯片被定位在一衬底上,并且芯片的一底部或背面靠在衬底上而芯片的触点支承前或上表面面朝上、远离衬底。在半导体芯片上的触点与衬底上的导电基座间连接单独的黄金或铝线。在引带自动接合中,将一其上有预制引线阵列的柔性电介质带设置在半导体芯片和衬底上方,单条引线与芯片上的触点结合,并与衬底上的导电基座结合。在引线接合和传统的引带自动接合中,衬底上的导电基座都被设置在半导体芯片覆盖区域的外侧,这样电线或引线从芯片呈扇形扩展到周围的导电基座上。整个组件覆盖的面积明显地大于芯片覆盖的面积。这使得整个组件实际大于由其他方法制成的组件。因为一微电子组件的工作速度是与它的尺寸成反比的,所以这是一个很严重的缺点。另外,引线接合和引带自动接合方法对于具有沿着芯片周边呈行列状延伸设置触点的半导体芯片是最切实可行的。它们通常并不适用于具有以所谓面积阵列(即栅格样式覆盖芯片前表面的所有部分或大部分)设置触点的芯片。

在倒装安装技术中,半导体芯片的触点支承表面朝向衬底。当通过衬底上的定位焊球或半导体芯片的触点,前面朝下地定向、并熔化或软熔焊剂,来并列布置带有衬底的芯片时,半导体芯片上的每个触点通过焊接结合与衬底上的一相应载流基座结合。倒装技术产生了一紧凑的组件,它占衬底的面积不大于芯片本身的面积。但是倒装组件的明显缺陷是热应力。在半导体芯片上的触点和衬底上载流基座间的焊接接合基本上是刚性的。芯片和衬底由于操作中的热膨胀和收缩而引起的尺寸的变化在这些刚性结合中引起了相当大的应力。另外,在固定到衬底上以前很难检测半导体芯片,因此很难在组装完毕后能够保持要求质量的发送电平,组件中包括多个半导体芯片时尤其如此。

已经尝试用许多努力来解决上述问题。在已转让的美国专利5,148,265和5,148,266中已揭示了一些有用的解决方案。在这些专利所揭示的结构较佳实施例含有被称作“插入器”或“芯片载体”的柔性片状结构。较佳的芯片载体具有多个设置在柔性片状顶导以上的端子。在使用中,插入器设置在芯片的前或触点支承表面上,端子面朝上,远离芯片。然后将端子与芯片的触点连接。最可取的是,通过将预制在插入器上的引线与半导体芯片上的触点结合,来实现这个连接。然后,当通过将芯片载体上的端子与衬底结合时,将完成的组件与衬底连接。因为引线和芯片载体的电介质层是柔性的,所以芯片载体上的端子可相对于半导体芯片上的触点移动,而不会对引线和半导体芯片上的触点间的结合或芯片载体上的端子和衬底间的结合施加明显的应力。因此,组件可以补偿热效应。另外,组件最好包括一设置在芯片端子和半导体芯片表面间的贴合层,例如包括在芯片载体内,并设置在芯片载体电介质层和半导体芯片间的的一弹性层。这种贴合结构允许单个端子独立地朝着芯片移动。这使得组件和一定型测试架间能有效接合。因此,一包括多个电触点的定型测试架可与组件内的所有端子接合,而不管端子高度的微小变化。可在与衬底结合前测试各部件,这样向衬底组装操作提供一已知的测试过的合格部分。这样就提供了很大的经济和质量优势。

在本申请优先权日以后公开的已转让的美国专利5,455,390中,说明另一改进。’390专利中较佳实施例中的元件使用一具有上下表面的柔性电介质顶片。在电介质顶片上安装多个端子。一支撑层设置在电介质顶片的下方,支撑层具有一远离电介质顶片的底面。多个导电的细长引线与电介质顶片上的端子连接,并且从端子开始基本并排地向下延伸穿过支撑层。在支撑层的下表面上,每条引线具有一下端。引线的下端具有导电结合材料,例如易熔结合材料。支撑层围绕并支撑引线。

通过并列布置支撑层的下表面和半导体芯片的触点支承表面,可将这种类型的元件与诸如半导体芯片或晶片之类的微电子元件连接,使得引线的下端与芯片上的触点接合,然后将组件升高到一定的温度和压力状态。引线的所有下端与半导体芯片上的触点基本同时结合。被结合的引线将电介质顶片的端子与半导体芯片的触点连接。支撑层最好是由一相对低模数的柔性材料制成或者在使用这种柔性材料完成结合步骤后可再移去或替换的。在这个已完成的组件中,较为柔软的电介质顶片上的端子最好可相对于半导体芯片上的触点移动,以便测试和补偿热效应。不过,’390专利中的元件和方法还有其他的优点,包括在一单独类似层压加工步骤中完成所有芯片或其他元件的结合的能力在内。在使用具有以面积阵列设置的触点的半导体芯片或其他微电子元件时,’390专利中的元件和方法具有特别的优越性。

在同样也是在本申请的优先权日后公开的美国专利5,518,964(第’964专利)中,揭示了又一种改进。在本说明书中结合’964专利揭示的内容。’964专利中的较佳实施例包括如下的步骤:提供一电介质连接元件或第一元件,它具有一带有许多端子的第一表面以及相应的沿第一表面延伸的细长的柔性引线,每根引线具有一与第一元件上的一个端子固定的末端以及一在与第一表面平行的水平方面上偏离端子末端的尖端。较理想的是所有引线的尖端都固定到一被连接的第二元件上的一个触点上。较佳的方法还包括如下的步骤:通过相对于端子末端、从而相对于第一元件移动引线的所有尖端而使尖端被弯离第一元件,来同时形成所有的引线。较理想的相对它们的端子末端移动相应引线尖端的步骤包括:相对第一元件移动第二元件。较理想的是,第一和第二元件沿垂直方向相互离开,并且可以也沿水平方向平行地移动元件的相关表面,以使每条引线的尖端水平方向朝着引线自身末端且在垂直方向离开末端弯曲。净效应使导线朝着形成位置变形,在这个位置,引线基本上向下垂直延伸,离开第一元件。根据本发明这个方面的方法可以包括如下的步骤:在引线形成步骤完成后,围绕着引线注入一可流动的理想的柔性电介质材料,然后将可流动材料固化,形成一围绕着引线的电介质支撑层。

根据’964专利较佳实施例的方法,一个元件是其上具有端子结构的柔性电介质顶片,另一元件包括一块或多块半导体芯片。因此产生的组件包括上电介质顶片,它具有通过垂直延伸的弯曲的柔性引线与一块或多块半导体芯片的已联接触点连结的端子结构,由于电介质支撑层,电介质顶片被一块或多块半导体芯片隔开。端子结构可与一诸如电路板之类的底板连接,从而将电流连通到一块或多块半导体芯片的触点上。电介质顶片上的每个端子结构可沿着平行芯片的水平方向相对于半导体内的触点移动,以吸收芯片和底板间不同的热膨胀,并且沿着垂直方向离开电介质顶片移动,以便于测定和组装。在这些方面,制成的组件具有类似于根据前述美国专利5,148,265和5,148,266中较佳组件所具有的优点。

在’964专利的较佳过程中,一元件可以是一多芯片单元,诸如一包含多块其上具有触点的半导体芯片的晶片,而另一元件可以是穿过多块这些半导体芯片的一电介质片,这样电介质片包括多个区域,每一个这种区域相应于其一块芯片。在这种结构布局中,将引线尖端固定到第二元件(在这种情况下为一半导体芯片)上的固定步骤,最好包括将多个这种区域内的引线尖端的结合步骤,且最好是同时将所有这些区域内引线的尖端与半导体芯片上的触点或电介质顶片上的端子结构结合,以便每个区域与一芯片结合。这种方法还包括在移动步骤中或以后,在具有半导体芯片的晶片和电介质顶片间注入一可流动电介质材料,以及使该电介质固化的材料,以形成一柔性电介质支撑层,随后将芯片从多芯片元件或晶片上切割下来,并将各区域从电介质片上切割下来,以形成各单独的单元,每个单元包括一芯片和与之相联的电介质片部分。

将引线尖端固定到第二元件上的步骤最好包括如下的步骤:当引线处于它们最初的未变形位置时,将引线的尖端与一块或多块半导体芯片上的触点或电介质顶片的端子结构结合。因此所有的尖端都同时与芯片触点或电介质顶片上的端子结构结合。单一个同时进行的结合操作可以结合数千条引线。因为与触点结合时,引线处于它们最初未变形的位置,所以引线尖端的位置也可以这个阶段进行控制。这便于引线尖端与电介质顶片上的端子结构或半导体芯片上触点的对准。

‘964专利揭示了某些过程,即多芯片单元包含分开的芯片组件,诸如已先从晶片上切割下来安装到一共同支撑件上的芯片。

基于以上现有技术的水平,需要有一改进的方法和装置,用来组合多个独立且分开的、并具有一与之相连元件的半导体芯片,并需要一支撑或夹持衬底,以形成一机构晶片阵列,它被连接成使半导体芯片和元件可被测试,然后该机械形成的晶片阵列可被切割成半导体芯片单元或切割成具有一个以上半导体芯片的组件。

本发明的揭示本发明的一个目的在于提供一种改进的方法和装置,用来组合多个独立且分开的、并具有一与之相连元件的半导体芯片。

本发明的另一目的在于提供一支撑或夹持元件,以形成一半导体芯片阵列。

本发明的另一目的在于提供一种包括多个半导体芯片和元件的组件,它允许对芯片和元件进行测试。

本发明的另一目的在于提供一种可被切割成独立单元的半导体芯片和元件的组件。

本发明的另一目的在于提供一种制造微电子元件的改进方法。

其它的目的和优点将在下面的描述后变得清楚。

本发明的一个方面是提供一种一种制造多块半导体芯片组件的方法,它具有如下的步骤:提供一个阵列,包括多个分开的半导体芯片,每个芯片具有一触点支承表面以及在这个表面上的触点,所述芯片的触点支承表面朝着同一方向,并构成这个阵列的一第一表面,一电介质片元件叠加在阵列的第一表面上,并且多条细长的引线设置在所述芯片阵列和所述电介质片元件间,每条所述引线具有一与所述电介质片元件固定的第一端和一与所述阵列中芯片固定的第二端;以及通过一预先选定的位移,相互移动所述电介质片元件和所述阵列,使所有所述引线的所述第一端,通过所述预先选定的位移,同时相对于所述第二端发生移动,形成引线。

本发明最可取的方法包括,在形成引线步骤后划分电介质片、以便留下一被连到一半导体芯片或少量芯片的电介质顶片的分开的区域,从而形成单独的单元,每个单元包括一半导体芯片,或少量半导体芯片与之相连的电介质顶片的一区域。

在阵列中设置芯片的步骤可以包括如下的步骤:将单个的半导体芯片可拆卸地安装或放置于支撑或夹持元件上,使得每块芯片的第一或支承接触表面背向夹持元件。通过将整个电介质片与支撑或夹持元件对准,使电介质顶片与这个预制的阵列对准,从而每个电介质顶片或连接元件的每个区域与一个半导体芯片对准,通过引向已对准半导体芯片触点上的引线来连接电介质顶片的每个区域上的端子。

另外,可以通过将单个芯片结合到电介质片各区域上来形成芯片的阵列。每块芯片可独立地与电介质片上相连的区域对准,并可与这个区域内的引线结合。当所有的芯片与电介质片结合后,芯片可与夹持元件接合。

本发明这个方面的较佳方法提供了多个优点。因为使用了单独分开的芯片,所以可以预先测试芯片,并可将不合格的芯片从加工过程中剔除。另外,可以通过预先测试电介质片来确定不合格的电介质片的区域。原本应正常地与这些区域相连的芯片可以省略掉。形成的晶片阵列的尺寸可以大于也可以小于一单个晶片的尺寸。另外芯片间的间隔可比晶片内提供的间隔大。这减缓了在结合和切割步骤中所产生的问题。另外,在芯片上的触点可以准确地与上层薄片上的端子对准。即使在芯片上的触点间距小、靠得很近处,这种准确的对准也允许采用这种加工工艺过程。

本发明的另一方面提供了半导体芯片阵列,它包括一夹持元件和多块分开的芯片,每块芯片具有一带电触点的触点支承表面。芯片固定在夹持元件上的阵列内,这样触点支承表面朝上离开夹持元件,从而形成阵列的一第一表面,而触点暴露在第一表面上。半导体芯片设置在夹持元件上的预先选定位置上,使得芯片上的触点相互都设置在预先选定的位置上。根据本发明这些方面形成的半导体芯片阵列可用于前述的加工工艺过程。

本发明还提供了一种芯片组件,它包括多块隔开的、各具有一前表面的芯片以及一夹持元件,该夹持元件支撑芯片,使得前表面基本在同一平面上,每个芯片具有多个与前表面结合的边缘以及相邻于边缘在前表面上的触点排,夹持元件支撑芯片而使至少有一些边缘相互间隔一定距离,前表面朝上地离开夹持元件,触点暴露在前表面上。

因此,相邻芯片之间可以有较大间隔,这可以简化结合操作以及随后的切割操作。而且,在形成组件过程中所使用的芯片可以用标准芯片测试技术单独进行预先测试,从而可将坏的芯片从加工过程中剔除掉。在加工之前,可以对装配有芯片的一个片进行检验和/或测试。如果在该片上的任何区域发现问题,便可以去掉该芯片。

本发明的又一方面提供一用于将半导体芯片固定到一电介质片上的设备。根据本发明这个方面的设备最好包括多个芯片侧元件,每个所述芯片侧元件包括用来夹持多个芯片的装置以及多个电介质片侧元件,每个所述电介质片侧元件包括:用来夹持一电介质片的装置。较可取的是,设备还包括用来将所述电介质片侧和芯片侧元件相互固定形成一支架的装置,每个所述支架包括一芯片侧和一电介质侧元件。一移动装置包括用来通过一预先选定的运动来相互移动一支架的电介质侧和芯片侧元件,从而使由芯片侧元件携带的芯片和由电介质侧元件携带的电介质片相互移动。这个设备最好还包括将支架连续提供至所述移动装置,所述芯片和电介质片位于其中,并且通过在所述芯片和所述电介质片间延伸的引线将所述芯片和所述电介质片相互连接。因此,一旦所述移动装置内发生所述移动,导线将变形。

设备还可以包括用来在每个支架内携带的芯片和电介质片间注入一可固化材料的装置以及一用来夹持多个支架的贮存元件。因此,当注入和固化后可以夹持多个电介质片和芯片组件,而其他的电介质片和芯片组件在移动装置内被加工处理。贮存元件可包括一加热贮存区域。

用于供料的装置可以包括用来接受多个分开的半导体芯片的芯片固定装置,将所述芯片固定到一由一所述电介质片侧元件夹持的电介质片上,并与芯片或电介质片携带的导线结合,从而连接芯片和电介质片间的导线。用于供料的装置还可包括用来使一个所述芯片侧元件与固定在一电介质片上的芯片接合的装置。该芯片固定装置可包括一用来暂时夹持一芯片的卡盘;一用来加热卡盘、从而加热芯片的加热器;用来相对一电介质片移动卡盘,以便使一由所述卡盘夹持的芯片与电介质片对准的装置;以及用来将卡盘推向电介质片、从而推进芯片与电介质片接合的装置。

本发明这个方面的较佳装置提供了多个优点。支架可以包括定位元件,用以确保支架内的各元件不会相互水平移动。芯片可早已连接于引线,一选择板可以与诸芯片接合而形成该支架。在较佳实施例中,不需要使该选择板与芯片精确对准。芯片侧元件可以用一卡盘来定位,不需要进行单个芯片的对准。

本发明的还一方面提供一种制造一微电子元件的方法,它包括如下的步骤:提供一微电子元件,它具有触点支承表面以及在这表面上的触点;一电介质片元件叠加在触点支承表面上,并且多条细长的引线设置在所述微电子元件和所述电介质片元件之间,每条所述引线具有一与所述电介质片元件固定的第一端,以及一与所述微电子元件固定的第二端;以及在压力作用下,在所述微电子元件和所述电介质片元件间引入一液体密封剂,使得液体密封剂推动所述电介质元件向上运动离开所述微电子元件,从而同时所有所述引线的所述第一端相对于所述引线的第二端发生移动,使引线变形。

通过下面参考附图对较佳实施例的详细说明,能够更加容易地理解本发明这些以及其他的目的,特点和优点。

附图简介图1是本发明一实施例加工工艺过程的工艺流程图;图2是说明在图1工艺过程中所用的某些设备的立体示意图;图3A是在图2工艺过程中所用元件的局部放大平面图;图3B是一与图3A相似的视图,但说明的是一不同的元件;图4是一与图3A相似的视图,但说明的是与图3A中元件一起使用的一附加元件;图5、6和7说明在工艺过程的进一步各阶段中、图1至4中的元件局部的、示意截面图;图8是说明本发明实施例加工工艺过程的一工艺流程图;图9是说明图8工艺过程中所用装置的一示意图;图10是说明图8和图9工艺过程中所用的其它元件的一分解图;图11是在工艺过程的一阶段中的、图8至10工艺过程中所用的某些元件的一局部截面图;图12是说明本发明另一实施例工艺过程所用的元件的一示意立体图;图13是说明本发明又一实施例工艺过程所用的元件的一示意截面图;图14是说明本发明再一实施例元件的示意立体图;图15是说明在工艺过程的后阶段、图14中元件与其它元件结合时的一示意截面图。

实现本发明的方式本发明一实施例的一个过程从一电介质片元件30(图2、4和5)开始,该电介质片具有一带导电层的上表面32,并且还具有多个设置在电介质片30上表面上、但与导电层32绝缘的端子34。每个端子具有一延伸穿过电介质片30到达电介质片底部表面33的导电通路套管(liner)36。一引线40与每个通路套管36连接,因此也与每个端子34连接。每条引线的末端42永久地与通路套管结合,并且通过通路套管和端子与电介质片固定,而每条引线远离端子的尖端44通过一小型的弱结合固定元件或按钮46可拆卸地固定在电介质片30上。每条引线在它的末端还具有一可热启动的结合材料48。最好如图4中所见,使每条引线40在末端42和它的尖端44间在水平方向弯曲,并与电介质片30的表面平行。

这些引线的结构和构造基本上可以与前述’964专利中示出和说明的相同。可以通过在电介质片30的底部表面设置一层铜或其他易于腐蚀的金属,并以引线的形式在铜层上沉积黄金或其他基本抗腐蚀的柔性金属,来构成这种性质的引线。在每条被涂敷的引线的末端上有一相对大直径的圆形元件,并在尖端上具有一较小直径的圆形端部元件,这些端部间的引线宽度小于任何一个圆形元件的直径。一旦暴露在腐蚀溶液中,腐蚀溶液在那些未覆盖引线和环圆形端部片的区域腐蚀铜层。腐蚀溶液也在引线下方切去下部,使每条引线与电介质片脱离。尖端的圆形端片保护下层的一部分,从而形成按钮46,并且末端上相应的圆形端片保护在末端和通路套管36间形成连接的一部分铜层。结合材料48可以是一扩散结合或是一易熔结合材料,诸如锡、硅、锗或者它们的组合,也可以在腐蚀步骤前或腐蚀后进行电镀涂敷。

将电介质片30上的引线布置在多个区域50内。在每个区域50内,以一规则的栅格形布置引线,这样以行和列的形式将每个区域50内的引线尖端44布置在即将与电介质片组装的芯片触点间隔相对应的间隔处。再依次按一定间隔、以规则的形状将区域50布置在电介质片上,这个间隔被称作布置于其间的划线地带52。典型地是,在每个区域内的相邻引线间的间距或距离大约小于1.5毫米,较可取地是,大约1.0毫米或更小。也可以使用小于0.5毫米的间距。在本加工工艺过程的第一阶段,电介质片30被伸展拉紧,随后通过高温粘合结合到一框架54上。较理想的是,制成框架54材料的热膨胀系数基本与本工艺过程中使用的芯片热膨胀系数相等,诸如钼。首先电介质片30可以将其边缘(未示)结合到一大于框架54的外框架(未示)上,而被伸展拉紧,同时电介质片和外部框架处于一第一固化温度。在这个初步结合步骤后,将带有电介质片的外部框架加热到一升高的第二固化温度,最好是170℃左右,并且在这个升高的温度上保持充足的时间以使电介质片和外部框架能够达到热平衡。外部框架的热膨胀系数基本上大于电介质片的热膨胀系数,因此可在加热过程中在较大张力下设置电介质片。例如,外部框架可由铝或其他具有高膨胀系数的金属制成。框架54也可被加热到相同的升高温度。当电介质片、外部框架和框架54都处于升高温度时,使用一高温粘合剂,诸如Dow Corning Q36611(该产品由美国Dow Corning Corporation生产,它具有快速热固性和中等流动性,无腐蚀性,详细资料可查询http://www.dowcorning.com),将框架54结合到电介质片上。然后可通过切割将外部框架移走。因为框架54的膨胀系数小于外框架的膨胀系数,所以当冷却电介质片和框架时,电介质片仍能保持张力。虽然图中所示的框架是长方形的,但也可以使用其他形状的框架。对于本工艺过程来说,间距大约小于0.5毫米的圆形框架也是较可取的。虽然本发明不被任何操作理论所限制,但我们认为,圆形框架将对电介质片产生更统一的张力。外部框架也可以是圆形的。

在一独立的操作中,多个单独、分开的半导体芯片58组装到一固定元件或下模板60上。一拾取和放置装置65用于实现这个目的。装置65可以是普通传统结构,包括一臂67;一卡盘66;以及概括地表示为68的启动器,它用来在一定范围内移动臂和卡盘,将芯片引入传输器70和下模板60。装置65还包括一自动操作的视觉系统76,用于当卡盘66夹住芯片时探测每块芯片的真实位置,同时还用于探测下模板上基准标志72的位置。启动器68对从自动操作的视觉系统76传出的信号发生反应。因此,拾取和放置装置将每片芯片58放置在下模板60上的适当位置上,并且与下模板基准标志72准确地定向对准。芯片呈阵列布置,并基本是长方形的,所有芯片的触点支承面或前表面59基本上在同一平面上并且面朝上离开下模板60。芯片设置在相互间隔一定距离的位置上,它们中间有沟槽空间62。每块芯片在组装到下模板上前,都在它的后表面涂上一层粘合剂,从而在放置到模板60上时能保持原有的位置。在本实施例的一个变型中,可以在下模板上设置一真空空间和孔,这样可以通过真空取代粘合剂,将每块芯片固定接合在下模板上;这种结构与下面参考附图8至11所讨论的选择板组件相似。下模板60还具有朝着它上表面开口的孔口61,通过通道使这些孔口与模板边缘的开口63连接。孔口61布置在未被芯片58占据的区域,诸如位于芯片和模板边缘间的沟槽空间。

每块芯片58具有以规则栅格形式布置在芯片前表面59上的触点64。触点在每块芯片上的阵列与电介质片每个区域50内的引线尖端区域44(图4)的阵列对应。触点在每块芯片上的阵列可以是如图3A所示的一区域阵列,在每块芯片的前表面59上基本上有规则地间隔分配触点。另外,触点的阵列可以仅包括沿着每块芯片边缘触点64’的各行(图3B)。在任何一种情况下,触点的典型阵列包括相邻于每块芯片每个拐角的至少一个触点64a或64a’。沟槽空间62和62’在这些相邻芯片的拐角间提供了大量的空间。芯片间的沟槽空间62对应于电介质片30上区域50间的划线地带52。较可取的是,每个沟槽空间62的宽度至少等于同一块芯片相邻触点间的间隔。每个沟槽空间至少可以是1毫米左右,最好是1.5毫米左右。沟槽空间基本上可以比形成晶片时留在相邻芯片间的锯齿形通道或空白空间宽。通常都把这些空间制造地尽量窄,使得制造晶片时能将尽可能多的芯片容纳在一给定尺寸的晶片上。通过这些相邻芯片间的狭窄空间,在芯片拐角处的触点64a将相互非常紧密地聚集在一起。这种紧密地布置将妨碍下面所讨论的引线结合操作。

在工艺过程的下一个阶段80中,使用一对准固定物78以及一由机械视觉照相机84和一控制系统86控制的启动系统82,来将框架54对准下模板60。机械视觉系统探测在电介质片30上的基准标志88,以及在下模板60上的基准标志72,并且控制启动器82,平行于电介质片和芯片58的表面、沿水平方向移动框架54和电介质片30。控制这种移动使基准标志对准。一旦实现这种对准,电介质片30的每个区域50就都与相应的芯片58对准,且每条引线的尖端44与芯片上相应的触点64也对准。具有一与电介质片30对齐的、透明(较可取的是石英)中央部分92的一临时上模板90与电介质片30接合,且与下模板接合。对准销钉93(如图2中所示)与上模板边缘上的孔配合,以便固定上模板,防止它相对于下模板和框架作水平移动。上模板支撑在电介质片上,以便将之固定;以防其相对于芯片移动。将整个组件,也被称作支架,传送到一热结合压力机处(图中未示),这个压力机具有一对位于加热附件或加热室内的相对的加热压板。

在加热结合步骤96(图1)中,上模板90向下压在电介质片30的上表面上(图5和图6)。上模板的中央部分92使得电介质片向下压在芯片58的前表面上,并且使每条引线的尖端44与相应的芯片触点64接合。支架被夹持在热结合压力机内,直至组件的温度到达启动结合材料48所需的温度。结合材料与引线40的黄金熔合,从而形成一暂时的液相。该液相进一步与芯片触点64结合。当附加的黄金扩散到结合材料中时,该复合材料的固结温度上升,且该结合材料凝固,在每条引线的尖端和触点64间形成一固体结合98(图6)。在所有的操作过程中,引线的尖端始终保持与电介质片30固定,从而保持在电介质片的适当位置上。在这种结合操作的一种变型中,可在压力下,在上模板90和电介质片上表面间引入一诸如空气之类的气体,以便迫使电介质片向下与芯片接合。

在接下来的阶段100中,将支架从热结合压力机中移走,并且结合上模板90被一由铝之类的金属制成的注射上模板102取代。在进一步的结合操作中,结合上模板90可与另一下模板一起再次使用。注射上模板102具有多个隆起部104和与一孔口108连接的通道106。当注射上模板102与电介质片30接合、并与框架54接合时,一弹性封闭环110(图2)在模板和框架54的上表面间被接合。同时,另一弹性封闭环112在下模板60和框架54间被接合。通过一夹紧装置94将模板102、框架54和模板60夹在一起,并且向前推进,并作移动和注入操作123(图1)。移动和注入装置有一真空源118(诸如传统的真空泵、接收器和调节器的组合)、一底板120和一启动器122(图7)。通过传统的连接装置(未示),启动器122用于接合注射上模板102,并且通过一预定的离开底板120的垂直运动移动已接合的模板。依次布置底板120来接合下模板60,并可用传统的夹紧装置—如销栓或其他紧固件来确保模板60的底部表面保持与底板120的接合。移动和注入装置还具有一可固化液体源124。较可取的是,可固化液体在固化时可形成一可贴合的材料,诸如一弹性材料或胶体,Dow Corning Sylgard577(该产品由美国Dow Corning Corporation生产,它具有快速热固性和优良流动性,无腐蚀性,详细资料可查询http://www.dowcorning.com)可固化硅树脂胶之类的材料是较可取的。

当包括注射上模板102、框架54(图2)和下模板60的支架处在移动和注入装置中时,下模板与底板接合,上模板与启动器122连接。上模板的真空孔口108与真空源118连接。支架与移动和提升装置接合,使得电介质片侧元件或下模板60与底板120接合,并使电介质片侧元件或注射上模板与启动器122接合。上模板102的真空孔108与移动和提升装置的真空源118相连接。可固化液体源124与下模板60的一外部开口63a连接。由此,可固化液体源与下模板60表面内的一个孔口61a连接。真空源118通过阀126与下模板的另一开口63b连接,从而与远离孔61a的下模板表面内的另一孔口61连接。启动器122用来将上模板102固定在适当位置上,使模板通过封闭环112支承在框架54(图2)上,并使框架通过封闭环112支承在下模板60上。在这种情况下,电介质片30基本上保持在与图6所示相同的位置。

启动真空源118,将空气从电介质片和模板102间抽走。阀126打开以连通孔63b,因此孔61b具有真空源。当真空源将电介质片30和下模板60中间的空气抽走时,启动液体源124,通过孔口63a注入液体,并通过孔61a进入空间。阀126关闭以堵住真空源的通道。当注入液体时,启动器122用来向上将上模板102或电介质片侧元件拉离芯片侧元件或下模板60。通过注入在电介质片和下模板间的增压液体和维持在上模板槽106内真空的组合作用,将电介质片30保持紧靠上模板102。

当电介质片侧元件向上移动时,每个端子34和每个通路套管36向上移动,从而引线的末端42也向上移动。启动器122提升上模板,从而电介质片30和引线的末端通过一预定的垂直区域向上移动。被系在芯片58上的引线的尖端44保持在它们最初的位置上。因此,如图7中所示,每条引线40都发生变形产生一弯曲状态。在这种情况下,引线从它的接触端44到它末端42有一显著的垂直范围。在这个过程中,从电介质片30上取下可拆卸的结合按钮46,可把引线的接触端44从电介质片30上取走。在运行启动器122向上移动上模板前,夹紧装置94脱开。向上移动以后,夹紧装置94再次接合,将上模板相对下模板固定在适当位置。覆盖住孔口63a和63b,并且支架与移动和注入装置脱开。

然后将支架送入一传统的加热室或贮存和固化装置130中,以便有充足的时间固化注入液体,并形成一围绕着引线和芯片的弹性层或胶层。固化后,支架推进到一拆除和分离装置132中,在那里移去上模板102。在电介质片30上的表面52处(图4),相邻芯片间的对准沟槽空间62(图3a)处,切割组件。从而,切割电介质片30和适当的层,使每一芯片和相联的电介质片30部分形成一独立的单元。可使用一传统的锯子、小刀或冲孔器和压模装置进行切割操作。因为在组件内相邻芯片间有较大的间隙,所以切割操作不需要特别精细的公差。另外,因为芯片已经相互分开,所以切割操作不需要切割一硅晶片。在切割操作前将组件剥离下模板,或者在切割操作后将单独的单元剥离下模板,可使芯片与下模板脱离。然后模板和框架再次与电介质片和另外的芯片一起使用。用于这个过程的装备最好包括多块下模板60、上注射模板102和框架54,还包括多个支架。当在结合步骤96中使用一支架时,另外的支架可能正处于移动和注入步骤123中,然而多个支架可经历固化步骤130。

在上面所讨论的方法中,处理组装在下模板60上的芯片阵列,并按照与1994年7月7日申请的、名为“Microelectronic Mounting With Multiple LeadDeformation And Bonding”(“利用多引线变形和结合的微电子安装”)的第271768号申请较佳实施例中将整个晶片芯片与引线结合类似的方法使它与电介质片30上的引线结合。在某种意义上,在下模板上装配芯片是一“人造”或“组装”的晶片。使用组装或人造晶片而不是芯片制造时形成真实晶片具有几个显著的优点。正如上面所讨论的,可在相邻芯片间提供较大的空间。这简化了结合以及随后进行的切割操作。同时可以通过标准芯片测试技术,来单个地预先检测在组件形式中所采用的芯片,这样可将不合格的芯片从工艺过程中排除。可在工艺过程前检测和/或测试电介质片30。如果在电介质片的任何区域50内发现一缺陷,就可略去芯片58。较可取的是,用具有相同尺寸的空白或废芯片来取代被省略的芯片,清楚地标明它无效。这样可在注入步骤中保持可固化材料的普通流动形式。

由这个工艺过程产生的单个单元与根椐’768申请较佳实施例所形成的单元基本相似。正如在’768申请中更详细描述的,垂直延伸的、弯曲的引线和弹性层使得每个端子34相对于芯片既可在水平方向平行于芯片前表面移动,又可沿着垂直方向离开芯片前表面移动。这大大方便了整个完整组件的测试,并且,当通过将端子与衬底上的接触垫结合来将组件安装到衬底上时,可用来补偿衬底的热膨胀和收缩。

在本发明另一实施例的工艺过程中,在电介质片的底部表面上形成芯片阵列。在这个工艺过程中使用电介质片230,它具有单独的区域250,每个区域对应一块芯片。按上述相同的方法将引线240设置在电介质片的下表面231上。根椐本实施例的工艺过程,以上述同样的方法拉紧电介质片,并将它附着于框架254上。在工艺过程的下一个步骤中,推进框架和电介质片,并且底面朝上地放置在一模压固定装置上(图9)。模压固定装置包括一底板302和一具有内部加热器306的真空卡盘304。模压固定装置还包括一拾取-放置机构,它包括水平启动器308和一垂直启动器310以便在三维空间内移动卡盘。水平启动器可使卡盘304沿着水平方向平行于底板302的表面移动,而垂直启动器使卡盘朝着离开底板的方向移动。模压固定装置还包括一芯片进给装置,用来在工艺过程中固定将用的芯片。进给位置312可结合任何传统的芯片处理装备,诸如导轨、传送带、还有真空卡盘之类。模压固定装置还包括一自动操作的视觉系统314以及相连的控制系统316。自动操作的视觉系统314是一传统的单元,用来探测卡盘304携带的芯片258的位置,同时也探测电介质片230上基准标志288的位置。

当电介质片和框架底部朝上地设置在模压固定装置300的底板302上时,控制装置316启动启动器308和310以便卡盘与一单独的芯片258在进给区域结合,并移动卡盘使它与一电介质片的区域250对准。卡盘保持在一升高的、能够充分地启动引线240所携带的结合材料的温度上。例如当结合材料包括锡时,卡盘可保持在305℃左右。当加热芯片与引线末端上的结合材料结合时,结合材料形成一液体状态。随着引线上的黄金和与之接触的芯片扩散进入结合材料,液体状态凝固。较可取的是,启动器310使用一结合面积上的较大的力,较理想的是大约每密耳平方千分之一英寸1到4克(大约1.5×103克/毫米2到6.2×103克/毫米2),将卡盘向下推。结合面积是结合材质在水平面上的总体面积。

在这个操作中,每块芯片单独地与区域250内的引线尖端对齐和结合。当芯片已与所有的合格区域250结合以后,废芯片与任何有缺陷的区域结合。在工艺过程接下来的步骤320中,通过组装一选择板322(图10和11)、一真空空间324形式的下模板以及一具有框架254和电介质片230的上模板326,形成一完整的支架组件。选择板322是一通常的具有孔328的平板,其孔被设置成对应于电介质片230上区域250的样式,从而也是对应于电介质片上芯片阵列中芯片258的样式。每个垫圈都稍稍凹进板的上表面332内,这样垫圈的上表面基本上与板的上表面平齐。选择板322还具有一从上表面332和孔口336向上突出的边框334,如图11所示,在上表面332上方空间开口。边框334的上边缘是一柔性可压缩垫圈338。上模板326具有一与模板和电介质片230之间的空间连通的真空孔口331。在上模板326和框架254间使用一垫圈340。上模板还使用一柔性垫圈338以使上模板与边框334封闭,从而封闭选择板322。

真空空间324具有一凸缘342,并且另一垫圈344设置在凸缘和选择板之间。所有这些部件都相互接合形成一支架,并且通过相应的夹紧装置(未示)夹在一起。支架可包括定位销钉和孔,或者其他定位元件,以确保支架内的各元件不会相互水平移动。因为当选择板与芯片接合时,芯片早已与引线固定,所以不必再准确地将选择板和芯片对齐。只要每块芯片与选择板上相应的垫圈330接合,组件就能正常地运行。换句话说,每块芯片相对于选择板的位置以及选择板相对于框架254和电介质片230的位置,对于确定芯片触点和引线之间对准不起作用;可通过卡盘304的适当位移确定这种对准。因此可手工地将选择板组装到框架和电介质片上,或使用一简单的夹紧装置以确保在接合时选择板不会水平地移动芯片。可在电介质片和框架放置在模压固定装置的底板302上时,形成这个组件。另外,可拾取附着芯片的电介质片和框架,翻转并放置在选择板上。在引线尖端和电介质片底部表面间的暂时附着固定通常具有足够的强度以支撑各单独芯片的重量。

当支架组装完成后,将它推进到一与上述参考图7所讨论的移动和注入装置相似的移动和注入装置346(图8)中。启动移动和注入装置的真空系统,以便向空间324提供一真空状态,并由此通过每个孔328向选择板提供一真空状态。真空系统还通过一孔口33 1提供一真空状态,并由此保持电介质片230靠在上模板上。这里,通过一些孔口336排出空气后,移动和注入装置再通过其他的孔口336提供一可固化的液体,从而在电介质片230的下表面和选择板的上表面332间提供可固化液体。同时,移动和注入装置提升上模板使它离开选择板322,从而也离开了芯片258。由于每条引线的末端与电介质片230固定,且尖端与一芯片258结合,所以引线可以按上述讨论的方式变形。随着移动和注入,组件的各元件再次被夹紧在适当的位置,并且传送到贮存单元来作液体固化,形成弹性层。这里,随着电介质片的固化和介质层被切成单独的单元,每个单元都包括一块芯片和一与之相连的电介质片部分,电端子位于其上,通过变形的引线连接芯片的触点。

在以上参考图8至11所讨论的工艺过程的另一变型中,各单独的芯片附着在电介质片上,不必首先拉伸电介质片或将它附着到框架上。例如电介质片430(图12)可由一连续的或半连续的滚子432进给。为了这个目的,电介质片430可设置与电介质片单个引线支承区域450对齐的扣齿孔434。扣齿孔以与传统带上的扣齿自动结合带对准相同的方法来对准连续的条形电介质片430。电介质片或条还可以具有与单个引线支承区域450准确对准的基准标志452。这些可结合一视觉系统一起使用,使卡盘404和引线对准。当各单独的芯片458固定以后,可参照上述附图10和11中所讨论的和类似方工加工制造的方法,使电介质片和芯片与一选择板接合。可在这样的组装前将一框架(未示)固定到电介质片上,提供一围绕着电介质片边缘的真空紧密封闭。

可以不脱离本发明权利要求所限的范围采用对以上讨论的各种特点所作的其他各种变化或组合,上述对较佳实施例的说明仅应看作一示例,而不应看作对本发明权利要求的限制。仅举个例子,在图1至7实施例中,单独的芯片可通过真空而不是粘结的方法被固定在下模板上。下模板可设置与图10和11中选择板内所采用的那些孔和垫圈相似的孔和垫圈。相反,图10和1 1中的选择板也可由一粘合剂涂敷模板所代替。另外,一连续的薄膜可涂敷在芯片的底部表面上,并与芯片的后表面或非触点支承表面结合。可通过与用真空将电介质片30(图7)保持紧靠在上部按钮上相类似的方法,使薄膜用真空来保持紧贴在下模板上。在完成这个工艺过程后,该连续的薄膜可与电介质片和贴合层一起被切割,以使部分薄膜仍留作为每个完整组件的一部分。

在上述讨论的每个结构中,结合材料凸缘,或单个芯片上的触点的高度可以有某些变化。结合材料的流动能力,特别是在结合过程中所施压力下的流动能力有助于补偿这些不一致性并有助于确保引线的所有尖端可被结合。当使用一锡作为结合材料时,应采取适当的在锡-金易熔结合中通常已知的预防措施。因此锡-金易熔结合料以及在结合前的锡结合材料将与铜隔开以防止铜扩散进入锡。另外,凝固的结合材料的重量最好比锡的重量少20%,剩余的黄金增强对重复应力的抗力。另外,系统中所提供的锡和黄金的数量是可以选择的,而任何结合料都不会只留纯锡。已知纯锡会形成所谓的“金属须”或从纯锡表面长出的金属。这种金属须可能引起不良的电子特性,诸如噪声,在极端的情况下,会使相邻触点短路。

引线的尺寸和材料以及相关的特性可以参见上述’768申请中较佳实施例所揭示的内容。因此每条引线的长度大约在200至1000微米,厚度大约在10到25微米,而宽度大约在10到50微米。在引线形成步骤中,元件的垂直移动不应大到完全拉直每条弯曲的引线。如’768申请中所揭示的,最初未变形的引线可能是直的。在这个结构中,电介质片和芯片可沿着水平方向和垂直方向相互移动,这样每条引线的尖端可朝着端子末端水平移动。另外,可用与上述不同的结合材料和方法将引线尖端固定到芯片上的末端上。因此,可通过扩散连接进行结合而不需要形成液相或使用一焊接剂或金属支承聚合合成物。可以通过非电镀的其他方法,比如通过浸没引线尖端或丝网漏印或涂敷糊剂等,涂敷结合材料。可将具有导电性的结合材料设置在芯片的触点上,而不是在引线尖端上。另外,可采用不需要一特殊结合材料的结合方法。这种结合方法的例子是诸如将引线尖端热声波和热压方法结合到触点上。引线也可采用不是黄金的材料,诸如银、紫铜和黄铜。端子、导电层和通道套管也可使用不是铜的金属。

可将引线最初布置在芯片上,用尖端与芯片的触点结合。在这种结构中,在移动电介质片和芯片阵列前,端子末端与电介质片上的末端结合。

可在工艺过程中使用上述支架结构,其中将一完整的晶片当作一个单元,而不是当作分开的芯片。正如’768申请中某些实施例所揭示的,在整个晶片内的芯片,或在部分晶片内的芯片,可通过一导体结合和导体变形过程,与绝缘层的末端连接。为了加工一个完整的晶片,可修改上述支架的下模板或选择板以支撑整个晶片,而将电介质片的引线支承区域设置在与晶体上芯片空间对应的空间上。

在以上讨论的工艺过程中,在移动和注入步骤中,液体封装材料的压力可协助电介质片向上移动离开半导体芯片,并且可帮助固定电介质片,使它在上模板或固定物的电介质片侧元件向上移动时与它们接合。根椐本发明又一实施例的工艺过程,电介质片侧元件的向上移动可以完全由液体封装液体的压力推动。当介质侧元件到达一相对于半导体芯片的预先选定位置时,可由一机械止动器来阻止介质侧元件的向上移动。在本发明再一实施例中,电介质片530(图13)在移动步骤的开始,可以不与上模板或介质侧元件526接触,并且通过在电介质片和下模板或芯片侧元件间引入的液体密封剂的压力推动,向上与上模板或电介质片元件接触。这里,组件包括引线540。在移动步骤前,引线大体水平定向地设置。当把电介质片向上推到如破折线530’所示的位置时,每条引线发生变形以形成一如破折线540‘所示的垂直延伸的形状。这种向上移动的范围由上模板和芯片间的空间控制。因此液体密封剂525作为一加了压力的流体,这个压力驱动电介质片通过一预定的位移向上离开半导体芯片,并且以一预定的方式使引线变形。正如由Craig Mitchell等人于1995年9月22日申请的、并已转让的名称为“Microelectronic Encapsulation Methods And Equipment”(“微电子封装方法和设备”)的美国专利申请第532235号中所详细说明的(我们在这里结合参考它),可用引入到液体密封剂上方夹紧装置中的气体对一液体密封剂加压。因此夹紧装置或支架可倾斜至一垂直方向,在该方向时电介质片和半导体芯片的阵列基本上是垂直延伸的,如图13所示。可将气体527应用在密封剂的拱形液面或液体水平面529上。在本过程中采用的支架可以是根椐前述Mitchell临时专利申请中的夹紧装置。如前述Mitchell等人的申请中详细描述的,电介质片可以具有开口,并且这些开口可以由一顶盖层封闭以保护电介质片的上表面和端子不受密封剂的污染。同时,可在芯片的底部表面558的下方设置一底盖层555,并可与芯片的底部表面粘结,以便保护芯片的底部表面免受密封剂的污染。也可以使用加压密封剂移动电介质片,其中设置的所有芯片被作为一完整的晶片,或者设置其它的微电子元件来代替芯片。在用刚性绝缘嵌板或其他元件来代替柔性电介质片的场合,这种技术也可以应用。

本发明又一实施例的工艺过程包括一含有单个区域650的电介质片630。引线640设置在电介质片的下表面631上。在这个实施例中,电介质片的每个区域650对应于一整块多芯片模件而不是一单独的芯片。在每个区域内的引线640相互连接并且与电介质片顶侧上的端子634连接。电介质片630包括在每个区域650内平行于电介质片表面沿水平方向延伸的内部连接引线635。因此电介质片630可是一多层电介质片,具有设置在多层间的连接引线635,并具有按照单独的回路要求将各种引线相互连接、与端子及引线640连接的通路。通过空白空间或划线地带652结合电介质片630的每个区域650。连接引线635不穿过划线地带652。

拉伸电介质片630并按前述的方法将它附着到一框架654上。如图14所示,框架可以是一圆环形。与附图8至11所描述的方法相似,将单个的芯片658固定到电介质片上。固定到每个区域上的芯片可以是相同的,或者也可以根椐要求包括不同的芯片,构成多芯片模件。例如,如图14所示,固定到区域650a上的芯片658a和658b具有不同的尺寸和内部结构。同样如上所述,模压固定装置的自动操作视觉系统给每块芯片定位,成为与区域650相应部位对准。模压固定装置的加热卡盘使芯片与电介质片接合,并且使每块芯片与引线640携带的结合材料结合。这里,当芯片结合后,一选择板622、下真空空间624和上模板626都与电介质片630和支撑环650组装在一起。在这个结构中,芯片也支承在安装于选择板上、并围绕着板上孔628的垫圈629上。这里,上模板626密封地与选择板622和下模板624接合。通过设置在其间的垫圈,框架654密封地与上模板626接合。所有这些部件通过适当的夹紧装置或其他机械装置再被夹在一起,形成一支架。

在支架组装完成后,将它推进到移动和注入装置中,在那里,在下模板624内施加一真空状态,以便将芯片658固定在选择板622上。还在电介质片630和上模板626间施加一真空状态。通过一孔口638,将一可固化液体注入选择板622和电介质片630之间。同时移动和注入装置提升上模板626,使它离开选择板622,从而将电介质片630提离芯片658和变形引线640。这里,在移动工艺过程中,与芯片固定的引线640的尖端脱离电介质片630的下模板。如上所述,移动工艺过程使引线变形向上延伸,形成较可取的弯曲形状。可固化的液体材料包围着引线并填充了芯片和电介质片间的空间。固化以后,电介质片630在划线地带652处被切割,从而分离了每个单独的多芯片模件。得到的多芯片模件具有与电介质片分开一定距离的芯片,并且具有在芯片和电介质片间延伸的柔性引线。如上述实施例所示,柔性引线和固化的贴合材料可用来补偿热膨胀的差别,还可用来补偿芯片和电介质片间的对准偏差。每个模件的多个芯片可固定在一共同的散热片或热传导元件上(未示)。

在不超出本发明权利要求所限定的范围内,还包括采用上述特性的这些或其他变化和组合。上述较佳实施例的说明仅为示例,在不构成对本发明权利要求的限定。

工业应用本发明对于制造微电子组件非常有用。

Claims (39)

1.一种制造多块半导体芯片组件的方法,其特征在于,它具有如下的步骤:(a)提供一个阵列,包括多个分开的半导体芯片(58),每个芯片具有一触点支承表面(59)以及在这个表面上的触点(64),所述芯片的触点支承表面朝着同一方向,并构成这个阵列的一第一表面,一电介质片元件叠加在阵列的第一表面上,并且多条细长的引线设置在所述芯片阵列和所述电介质片元件间,每条所述引线具有一与所述电介质片元件固定的第一端和一与所述阵列中芯片固定的第二端(44);以及(b)通过一预先选定的位移,相互移动所述电介质片元件和所述阵列,使所有所述引线的所述第一端,通过所述预先选定的位移,同时相对于所述第二端发生移动,形成引线。
2.一种如权利要求1所述的方法,其特征在于,所述电介质片元件包括一其上具有端子的柔性电介质片(30),所述引线的第一端与所述端子连接。
3.一种如权利要求2所述的方法,其特征在于,所述提供步骤还包括以下步骤:提供所述电介质片,它上面的所述引线与所述端子固定,然后把带有所述芯片的所述电介质片并列布置,再将所述引线与所述芯片的所述触点结合。
4.一种如权利要求2所述的方法,其特征在于,提供步骤还包括以下步骤:提供所述电介质片,它上面的所述引线与所述芯片的所述触点固定,然后把具有所述芯片的所述电介质片并排布置,再将所述引线与所述芯片的所述电介质片上的所述端子结构结合。
5.一种如权利要求2所述的方法,其特征在于,所述柔性电介质片是一叠加在多块所述芯片上的一整体的电介质片,并且其中还包括如下步骤:在所述移动步骤后划分所述电介质片以形成多个单元,每个单元包括一块所述芯片和一部分所述电介质片。
6.一种如权利要求1所述的方法,其特征在于,所述在一阵列中提供所述芯片的步骤还包括在阵列内的相邻芯片间提供空间(62)的步骤。
7.一种如权利要求1至6中任一权项所述的方法,其特征在于,提供所述阵列中所述芯片的步骤包括测试所述芯片以及仅用测试合格的芯片组装所述阵列的步骤。
8.一种如权利要求1至6中任一权项所述的方法,其特征在于,提供所述阵列中所述芯片的步骤还包括如下步骤,将单个芯片放置在一夹持元件(60)上使每块芯片的第一表面背向夹持元件,并且暂时地将所述芯片固定到所述夹持元件上,在形成所述引线的所述步骤中使所述芯片一直保持固定在所述夹持元件上。
9.一种如权利要求8所述的方法,其特征在于,在所述形成步骤后,从所述夹持元件上分离所述芯片的步骤。
10.一种如权利要求9所述的方法,其特征在于,还包括在所述形成步骤后划分所述电介质片元件以便留下元件与每块芯片连接的一部分所述电介质步骤,从而形成包括芯片和与之连接的所述电介质片元件部分的单元。
11.一种如权利要求8所述的方法,其特征在于,所述提供步骤还包括如下步骤,在所述并排布置步骤前,提供所述引线与所述端子固定的所述电介质片,并且在所述电介质片与所述芯片阵列并列布置后,所述引线与所述芯片的所述触点结合。
12.一种如权利要求11所述的方法,还包括通过相互移动所述夹持元件和所述电介质片(30),将所述电介质片和所述阵列的所述芯片对准的步骤。
13.一种如权利要求8所述的方法,其特征在于,所述提供步骤还包括如下步骤:在所述并排布置步骤前,提供所述引线与所述芯片的所述触点固定的所述芯片阵列,并且在所述电介质片和所述芯片阵列并列布置后,将所述引线和所述端子结构结合。
14.一种如权利要求1至6中任一权项所述的方法,其特征在于,所述的提供步骤包括如下的步骤:在多个分开的操作中将所述芯片(258,458)固定到所述电介质片上。
15.一种如权利要求14所述的方法,其特征在于,将所述芯片固定到所述电介质片上的步骤包括使每块芯片和电介质片间引线结合的步骤。
16.一种如权利要求15所述的方法,其特征在于,芯片已固定到所述介质上后,将所述芯片暂时固定到一夹持元件(322)上的步骤,相互移动所述电介质片和芯片的所述步骤包括相对所述电介质片移动所述夹持元件的步骤。
17.一种如权利要求14所述的方法,其特征在于,将所述芯片固定到所述电介质片上的步骤包括,加热所述芯片,将加热芯片固定在一卡盘(304)并把卡盘推向电介质片,同时控制卡盘相对于电介质片的对准,从而使芯片上的触点与电介质片对准的步骤,因此所述引线结合的步骤包括通过每块所述芯片的热传递,使一结合材料起作用的步骤。
18.一种如权利要求17所述的方法,其特征在于,在每向前推进一步,仅有一块芯片被夹持在所述卡盘内,这样所述每块芯片独立地与电介质片对准。
19.一种芯片阵列,其特征在于,一夹持元件(60)和多个隔开的芯片(58),每块芯片具有一触点支承表面(59)以及多个在支承表面上的电触点(64),所述芯片被所述夹持元件内的一阵列固定,这样所述触点支承表面面朝上离开夹持元件,从而形成了一所述阵列的一第一表面,并且所述触点暴露在所述第一表面上,所述芯片上的所述触点相互之间都设置在预先选择的位置上。
20.一种如权利要求19所述的芯片阵列,其特征在于,所述夹持元件是一刚性板,并且所述芯片可拆卸地固定在所述板上。
21.一种如权利要求20所述的芯片阵列,其特征在于,所述每块芯片具有一背朝芯片触点支承表面后表面,所述芯片的所述后表面可拆卸地与所述夹持元件结合。
22.一种芯片组件,它包括多块隔开的、各具有一前表面的芯片以及一夹持元件,所述夹持元件支撑所述芯片,使得所述前表面基本在同一平面上,其特征在于,每个芯片(58)具有多个与前表面(59)结合的边缘以及相邻所述边缘在所述前表面上的触点排,所述夹持元件支撑所述芯片而使至少有一些所述边缘相互间隔一定距离,所述前表面朝上地离开所述夹持元件,所述触点暴露在所述前表面上。
23.一种如权利要求22所述的芯片组件,其特征在于,所述芯片呈阵列布置,并是长方形的,所述夹持元件在一直线栅格内支撑所述芯片。
24.一种用来将半导体芯片固定到电介质片上的设备,其特征在于:(a)多个芯片侧元件(60、322、622),每个芯片侧元件包括用来将多块芯片固定到这种芯片侧元件上的装置;(b)多个电介质片侧元件(102、326、526、626),每个电介质片侧元件包括用来将一电介质片固定到这种电介质片侧元件上的装置;(c)用来将所述电介质片侧和芯片侧元件相互固定形成支架的装置,每个所述支架包括一芯片侧和一电介质片侧元件;(d)一移动装置(123)包括一装置(122),它通过一预先选择的移动相互移动芯片侧元件所携带的芯片以及电介质片侧元件所携带的电介质片,使一支架的电介质片侧和芯片侧元件相互移动;以及(e)连续提供所述具有通过引线相互间连接的所述芯片和电介质片的支架到达所述移动装置,由此,一旦在所述移动装置内产生所述移动,所述引线将变形。
25.一种如权利要求24所述的设备,其特征在于,具有一装置(124),用来在所述支架携带的芯片和电介质片间注入一可固化材料;一贮存元件;以及,用来将每个所述支架从所述注入装置传送到所述贮存元件的装置。
26.一种如权利要求25所述的设备,其特征在于,将所述注入装置设置在所述移动装置。
27.一种如权利要求25所述的设备,其特征在于,所述贮存元件包括一加热贮存区域。
28.一种如权利要求24至27中任一权项所述的设备,其特征在于,所述供料装置包括芯片固定装置(304),它用来接受多个隔开的半导体芯片,将所述芯片固定到一由一所述电介质片侧元件夹持的电介质片上,并且结合由芯片或电介质片所携带的引线,以将芯片和电介质片间的引线连接起来,所述供料装置还包括用来将一所述芯片侧元件(322)装到固定在电介质片上的芯片的装置。
29.一种如权利要求28所述的设备,其特征在于,所述芯片固定装置包括一用来暂时夹持一芯片的卡盘(304);一用来加热所述卡盘从而加热芯片的加热器(306);使所述卡盘相对于一介质侧元件移动、以使一由所述卡盘夹持的芯片与一由所述介质侧元件夹持的一电介质片对准的装置(308、316、314);以及,用来将卡盘推向电介质侧元件从而推进芯片与电介质片接合的装置(310)。
30.一种如权利要求29所述的设备,其特征在于,所述用来移动所述卡盘的所述装置包括用来探测电介质片和由卡盘夹持的芯片的特性位置、并且控制卡盘相对于探测到的位置相对运动的装置(314)。
31.一种如权利要求24至27中任一权项所述的设备,其特征在于,所述提供装置包括一装置,它使支承着一具有多块芯片的整体晶片的芯片侧元件与一支承着电介质片的电介质片侧元件对齐,从而使所有所述芯片与所述电介质片和所述晶片和所述电介质片间的引线对齐。
32.一种制造一微电子元件的方法,其特征在于,它包括如下的步骤:(a)提供一微电子元件(58、558),它具有触点支承表面以及在这表面上的触点;一电介质片元件(30、530)叠加在触点支承表面上,并且多条细长的引线设置在所述微电子元件和所述电介质片元件之间,每条所述引线具有一与所述电介质片元件固定的第一端,以及一与所述微电子元件固定的第二端;以及(b)在压力作用下,在所述微电子元件和所述电介质片元件间引入一液体密封剂(525),使得液体密封剂推动所述电介质元件向上运动离开所述微电子元件,从而同时所有所述引线的所述第一端相对于所述引线的第二端发生移动,使引线变形。
33.一种如权利要求32所述的方法,其特征在于,所述提供步骤包括提供一阵列的步骤,这个阵列包括多个具有一触点支承表面的所述的微电子元件,所述微电子元件的触点支承表面朝着一共同的方向,并且形成阵列的一第一表面,所述电介质片元件叠加在所述阵列的所述第一表面上,在每个所述微电子元件和所述电介质片元件之间具有引线(40、450),使得与所有所述微电子元件连接的引线同时产生变形。
34.一种如权利要求32或33所述的方法,其特征在于,所述电介质元件包括一具有端子的柔软电介质片,所述引线的第一端与所述端子连接。
35.一种如权利要求34所述的方法,其特征在于,在所述引入步骤中,所述电介质片与一电介质片侧固定元件(102)接合,从而所述在压力下的密封剂迫使介质侧固定元件离开微电子元件。
36.一种如权利要求35所述的方法,其特征在于,具有阻止在一预定位置上的所述电介质片侧固定元件相对于所述微电子元件运动的步骤。
37.一种如权利要求34所述的方法,还包括如下步骤:在一相对所述微电子元件的预定位置提供一电介质片侧固定元件(526),在所述引入步骤的开始阶段所述电介质片(530)远离电介质片侧固定元件,所述液体密封剂迫使所述电介质片与电介质片侧元件接合,从而将所述电介质片推到一相对于所述微电子元件的预定位置。
38.一种如权利要求32或33所述的方法,其特征在于,所述微电子元件的阵列包括多个隔开的成形元件。
39.一种如权利要求32或33所述的方法,其特征在于,所述微电子元件的阵列包括以整体晶片形式形成的多个半导体芯片。
CN96197128A 1995-09-22 1996-09-23 芯片组件及其制造方法和设备以及微电子元件制造方法 CN1110845C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US08/532,528 US5798286A (en) 1995-09-22 1995-09-22 Connecting multiple microelectronic elements with lead deformation

Publications (2)

Publication Number Publication Date
CN1197544A CN1197544A (zh) 1998-10-28
CN1110845C true CN1110845C (zh) 2003-06-04

Family

ID=24122177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96197128A CN1110845C (zh) 1995-09-22 1996-09-23 芯片组件及其制造方法和设备以及微电子元件制造方法

Country Status (6)

Country Link
US (3) US5798286A (zh)
EP (1) EP0853816A4 (zh)
JP (1) JP3778941B2 (zh)
CN (1) CN1110845C (zh)
AU (1) AU7242596A (zh)
WO (1) WO1997011486A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514506B (zh) * 2013-08-30 2015-12-21 Arktek Co Ltd 電子元件的定位裝置

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541852B2 (en) 1994-07-07 2003-04-01 Tessera, Inc. Framed sheets
US20020009827A1 (en) 1997-08-26 2002-01-24 Masud Beroz Microelectronic unit forming methods and materials
US6228685B1 (en) 1994-07-07 2001-05-08 Tessera, Inc. Framed sheet processing
US6365975B1 (en) 1997-04-02 2002-04-02 Tessera, Inc. Chip with internal signal routing in external element
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6335222B1 (en) 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
US6217972B1 (en) * 1997-10-17 2001-04-17 Tessera, Inc. Enhancements in framed sheet processing
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6063648A (en) 1998-10-29 2000-05-16 Tessera, Inc. Lead formation usings grids
US6378758B1 (en) 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
WO2000043834A1 (fr) * 1999-01-20 2000-07-27 Citizen Watch Co., Ltd. Structure pour monter un dispositif a semiconducteur sur un affichage a cristaux liquides, et dispositif a semiconducteur
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
WO2000054321A1 (en) * 1999-03-10 2000-09-14 Tessera, Inc. Microelectronic joining processes
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US6602740B1 (en) * 1999-11-24 2003-08-05 Tessera, Inc. Encapsulation of microelectronic assemblies
US6380060B1 (en) 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6794202B2 (en) 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
CN1211723C (zh) * 2000-04-04 2005-07-20 胜开科技股份有限公司 计算机卡制作方法
US6664621B2 (en) 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US6572781B2 (en) 2000-05-16 2003-06-03 Tessera, Inc. Microelectronic packaging methods and components
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6570374B1 (en) * 2000-06-23 2003-05-27 Honeywell International Inc. Vacuum chuck with integrated electrical testing points
US6537831B1 (en) 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6657286B2 (en) 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6686657B1 (en) 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ,半導体チップ群及びマルチチップモジュール
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
US6673653B2 (en) 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6632733B2 (en) 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6803780B2 (en) * 2001-07-10 2004-10-12 Solid State Measurements, Inc. Sample chuck with compound construction
US6851096B2 (en) * 2001-08-22 2005-02-01 Solid State Measurements, Inc. Method and apparatus for testing semiconductor wafers
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6470594B1 (en) * 2001-09-21 2002-10-29 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
CN100587962C (zh) 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
US7224056B2 (en) 2003-09-26 2007-05-29 Tessera, Inc. Back-face and edge interconnects for lidded package
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US20060109631A1 (en) * 2004-11-02 2006-05-25 Data Device Corporation Method and apparatus for connecting circuit cards employing a cooling technique to achieve desired temperature thresholds and card alignment
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
SG148054A1 (en) 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
US8404160B2 (en) 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
WO2009045371A2 (en) 2007-09-28 2009-04-09 Tessera, Inc. Flip chip interconnection with double post
JP4966156B2 (ja) * 2007-10-23 2012-07-04 ソニーケミカル&インフォメーションデバイス株式会社 配線基板の受台及びこれを用いた配線基板の接続装置、接続方法
US8506849B2 (en) 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
US20090286383A1 (en) * 2008-05-15 2009-11-19 Applied Nanotech Holdings, Inc. Treatment of whiskers
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
WO2010111581A1 (en) 2009-03-27 2010-09-30 Applied Nanotech Holdings, Inc. Buffer layer to enhance photo and/or laser sintering
US8422197B2 (en) 2009-07-15 2013-04-16 Applied Nanotech Holdings, Inc. Applying optical energy to nanoparticles to produce a specified nanostructure
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
WO2014011578A1 (en) 2012-07-09 2014-01-16 Applied Nanotech Holdings, Inc. Photosintering of micron-sized copper particles
JP6304974B2 (ja) * 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置
US20170047307A1 (en) 2015-07-10 2017-02-16 Invensas Corporation Structures and methods for low temperature bonding
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
DE102015112518B3 (de) * 2015-07-30 2016-12-01 Asm Assembly Systems Gmbh & Co. Kg Bestückmaschine und Verfahren zum Bestücken eines Trägers mit ungehäusten Chips

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
US4893172A (en) * 1987-01-19 1990-01-09 Hitachi, Ltd. Connecting structure for electronic part and method of manufacturing the same
US5057460A (en) * 1988-11-29 1991-10-15 Schlumberger Industries Method of making an electronic module, for insertion into an electronic memory-card body
US5166099A (en) * 1990-09-14 1992-11-24 Mitsubishi Denki Kabushiki Kaisha Manufacturing method for semiconductor device
US5254811A (en) * 1988-09-30 1993-10-19 Raychem Limited Hybrid microchip bonding article
US5286680A (en) * 1988-12-07 1994-02-15 Tribotech Semiconductor die packages having lead support frame

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35119A (en) * 1862-04-29 Improvement in corn-sh ellers
US3373481A (en) * 1965-06-22 1968-03-19 Sperry Rand Corp Method of electrically interconnecting conductors
DE2119567C2 (zh) * 1970-05-05 1983-07-14 International Computers Ltd., London, Gb
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
US3842189A (en) * 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US3952404A (en) * 1973-07-30 1976-04-27 Sharp Kabushiki Kaisha Beam lead formation method
DE2431987C2 (zh) * 1974-07-03 1983-09-01 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
DE2608250C3 (zh) * 1976-02-28 1985-06-05 Telefunken Electronic Gmbh, 7100 Heilbronn, De
US4067104A (en) * 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4326663A (en) * 1978-07-20 1982-04-27 Eltec Instruments, Inc. Pyroelectric detector
JPS6038809B2 (zh) * 1979-11-20 1985-09-03 Shinetsu Polymer Co
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
US4536469A (en) * 1981-11-23 1985-08-20 Raytheon Company Semiconductor structures and manufacturing methods
US4447857A (en) * 1981-12-09 1984-05-08 International Business Machines Corporation Substrate with multiple type connections
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
GB2151529B (en) * 1983-12-19 1987-09-30 American Telephone & Telegraph Method for making electrical contact to semiconductor devices
GB8407847D0 (en) * 1984-03-27 1984-05-02 Emi Ltd Sensing apparatus
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
JPH0577184B2 (zh) * 1984-10-05 1993-10-26 Fujitsu Ltd
JPS6191939A (en) * 1984-10-12 1986-05-10 Toshiba Corp Torch for semiconductor wire bonding
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
US4812191A (en) * 1987-06-01 1989-03-14 Digital Equipment Corporation Method of forming a multilevel interconnection device
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
US5230931A (en) * 1987-08-10 1993-07-27 Semiconductor Energy Laboratory Co., Ltd. Plasma-assisted cvd of carbonaceous films by using a bias voltage
JPH01155633A (en) * 1987-12-14 1989-06-19 Hitachi Ltd Semiconductor device
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US5197892A (en) * 1988-05-31 1993-03-30 Canon Kabushiki Kaisha Electric circuit device having an electric connecting member and electric circuit components
JPH01313969A (en) * 1988-06-13 1989-12-19 Hitachi Ltd Semiconductor device
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
JPH02168662A (en) * 1988-09-07 1990-06-28 Hitachi Ltd Chip carrier
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
EP0433997A2 (en) * 1989-12-19 1991-06-26 Rogers Corporation Improved connector arrangement system and interconnect element
JPH03211757A (en) * 1989-12-21 1991-09-17 General Electric Co <Ge> Hermetically sealed object
US5108825A (en) * 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
US5049085A (en) * 1989-12-22 1991-09-17 Minnesota Mining And Manufacturing Company Anisotropically conductive polymeric matrix
JP2782874B2 (ja) * 1989-12-27 1998-08-06 松下電器産業株式会社 魚釣り用電動リール
US5471151A (en) * 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5047830A (en) * 1990-05-22 1991-09-10 Amp Incorporated Field emitter array integrated circuit chip interconnection
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
KR940006179Y1 (ko) * 1991-07-13 1994-09-10 문정환 반도체 패키지용 캐리어
US5173055A (en) * 1991-08-08 1992-12-22 Amp Incorporated Area array connector
US5131852A (en) * 1991-08-23 1992-07-21 Amp Incorporated Electrical socket
US5152695A (en) * 1991-10-10 1992-10-06 Amp Incorporated Surface mount electrical connector
US5257178A (en) * 1991-12-19 1993-10-26 General Electric Company Method of optimally operating a computer numerical control milling machine to mill optimal high density interconnect substrates
US5210939A (en) * 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
WO1994003036A1 (en) * 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
JPH06191939A (ja) * 1992-12-28 1994-07-12 Tosoh Corp 帯黄白色ジルコニア焼結体
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
US5564706A (en) 1995-02-13 1996-10-15 Clark Recreation, Ltd. Practice putting green
US5629239A (en) * 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
US5597470A (en) * 1995-06-18 1997-01-28 Tessera, Inc. Method for making a flexible lead for a microelectronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
US4893172A (en) * 1987-01-19 1990-01-09 Hitachi, Ltd. Connecting structure for electronic part and method of manufacturing the same
US5254811A (en) * 1988-09-30 1993-10-19 Raychem Limited Hybrid microchip bonding article
US5057460A (en) * 1988-11-29 1991-10-15 Schlumberger Industries Method of making an electronic module, for insertion into an electronic memory-card body
US5286680A (en) * 1988-12-07 1994-02-15 Tribotech Semiconductor die packages having lead support frame
US5166099A (en) * 1990-09-14 1992-11-24 Mitsubishi Denki Kabushiki Kaisha Manufacturing method for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514506B (zh) * 2013-08-30 2015-12-21 Arktek Co Ltd 電子元件的定位裝置

Also Published As

Publication number Publication date
JPH11512875A (ja) 1999-11-02
CN1197544A (zh) 1998-10-28
JP3778941B2 (ja) 2006-05-24
EP0853816A4 (en) 1999-12-22
US5798286A (en) 1998-08-25
WO1997011486A1 (en) 1997-03-27
KR19990063621A (ko) 1999-07-26
US6365436B1 (en) 2002-04-02
US6147400A (en) 2000-11-14
EP0853816A1 (en) 1998-07-22
AU7242596A (en) 1997-04-09

Similar Documents

Publication Publication Date Title
US10068938B2 (en) Solid image-pickup device with flexible circuit substrate
EP0683517B1 (en) Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US4012832A (en) Method for non-destructive removal of semiconductor devices
US6983536B2 (en) Method and apparatus for manufacturing known good semiconductor die
US6198165B1 (en) Semiconductor device
US5014111A (en) Electrical contact bump and a package provided with the same
US5685885A (en) Wafer-scale techniques for fabrication of semiconductor chip assemblies
US6012224A (en) Method of forming compliant microelectronic mounting device
US6881611B1 (en) Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6172422B1 (en) Semiconductor device and a manufacturing method thereof
US6420661B1 (en) Connector element for connecting microelectronic elements
US5634267A (en) Method and apparatus for manufacturing known good semiconductor die
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
US5440452A (en) Surface mount components and semifinished products thereof
US6737300B2 (en) Chip scale package and manufacturing method
KR101075241B1 (ko) 유전체 부재에 단자를 구비하는 마이크로전자 패키지
EP0853337B1 (en) Method for manufacturing semiconductor device
JP2008504689A (ja) 超小型電子部品パッケージ及びそのための方法
EP0692820B1 (en) Carrier and method of manufacturing one sided resin sealed semiconductor devices using said carrier
JP4699353B2 (ja) 代替のflmpパッケージ設計およびそのパッケージ製造方法
US4647959A (en) Integrated circuit package, and method of forming an integrated circuit package
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US5888847A (en) Technique for mounting a semiconductor die
US4000842A (en) Copper-to-gold thermal compression gang bonding of interconnect leads to semiconductive devices
US3859723A (en) Bonding method for multiple chip arrays

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model
CF01 Termination of patent right due to non-payment of annual fee
C19 Lapse of patent right due to non-payment of the annual fee