KR101655353B1 - 독립적인 드라이브들을 갖는 반도체 다이 라미네이팅 디바이스 - Google Patents

독립적인 드라이브들을 갖는 반도체 다이 라미네이팅 디바이스 Download PDF

Info

Publication number
KR101655353B1
KR101655353B1 KR1020147034350A KR20147034350A KR101655353B1 KR 101655353 B1 KR101655353 B1 KR 101655353B1 KR 1020147034350 A KR1020147034350 A KR 1020147034350A KR 20147034350 A KR20147034350 A KR 20147034350A KR 101655353 B1 KR101655353 B1 KR 101655353B1
Authority
KR
South Korea
Prior art keywords
lamination
substrate
semiconductor die
die
substrates
Prior art date
Application number
KR1020147034350A
Other languages
English (en)
Other versions
KR20150013716A (ko
Inventor
웨이 구
종 루
치맨 유
친-티엔 치우
은-용 타이
민 니
Original Assignee
샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드
샌디스크 인포메이션 테크놀로지 (상하이) 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드, 샌디스크 인포메이션 테크놀로지 (상하이) 컴퍼니, 리미티드 filed Critical 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드
Publication of KR20150013716A publication Critical patent/KR20150013716A/ko
Application granted granted Critical
Publication of KR101655353B1 publication Critical patent/KR101655353B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

라미네이팅 디바이스(230) 및 방법이 기판들의 패널(200) 상의 기판들에 반도체 다이(220)를 라미네이트하는 것이 개시된다. 상기 라미네이팅 디바이스(230)는, 반도체 다이(220)의 로우 또는 컬럼은 동시에 기판들의 로우 또는 컬럼에 독립적으로 라미네이트될 수 있도록 서로 독립적으로 동작하는 라미네이션 유닛들(234, 236, 238 및 240)을 포함한다.

Description

독립적인 드라이브들을 갖는 반도체 다이 라미네이팅 디바이스{SEMICONDUCTOR DIE LAMINATING DEVICE WITH INDEPENDENT DRIVES}
본 발명의 실시예들은 반도체 디바이스들에 관한 것이다.
휴대용 소비자 전자 제품에 대한 강력한 수요 증가는 고용량 저장 디바이스에 대한 필요성을 증가시키고 있다. 플래시 메모리 저장 카드들과 같은 비-휘발성 반도체 메모리 디바이스들은, 디지털 정보 저장 및 교환에 대한 끊임없이 증가하는 요구들을 충족시키기 위해 폭넓게 이용되고 있다. 반도체 메모리 디바이스들의 높은 신뢰성 및 대용량에 더하여 휴대성, 범용성 및 견고한 디자인은, 그와 같은 메모리 디바이스들이, 예를 들어, 디지털 카메라들, 디지털 뮤직 플레이어들, 비디오 게임 콘솔들, PDA들 및 셀룰러 폰들을 포함하는 매우 다양한 전자 디바이스들에서의 사용에 있어 이상적으로 되게 한다.
매우 다양한 패키징 구성들이 알려져 있지만, 플래쉬 메모리 저장 카드들은 일반적으로 시스템-인-패키지(SiP: system-in-a-package) 또는 멀티칩 모듈(MCM)로서 제작될 수 있고, 복수의 다이들은 적층된 구성으로 기판상에 장착된다. 종래의 반도체 패키지(20)(몰딩 컴파운드가 없음)의 측면도가 도 1 및 2에서 종래 기술로 도시된다. 통상적인 패키지들은 기판(26)에 장착된 복수의 반도체 다이(22, 24)를 포함한다. 도 1 및 도 2에서 도시되지 않았지만, 상기 반도체 다이는 상기 다이의 상면에 다이 본드 패드들을 구비하도록 형성된다. 기판(26)은, 상부 및 하부 도전층들 사이에 놓여있는 전기적으로 절연인 코어로 형성될 수 있다. 상기 상부 그리고/또는 하부 도전성 층들은 전기적인 리드들 및 접촉 패드들을 포함하는 컨덕턴스 패턴들을 형성하도록 에칭될 수 있다. 와이어 본드들은, 상기 반도체 다이를 상기 기판에 전기적으로 결합하기 위해 상기 반도체 다이(22, 24)의 다이 본드 패드들과 상기 기판(26)의 접촉 패드들 사이에 솔더링(soldering)된다. 상기 기판상의 전기적인 리드들은 상기 다이와 상기 호스트 디바이스 사이에 전기적인 경로를 차례로 제공한다. 상기 다이와 상기 기판 사이의 전기적인 접속들이 행해지면, 그때 상기 어셈블리는 통상적으로 보호 패키지를 제공하도록 몰딩 컴파운드 내에 둘러싸인다.
오프셋을 갖는 모든 다이 각각의 상면(도 1의 종래 기술)에 반도체 다이 층을 형성하거나 또는 적층 구성(도 2의 종래 기술)으로 반도체 다이 층을 형성하는 것이 알려져 있다. 도 1의 오프셋 구성에서, 다음의 하부 다이의 본드 패드들이 노출되어지도록 상기 다이는 오프셋으로 적층된다. 상기 오프셋은, 공간이 부족한 상기 기판 상에 더 큰 풋프린트를 필요로한다. 도 2의 적층된 구성에서, 2개 이상의 반도체 다이는 서로의 상면에서 직접적으로 적층되고, 그 결과 오프셋 구성과 비교하여 상기 기판 상에 더 적은 풋프린트를 갖는다. 하지만, 적층된 구성에서, 공간은 결합 배선들(30)을 위해 인접한 반도체 다이 사이에 제공되어야 한다. 결합 배선들(30) 자신들의 높이에 더하여, 그 위에 다음 다이를 갖는 하나의 다이의 결합 배선들의 접촉은 전기적인 단락을 초래할 수 있으므로, 추가적인 공간은 결합 배선들 위에 남겨져야만 한다. 따라서, 도 2에 도시된 것처럼, 상기 결합 배선들(30)이 상기 하부 다이(24) 상의 다이 본드 패드에 결합되기에 충분한 공간을 제공하도록 유전체 스페이서 층(34)을 제공하는 것이 알려진다.
일단 다이가 웨이퍼로부터 다이싱되면, 경화되지 않은 다이-부착 접착제의 층 맨 위에서, 개별 다이는 집어져 기판들의 패널 상의 각각의 위치들에 놓여진다. 주어진 기판 위치에 다이를 부착하기 전에, 상기 다이를 각각의 기판 위치들에 정렬하도록 시각 검사가 사용된다. 적절한 정렬이 주어진 인스턴스에서 검출되지 않거나, 상기 기판 위치에 일정한 다른 문제가 식별되면, 상기 기판 위치는 스킵되고 상기 다이는 다음 위치에 놓여진다. 도 3은, 다이(42)가 각 기판 위치들(44) 상에 고정된 이후에 기판 패널(40)의 첫 2개의 컬럼들을 나타내는 종래 기술인 도면이다. 도시된 것처럼, 하나의 기판 위치(44a)는 스킵되었고, 반도체 다이를 수용하지 못한다.
상기 다이가 기판 위치들에서 처음으로 놓여질 때, 상기 다이-부착 접착제는 상기 다이를 고정하기 위해 끈적거리지만 완전히 경화되지 않은 B-스테이지 접착제이다. 상기 다이 부착 접착제는 라미네이션 공정에서 경화될 수 있고, 압력 및 열이 상기 다이 부착 접착제에 적용된다. 열은, 상기 기판 패널이 지지되는 워크 스테이션에 의해 상기 기판의 밑면에 적용된다.
압력은, 종래 기술의 도 4 및 5에 도시된 예들인, 라미네이션 헤드에 의해 상기 다이의 상면에 적용된다. 라미네이션 헤드(50)는 라미네이션 패드들(52)의 로우를 포함하는 단일체이다. 상기 로우 내의 패드들(52)의 수는 패널(40) 상의 기판들의 컬럼 내의 기판 위치들(44)의 수와 매칭할 수 있다. 도시된 예에서, 4개의 기판 위치들(44) 및 4개의 라미네이션 패드들(52)이 존재한다. 예를 들어, 종래 기술인 도 6에서 도시된 것처럼, 라미네이션 헤드(50)는, 기판 패널(40)이 지지되는 워크 스테이션에 관련하여 병렬로 레지스터될 수 있다. 이러한 단계가 스킵되거나 적절히 수행되지 않으면, 상기 라미네이션 헤드는 상기 기판에 대하여 일정 각도로 기울어질 수 있다. 라미네이션 헤드(50)의 단일 구성을 고려하면, 상기 라미네이션 헤드의 하나의 에지가 상기 기판 패널의 하나의 에지에서 상기 다이와 접할 때, 상기 라미네이션 패널의 대향 에지는 상기 기판 패널의 대향 에지에서 적절하게 접하지 못할 수 있다. 그와 같이, 단일 라미네이션 헤드(50)는 상기 기판 패널(40)의 하나의 에지 상의 다이(42)에 너무 많은 힘을 가할 수도 있고, 상기 기판 패널(40)의 대향 에지 상의 다이(42)에 충분한 힘을 가지도 못할 수도 있다.
도 7의 종래 기술을 지금 참조하면, 일부 다이(42)가 다른 것들보다 패널(40)의 표면 위로 연장되는 몇 가지 이유들이 또한 존재할 수 있다. 예를 들어, 도 7에서, 다이(42a)는 다른 다이(42)보다 더 높고, 다이(42b)는 다른 다이(42)보다 더 낮다. 이러한 경우에서, 단일 라미네이션 헤드(50)는 다른 다이(42)보다 다이(42a) 상에 더 많은 힘을 가할 것이고 다른 다이(42)보다 다이(42b) 상에 더 적은 힘을 가할 것이다.
도 8 및 9의 종래 기술을 지금 참조하면, 컬럼 내의 각 기판 위가 반도체 다이를 수용한 경우에, 상기 라미네이션 헤드에 의해 각 다이 상에 가해진 힘이 제어될 수 있다. 예를 들어, 각 반도체 다이(42) 상에 30N의 힘 F1을 가하는 것이 요구될 수 있다. 따라서, 상기 라미네이션 헤드는, 이 예에서, 30N x 4 = 120N의 대향 힘 F2을 가할 수 있다. 하지만, 위에서 언급한 바와 같이, 컬럼 내의 기판 위치(44a)는 도 9에 도시된 것처럼 반도체 다이(42)를 수용하지 못할 수 있다. 라미네이션 헤드(50)는 계속해서 102N의 아래방향의 힘을 가한다. 하지만, 이러한 경우에서, 상기 힘은 3개의 반도체 다이(42)로만 견뎌진다. 그와 같이, 컬럼 내의 각 다이(42) 상의 힘 F3는 바람직하지 않게 120 ÷ 3 = 40N으로 증가한다.
일 실시예에서, 본 발명은 기판 패널 상의 기판들에 반도체 다이(semiconductor die)를 라미네이트(laminate)하는 라미네이팅 디바이스에 관한 것으로, 상기 라미네이팅 디바이스는 복수의 라미네이션 유닛들을 포함하고, 상기 복수의 라미네이션 유닛들 내의 각 라미네이션 유닛은 액츄에이터(actuator) 및 라미네이션 헤드를 포함하고, 상기 액츄에이터는 반도체 다이 상에 힘을 가하도록 상기 라미네이션 헤드를 작동시키고, 상기 복수의 라미네이션 유닛들의 라미네이션 헤드들은 서로 독립적으로 작동된다.
다른 실시예에서, 본 발명은 기판 패널 상의 기판들에 반도체 다이를 라미네이트하는 라미네이팅 디바이스에 관한 것으로, 상기 라미네이팅 디바이스는 1열의 라미네이션 유닛들을 포함하고, 상기 1열의 라미네이션 유닛들 내의 각 라미네이션 유닛은 액츄에이터 및 라미네이션 헤드를 포함하고, 상기 액츄에이터는 미리결정된 시간동안 반도체 다이 상에 미리결정된 힘을 가하도록 상기 라미네이션 헤드를 작동시키고, 제1 반도체 다이에 대한 제1 라미네이션 헤드의 미리결정된 힘 그리고/또는 미리결정된 시간은 제2 반도체 다이에 대한 제2 라미네이션 헤드의 미리결정된 힘 그리고/또는 미리결정된 시간과는 독립적으로 제어된다.
또 다른 실시예에서, 본 발명은 반도체 디바이스들의 패널에 관한 것으로, 기판들의 제1, 제2 및 제3 인스턴스(instance) - 상기 제1 및 제2 인스턴스는 상기 패널 상의 기판들의 로우에 따라 서로 인접하고, 상기 제1 및 제3 인스턴스는 상기 패널 상의 기판들의 컬럼에 따라 서로 인접하며 - 와; 그리고 기판들의 제1, 제2 및 제3 인스턴스 상에 각각 라미네이트된 제1, 제2 및 제3 반도체 다이를 포함하고, 상기 제1 반도체 다이는, 상기 제2 및 제3 반도체 다이가 라미네이트되는 힘 및 시간에 독립적인 힘 및 시간 중 적어도 하나로 라미네이트된다.
다른 실시예에서, 본 발명은 반도체 디바이스들의 패널로부터 싱귤레이트(singulate)되는 반도체 디바이스에 있어서, 상기 반도체 디바이스는 기판과; 그리고 반도체 다이를 포함하고, 상기 반도체 다이는, 제2 반도체 다이가 제2 기판 상에 라미네이트되는 힘과는 독립적으로 제어되는 힘으로 상기 기판 상에 라미네이트되고, 상기 제2 반도체 다이 및 제2 기판은 상기 패널 상의 로우에서 상기 기판 및 반도체 다이에 인접하여 배치되고, 상기 반도체 다이는, 제3 반도체 다이가 제3 기판 상에 라미네이트되는 힘과는 독립적으로 제어되는 힘으로 상기 기판 상에 라미네이트되고, 상기 제3 반도체 다이 및 제3 기판은 상기 패널 상의 컬럼에서 상기 기판 및 반도체 다이에 인접하여 배치된다.
도 1 및 도 2는 몰딩 컴파운드가 생략된 2개의 종래의 반도체 패키지 디자인들의 종래 기술 측면도들이다.
도 3은 기판들의 인스턴스들에 장착된 반도체 다이를 갖는 기판 패널의 일부분의 평면도이다.
도 4는 상기 반도체 기판을 상기 기판 패널에 라미네이트하는 단일 라미네이션 헤드의 투시도이다.
도 5는 라미네이션 패드들을 포함하는 단일 라미네이션 헤드의 종래 기술의 저면도(bottom view)이다.
도 6은 기판 패널과 평행하지 않는 단일 라미네이션 헤드의 종래 기술의 측면도이다.
도 7은 기판 패널에 서로 다른 두께의 다이를 라미네이트하도록 시도하는 단일 라미네이션 헤드의 종래기술의 측면도이다.
도 8 및 도 9는 종래의 단일 라미네이션 헤드를 갖는 반도체 다이에 적용된 힘들의 종래기술의 측면도들이다.
도 10은 본 발명에 따른 반도체 디바이스의 어셈블리를 나타내는 흐름도이다.
도 11은 본 발명의 실시예에 따른 다이 부착 단계를 더 세부적으로 나타내는 흐름도이다.
도 12는 본 발명의 실시예에 따른 기판 패널의 평면도이다.
도 13은 도 12의 기판 패널로부터의 기판들의 컬럼의 평면도이다.
도 14는 도 13의 기판들의 컬럼들로부터의 기판의 평면도이다.
도 15는 반도체 다이를 더 포함하는, 도 13에서처럼 기판 패널로부터의 기판들의 컬럼의 평면도이다.
도 16은 본 발명의 실시예들에 따라 상기 기판 패널 상에 반도체 다이의 컬럼을 독립적으로 라미네이트하는 라미네이팅 디바이스의 투시도이다.
도 17은 본 발명의 실시예들에 따른 라미네이션 유닛의 라미네이션 실린더의 단면도이다.
도 18은 본 발명의 실시예들에 따른 라미네이팅 디바이스의 동작을 제어하는 제어기의 블록도이다.
도 19는 본 발명의 실시예들에 따른 기판 패널 상에 서로 다른 두께의 반도체 다이를 라미네이팅하는 라미네이팅 디바이스의 측면도이다.
도 20은 본 발명의 실시예들에 따른 라미네이팅 디바이스에 의해 반도체 다이의 컬럼 상에 가해진 힘들을 나타내는 측면도이다.
도 21은 상기 라미네이션 유닛이 상기 기판 패널에 평행하지 않는 본 발명의 실시예들에 따른 기판 패널 상에 반도체 다이를 라미네이팅하는 라미테이팅 디바이스의 측면도이다.
도 22는 본 발명에 따라 형성된 반도체 디바이스의 측면도이다.
실시예들은 도 10 내지 22를 참조하여 지금 서술될 것이고, 상기 도 10 내지 22는 기판 패널 상에 반도체 다이의 컬럼을 독립적으로 라미네이팅(laminating)하는 라미네이팅 디바이스에 관한 것이다. 본 발명은 많은 서로 다른 형태들로 실시될 수 있고 그리고 여기에서 설명된 실시예들로 제한되도록 해석되지 않아야 한다. 오히려, 이러한 실시예들은, 본 발명이 완성 및 완료되고 본 발명을 통상의 기술자에게 충분히 전달하도록 제공된다. 실제로, 본 발명은 이러한 실시예들의 대안들, 수정들, 및 균등물들을 커버하도록 의도되고, 이러한 실시예들은 첨부된 청구범위들에 의해 정의된 것으로 본 발명의 범위 및 정신 내에 포함된다. 더욱이, 본 발명의 아래의 상세한 설명에서, 많은 특정 세부사항들은 본 발명의 전체적인 이해를 제공하기 위해 서술된다. 하지만, 본 발명은 그와 같은 특정 세부사항들 없이도 실행될 수 있음이 통상의 기술자에게 명확할 것이다.
여기에서 사용될 수 있는 용어들 "상부(top)", "하부(bottom)", "상위(upper)", "하위(lower)"는 단지 편의적인 목적 및 설명의 목적으로 여기서 사용될 수 있고, 그리고 참조되는 아이템들은 위치에서 변경될 수 있으므로, 상기 용어들은 본 발명의 설명을 제한하는 것을 의미하지는 않는다.
본 발명의 실시예는 도 10 및 11의 흐름도, 및 도 12-22의 평면도, 측면도 및 투시도를 참조하여 지금 설명될 것이다. 도 12는 복수의 기판들(202)을 포함하는 기판 패널(200)의 평면도이다. 패널(200)은, 규모의 경제를 달성하는 동시에 다수의 반도체 디바이스들(262)(도 22)에 기판들(202)의 배치 프로세싱(batch processing)를 가능하게 한다. 상기 기판 패널(201) 상의 기판들의 (기판 패널의 폭에 따른 x-방향에서의) 로우들 및 (기판 패널의 폭에 걸친 y-방향에서의) 컬럼들의 수는 단지 예로서 도시되고, 기판들(202)의 로우들 그리고/또는 컬럼들의 수는 다른 실시예들에서 변할 수 있다.
기판들(202)의 단일 컬럼은 (도 12에 대해 90°회전된) 도 13에서 도시되고, 개별 기판(202)의 예는 도 14에서 평면도로 도시된다. 기판(202)은, 인쇄 회로 기판(PCB), 리드프레임 또는 TAB(tape automated bonded) 테이프를 포함하는, 다양한 서로다른 칩 캐리어 매체들일 수 있다. 기판(202)이 PCB인 경우, 상기 기판은 여러 도전층들로 형성될 수 있고, 각 도전층은 유전체 코어로 분리된다. 기판(202) 내의 층들의 수는 대안의 실시예들에서 변할 수 있다.
도 10의 흐름도를 다시 참조하면, 단계 100에서, 기판(202)은 기판(202) 내의 스루-홀 비아들(215)을 정의하기 위해 드릴링(drilling)된다. 비아들(215)(도 14에서 넘버링된 것들 중 일부)은 기판(202)의 서로 다른 층들 사이에서 신호들을 통신하기 위해 제공된다. 도시된 비아들(215)의 수 및 위치들은 예시적인 것이고, 상기 기판은 도면들에서 도시된 것보다 더 많은 비아들(205)을 포함할 수 있으며, 상기 비아들은 도면들에서 도시된 것과는 서로 다른 위치들에 존재할 수 있다.
이후, 컨덕턴스 패턴들은 단계 104에서 상기 코어(들) 상에 제공된 하나 이상의 도전층들에 형성될 수 있다. 상부 및 하부 도전층들 내의 도전층들은, 예를 들어, 실크 스크리닝 및 포토리소그래피를 포함하는 여러 방법들에 의해 형성될 수 있다. 컨덕턴스 패턴의 예는 도 14의 상부 층에 도시된다. 하나 이상의 남은 도전층들은 또한 여기에서 정의된 컨덕턴스 패턴들을 가질 수 있음이 이해된다.
기판(202) 내의 컨덕턴스 패턴(들)은 전기적 트레이스들(216) 및 컨택 패드들(218)(이것들 중 일부가 도면들에서 넘버링된다)을 포함할 수 있다. 도시된 트레이스들(216) 및 컨택 패드들(218)은 예시이고, 상기 기판(202)은 도면들에서 도시된 것보다 더 많은 트레이스들 그리고/또는 컨택 패드들을 포함할 수 있으며, 상기 트레이스들(216) 및 컨택 패드들(218)은 도면들에서 도시된 것과는 서로 다른 배열들로 존재할 수 있다. 다른 구조들은, 예를 들어, 반도체 디바이스(262)의 동작을 테스트하는 테스트 핀들과 같은 컨덕턴스 패턴으로 제공될 수 있다.
상기 기판 패널(200)은 상기 기판(202) 아웃라인의 외부의 시각적인 검사 마킹(inspection marking)들을 추가로 포함할 수 있다. 마킹들(206/208)의 형태들은, 아래에서 설명된 것처럼 시각적 검사 카메라에 의해 식별될 수 있도록 제공된다. 하지만, 마킹들(206 및/또는 208)의 형태들은 단지 예시이고, 다른 실시예들에서 다른 형태들일 수 있다. 시각적인 검사 마킹들(206, 208)의 사용은 아래에서 더 상세하게 설명된다.
도 10을 다시 참조하면, 이후, 상기 기판(202)은 단계(108)에서 AOI(automatic optical inspection)로 검사될 수 있다. 일단 검사되면, 솔더 마스크 층은 단계 112에서 상기 기판(202)의 상부 그리고/또는 하부 표면들에 적용될 수 있다. 상기 솔더 마스크 층(들)은 폴리머로 형성되고, 상기 폴리머는, 상기 컨덕턴스 패턴의 구리 트레이스들에 대한 보호 코팅을 제공하고 솔더가 노출된 컨택 패드들 및 테스트 핀들을 넘어 흘러나오는 것을 방지하며, 그 결과 회로들의 단락을 방지한다.
상기 솔더 마스크 층의 형성 후에, 상기 상부 및 하부 층 상의 (예를 들어 컨택 패드들(218)을 포함하는) 컨덕턴스 패턴의 노출된 부분들은, 알려진 전해질 플레이팅, 무전해 또는 박막 증착 프로세스로 단계 114에서 Ni/Au 층으로 플레이팅될 수 있다.
단계 116에서, 기판(202)은 자동화된 검사 프로세스에서 검사 및 테스트될 수 있고, 단계 120에서, 상기 기판은 전기적인 동작을 체크하기 위해, 그리고 오염, 스크래치들, 및 변색에 대해 최종 시각 검사를 받을 수 있다.
기판(202)이 검사를 통과한다고 가정하면, 이후, 하나 이상의 반도체 다이는 단계 122에서 기판(202)의 상면에 부착될 수 있다. 상기 부착 단계 122의 추가적인 세부사항들은 도 11의 흐름도, 및 도 15, 16 및 17의 평면도, 투시도 및 단면도 각각에 관련하여 설명된다. 단계 142에서, 다이 부착 접착층은 기판의 표면에 적용된다. 상기 다이 부착 접착제는 끈적거리고 반고체상태인 B-스테이지 접착제로서 적용될 수 있지만, 완전히 고체상태인 C-스테이지로 경화되지 않는다. 사용될 수 있는 다이 부착 접착제의 예로는 아블레스틱이라는 상표명을 갖고, 이는 중국, 상하이에 본사를 둔 헨켈 차이나에 의해 제조된다.
단계 114에서, 픽 앤드 플레이스 로봇(미도시)은 반도체 다이(220)를 기판 패널(200)에 운반하고, 도 15의 기판들의 컬럼으로 도시된 것처럼 기판(202) 상의 B-스테이지 부착 접착제 위에 위치시킨다. 상기 픽 앤드 플레이스 로봇은 하나 이상의 위치인식 카메라들을 포함하고, 상기 위치인식 카메라들은 각 기판(202)이 인접한 상기 검사 마킹들(206, 208)의 위치를 검출한다. 이것은 상기 기판상의 x 및 y 방향으로 상기 다이(220)의 포지셔닝을 가능하게 한다.
상기 시각적 위치인식 카메라가 상기 마킹들(206 그리고/또는 208)을 검출할 수 없거나, 또는 일부 다른 문제점이 기판(202)의 특정한 인스턴스(instance)로 검출되면, 픽 앤 플레이스 로봇은 (어떤 다이(220)도 그곳에 존재하지 않는) 그러한 인스턴스를 스킵하고 기판(202)의 다음 인스턴스로 이동한다. 따라서, 도 15의 예에서, 기판(202)의 인스턴스(202a)는 다이(220)를 수용하는 반면에, 기판들의 컬럼의 나머지 인스턴스들은 다이(220)를 수용한다.
상기 다이(220)가 상기 기판(202)에 놓여진 후, C-스테이지 고체로 상기 다이 부착 접착제를 경화시키기 위해 열 및 압력이 다이(220) 및 기판(202)에 적용된다. 일단 상기 다이 부착 접착제가 C-스테이지로 경화되면, 다이(220)가 기판(202)에 고정적으로 부착된다. 기판 패널(200)은 발열 소자를 포함하는 워크 스테이션(도시되지 않음) 상에 지원된다. 단계 146에서, 상기 기판은 상기 다이 부착 접착제에 열을 가하기 위해 가열된다.
단계 146과 함께, 라미네이션 단계 148이 수행되고, 여기에서 상기 다이가 상기 기판에 대해 압력을 받는 동안, 압력이 상기 접착제를 경화시키기 위해 상기 다이의 상면에 적용된다. 본 발명에 따라, 독립적인 라미네이션 헤드들을 포함하는 라미네이팅 디바이스를 사용하여 압력은 다이의 인스턴스들 및 기판에 동시에 독립적으로 적용될 수 있다.
본 발명에 따른 라미네이팅 디바이스(230)의 예는 도 16 내지 18을 참조하여 지금 설명될 것이다. 도 16은 기판들(202)의 4개의 인스턴스들의 컬럼을 갖는 기판 패널(200)의 예를 도시한다. 이러한 실시예에서, 라미네이팅 디바이스(230)는 4개의 라미네이션 유닛들(234, 236, 238 및 240)을 포함하고, 각 라미네이션 유닛들은 컬럼 내의 기판(202) 및 다이(220)의 각 인스턴스의 위치와 매칭한다. 기판들의 컬럼은 대략 4개의 기판들을 포함할 수 있고, 상기 라미테이팅 디바이스(230)는 대응하는 수의 대략적인 라미네이션 유닛들을 포함할 수 있는 것으로 이해된다. 다른 실시예들에서, 라미네이팅 디바이스(230) 상의 라미네이션 유닛들의 수는, 패널(200) 상의 기판들의 컬럼 내의 기판들(202)의 수보다 적을 수 있다.
라미네이션 유닛들(234, 236, 238 및 240) 각각은 서로 동일할 수 있다. 그와 같이, 라미네이션 유닛(234)의 다음의 서술은 라미네이팅 디바이스(230) 내의 다른 라미네이션 유닛들 각각에 적용된다. 도시된 실시예에서, 라미네이션 유닛(234)은 기압식 액츄에이터에 의해 구동될 수 있다. 하지만, 다른 액츄에이터들은 다이(220)의 상면에 압력을 가하도록 라미네이션 유닛(234)의 일부를 작동시키기 위해 이용될 수 있음이 이해된다. 그와 같은 추가 액츄에이터들은 솔레노이드들 및 다른 전자기 모터들을 포함한다.
공기역학이 사용되는 경우, 라미네이션 유닛(234)은 흡입구(246) 및 배기구(248)을 포함하는 구동 실린더(244)를 포함할 수 있다. 제1 호스(274)(도 18)는 흡입구(246)에 연결될 수 있고, 상기 제1 호스는 가압된 가스 공급원(272)에 선택적으로 연결된다. 마찬가지로, 제2 호스(276)는 배기구(248)에 연결될 수 있고, 상기 제2 호스는 가압된 가스 소스(소스(272)일 수 있거나 다른 소스일 수 있음)에 선택적으로 연결된다.
도 17은 드라이브 실린더(244) 내부의 단면도이다. 가압된 가스는 흡입구(246)에 공급될 수 있는 반면, 배기구(248)은 주위 압력에 개방된다. 이러한 경우, 피스톤(271)은 아래 방향으로 구동된다. 피스톤(271)은 차례로 드라이브 샤프트(273)로 연결되고, 드라이브 샤프트(273)는 피스톤(271)과 함께 아래 방향으로 구동된다. 아래에서 설명된 것처럼, 드라이브 샤프트(273)는, 단일 다이(220)에 힘을 가하는 암(252)에 연결된다. 흡입구(246)에 제공된 가압된 가스의 양은 상기 다이(220) 상에 상기 암에 의해 가해진 힘을 제어한다. 상기 아래 방향으로의 힘은 미리 결정된 기간, 예를 들어, 5초 동안 유지될 수 있지만, 상기 아래 방향으로의 힘은 다른 실시예들에서 5초보다 더 길거나 더 짧은 것으로 유지될 수 있다.
미리결정된 기간의 만료 후, 흡입구(246)로의 압력은 주위 압력, 및 배기구(248)에 적용된 압력으로 개방될 수 있다. 이러한 경우에, 피스톤(271) 및 드라이브 샤프트(273)는 윗 방향으로 움직일 수 있어, 다이(220)로부터 상기 암을 제거한다. 드라이브 실린더(244)는, 다른 실시예들에서, 예를 들어, 기압식 솔레노이드 밸브들을 포함하는 다른 공기압 기법들 및 컴포넌트들을 사용하여 동작할 수 있다.
도 16을 다시 참조하면, 드라이브 샤프트(273)는 드라이브 실린더(244)로부터 연장하고, 암(252)에 접속한다. 암(252)은 부착된 라미네이션 헤드(256)를 갖는 베이스(254)에서 종료된다. 베이스(254) 및 라미네이션 헤드(256)는 패널(200) 상에서 사용되는 다이(220)의 풋프린트(footprint)와 매칭한다. 상기에서 언급된 것처럼, 암(252), 베이스(254) 및 라미네이션 헤드(256)는, 상기 라미네이션 패드가 위치되는 상기 다이(220) 상에 라미네이션 헤드(256)가 힘을 가하도록, 흡입구(246)에 가압된 가스를 적용할 때 아래 방향으로 움직인다. 실시예들에서, 라미네이션 헤드(256)는 러버와 같은 하지만 이에 한정되지 않는 연성 재료(pliant material)로 형성될 수 있다. 라미네이션 헤드(256)는 다른 실시예들에서 다른 재료들로 형성될 수 있고, 일반적으로 상기 반도체 다이에 대해 힘을 가하기 위해 반도체 다이와 직접 접하도록 놓여진 컴포넌트들로 폭넓게 정의될 수 있다.
상기 라이네이션 유닛들(234, 236, 238, 240) 각각은, 지지대(260)와 같은 지지대에 장착된다. 상기 지지대(260)는 패널 상의 반도체 다이(220)의 컬럼과 함께 상기 라미네이션 유닛들의 정렬을 가능하게 하도록 상기 기판 패널의 x-y 평면으로의 이동을 위해 장착될 수 있다. 지지대(260)가 장착될 수 있는 이동 테이블들은 이러한 목적으로 알려져 있다. 각 라미네이션 유닛의 라미네이션 헤더들을 다이(220)의 컬럼에 정렬하기 위한 지지대(260)의 이동은 아래에서 더 상세하게 설명된다.
도 18은 상기 라미네이션 유닛들(234, 236, 238, 240)의 동작을 나타내는 블록도이다. 제어기(270)는 제어 신호들을 제공할 수 있고, 라미네이션 유닛들(234, 236, 238, 240)의 각각에 대해 서로 독립적으로 폐루프 피드백 시스템을 구현하기 위한 피드백 신호들을 수신할 수 있다. 제어기(270)는, 각 라미네이션 유닛들의 라인들(274 및 276)을 통해 기압식 실린더(244)에 가스 공급원(272)에 의해 제공된 상기 가스의 압력을 설정하도록 가스 공급원(272)과 통신한다. 라미네이션 유닛들(234, 236, 238, 240)의 각각은 서로 독립적으로 동작하고, 제어기(270)는 서로 다른 압력들을 서로 다른 라미네이션 유닛들에 제공할 수 있고, 그리고/또는 하나 이상의 가스 공급원들(272)로부터 서로 다른 길이의 시간들을 서로 다른 라미네이션 유닛들에 제공할 수 있다.
특히, 라미네이션 유닛들(234, 236, 238, 240) 각각은 반도체 다이 상에 상기 라미네이션 헤드(256)에 의해 가해진 압력을 감지하는 압력 센서(283)(도 18에서 개략적으로 도시됨)를 포함한다. 이러한 정보는 초당 수회 상기 제어기(270)에 중계될 수 있다(하지만, 상기 압력 판독들은 다른 실시예들에서 대략적으로 더 빈번하게 전달될 수 있다).
종래 기술로 알려진 것처럼, 일부 반도체 다이는 다른 것들보다 더 두꺼울 수 있거나, 또는 다른 것들보다 더 높게 기판 패널 위로 연장될 수 있다. 예를 들어, 도 19는 다른 다이(220b)보다 더 높게 연장하는 다이(220a)를 도시한다. 상기 각각의 라미네이션 유닛들 상의 상기 라미네이션 헤드들(256)이 더 아래로 내려가고 다이의 컬럼 내의 상기 다이에 압력을 가할 때, 더 높은 다이(220a) 상의 라미네이션 헤드(256a)는 더 낮은 다이(220b) 상의 라미네이션 헤드(256b)보다 더 빠르게 요구된 목표 힘(target force)에 도달할 것이다. 목표 힘은, 예를 들어, 30N일 수 있지만, 상기 목표 힘은 다른 실시예들에서 30N보다 더 높거나 낮을 수 있다.
각 라미네이션 유닛 상의 압력 센서(280)는 다른 라미네이션 유닛들의 압력을 독립적으로 측정한다. 각 압력 센서(280)는 압력 판독들을 상기 제어기(270)에 리턴하고, 그리고 상기 목표 힘이 도달되었음을 주어진 압력 센서가 나타낼 때, 상기 제어기는 상기 라미네이션 유닛에 대해 상기 라미네이션 헤드의 추가적인 아래 방향으로의 움직임을 중단할 수 있다. 따라서, 도 19의 예에서, 라미네이션 헤드(256a)를 갖는 라미네이션 유닛(236)은 라미네이션 헤드(256b)를 갖는 라미네이션 유닛(238) 이전의 아래 방향으로의 움직임을 중단할 수 있다. 이러한 방식으로, 상기 다이가 서로 다른 높이들에서 패널(200)의 표면 위로 연장하는 경우라도, 각 라미네이션 헤드(256)가 관련된 다이(220) 상에 동일한 목표 힘을 제공하도록 서로 독립적으로 상기 라미네이션 유닛들을 제어한다.
위에서 언급한 바와 같이, 상기 기판 패널은 시각적 검사 마킹들(206 그리고/또는 208)을 포함할 수 있다. 라미네이션 유닛들(234, 236, 238, 240) 중 하나 이상은, 라미네이션 유닛들(234, 236, 238, 240)의 컬럼을 기판 패널(200)의 x-y 평면 내의 다이(220)의 컬럼으로 정렬하기 위해 (도 18에 개략적으로 도시된) 카메라를 더 포함할 수 있다. 위에서 언급한 바와 같이, 지지대(260)는 패널(200)의 x-y 평면으로의 이동을 위해 장착될 수 있다. 카메라(282)는 시각적 검사 마킹들(206 그리고/또는 208)에 관련된 지지대(260) 및 라미네이션 유닛(234, 236, 238, 240)의 위치를 검출할 수 있고, 지지대(260) 및 라미네이션 유닛들을 다시 위치시킬 수 있다. 이것은 각 라미네이션 유닛의 라미네이션 헤드들(256)이 다이의 컬럼 내의 각각의 다이(220) 위에 함께 정렬되도록 한다.
다이의 컬럼 내의 다이(220) 사이의 간격은 일반적으로 고정되고 알려진다. 하나의 라미네이션 헤드(256)가 다이(220) 위에 정렬될 때, 나머지 라미네이션 헤드들(256)이 각각의 다이(220) 위에 유사하게 정렬되도록, 상기 라미네이션 유닛들은 서로에 대해 고정된 간격을 가질 수 있고, 지지대(260) 상에서 함께 이동할 수 있다. 각 라미네이션 유닛(234, 236, 238, 240)이 지지대(260) 상에 장착될 수 있어, 각 라미네이션 유닛은 다른 실시예들에서 다른 라미네이션 암들에 관련하여 독립적인 x-y 위치조정을 가능하게 한다.
단일 카메라(282)가 도 18에서 개략적으로 도시되지만, 상기 라미네이션 유닛들 중 하나 이상은, 라미네이션 유닛들(234, 236, 238, 240)을 상기 기판 패널(200) 상의 시각적 검사 마킹들(206)로의 정렬에 도움을 주도록 다른 실시예들에서 하나 보다 많은 카메라를 포함할 수 있다.
도 11의 단계 148을 다시 참조하면, 목표 압력(target pressure)은 미리결정된 기간, 예를 들어, 5초 동안(이 시간은 다른 실시예들에선 5초보다 더 길거나 짧을 수 있다) 각 라미네이션 헤드들(256)에 의해 컬럼 내의 상기 다이(220) 각각에 적용된다. 목표 압력이 다른 것들에 관련하여 하나의 다이(220) 상에서 더 빠르게 도달할 수 있기에, 컬럼 내의 각각에 다이에 적용된 압력은 동시에 모두 종결되지 않을 수 있다. 하지만, 목표 압력이 미리결정된 기간 동안 컬럼 내의 다이의 각각에 적용되면, 각 다이(220)와 기판(202) 사이의 다이 부착 접착제는 C-스테이지 접착제로 충분히 경화될 수 있다. 이 시점에서, 상기 다이 부착 접착제는 상대적으로 불용불융성(insoluble and infusible)이고, 상기 다이는 상기 기판상에 견고하게 라미네이트된다.
패널(200) 상의 전체 컬럼의 라미네이션이 완료된 후, 다이의 다음 컬럼이 상기 라미네이션 유닛들 사이에 위치될 수 있도록 상기 패널은 전진될 수 있다. 그때, 다이(220)의 다음 컬럼은 위에서 언급한 바와 같이, 라미네이션 헤드들의 열 및 압력하에서 라미네이트된다. 도 16에 도시된 것처럼, 상기 기판 패널은, 다이(220)의 컬럼들 각각은 상기 라미네이션 유닛들 사이에서 연속적으로 위치설정될 수 있도록 상기 기판 패널의 전진을 가능하게 하는 방식으로 레일들(264 및 266) 사이에 제공될 수 있다.
도 16이 다이(220)의 전체 컬럼에 대응하는 라미네이션 유닛들(234, 236, 238, 240)의 단일 로우를 도시하지만, 다이(220)의 다수의 컬럼들이 동시에 라미네이트될 수 있도록 라미네이트 유닛들의 하나의 로우가 제공될 수 있음이 이해된다. 더욱이, 반도체 다이의 컬럼에 대응하는 라미네이션 유닛들을 갖는 대신에, 상기 라미네이션 유닛들은 반도체 다이의 로우에 대응할 수 있다. 이러한 실시예에서, 상기 라미네이션 유닛들은 다이(220)의 로우를 라미네이트할 수 있고, 패널(200)의 모든 로우들이 라미네이트될 수 있을 때까지, 계속해서 다음 로우로 전달할 것이다. 또한, 패널(200) 상의 컬럼 내에 기판들이 존재하는 것보다 로우 내의 더 적은 라미네이션 유닛들이 존재할 수 있다고 고려된다. 이러한 실시예에서, 라미네이션 유닛들(234, 236, 238, 240) 그리고/또는 기판 패널(200)이 x 및 y 방향 모두로 이동을 위해 장착될 수 있다.
위에서 언급한 바와 같이, 다이의 컬럼 내의 각 다이(220)가 서로 독립적으로 각 기판들 상에서 라미네이트될 수 있음은 라미네이팅 디바이스(230)의 특징이다. 이것은, 컬럼 내의 각 다이(220)가 서로 독립적으로 목표 압력 및 기간에서 제어되는 것을 가능하게 한다.
위에서 언급한 바와 같이, 기판들의 컬럼 내의 하나 이상의 기판들이 반도체 다이를 수용하지 못하는 여러가지 원인들이 존재할 수 있다. 종래의 단일 라미네이션 헤드들에 있어, 이러한 것은 의도된 것보다 더 큰 힘을 견디는 그러한 컬럼 내의 반도체 다이에서 초래된다. 하지만, 본 발명의 독립적으로 동작하는 라미네이션 헤드들로 인해, 이러한 문제는 해결된다. 도 20은, 컬럼 내의 기판들 중 하나가 다이(220)를 수용할 수 없는 예를 나타낸다. 하지만, 라미네이션 헤드들(256)의 각각이 독립적으로 제어되기에, 각각은 요구된 목표 힘 F1을 적용할 수 있고, 이러한 요구된 목표 힘 F1은 기판(202) 및 다이(220)에 의한 동일한 그리고 대향하는 힘 F1에 의해 충족된다. 도 20의 예에서, 라미네이션 헤드(256a)는 어떠한 힘도 가하지 못한다. 컬럼 내의 모든 다이는 일반적으로 동일한 목표 힘 F1을 수용할 수 있다. 하지만, 필요하면, 본 발명은 서로 다른 힘들이 칼럼 내의 서로 다른 다이(220)에 제어가능하게 적용되게 한다.
배경기술 섹션에서 또한 언급된 것처럼, 단일의 라미네이션 헤드는 일반적으로, 상기 단일 헤드가 기판 패널에 평행하도록 배열되는 레지스트레이션(registration) 단계를 필요로 한다. 상기 단계는, 라미네이팅 디바이스(230)가 평행이 아닐지라도, 각 헤드(256)가 독립적으로 제어되는 본 발명을 사용하여 생략될 수 있다. 따라서, 기껏해야, 단일 라미네이션 헤드는, 도 21에서 도시된 것처럼, 각 다이 위에 경미한 기울어짐(skew)을 가질 수 있다. 하나의 라미네이션 헤드(256)의 오정렬은 임의의 다른 라미네이션 헤드(256)의 정렬에 영향을 미치지 않는다. 라미네이션 헤드(256)는 연성 재료(pliant material)로 형성되기에, 라미네이션 유닛이 도 21에서 도시된 것처럼 반도체 다이(220)에 경미하게 치우쳐있는 경우라도 다이(220)에 대해 평평하게 놓일 수 있다.
라미네이팅 디바이스(230)가 반도체 다이(220)를 기판(202) 상에 라미네이팅하는 것에 대하여 위에서 기술하였다. 라미네이팅 디바이스(230)가 또한 제1 반도체 다이(220)를 제2 반도체 다이(220) 상에, 그리고 모든 반도체 다이(220)를 다이 스택 내의 서로에 대해 라미네이트하기 위해 사용될 수 있다. 따라서, 상기 라미네이팅 디바이스는, 예를 들어, 단일 다이를 기판에, 2개의 다이를 서로에 대해 그리고 상기 기판에, 4개의 다이를 서로에 대해 그리고 기판에, 8개의 다이를 서로에 대해 그리고 상기 기판에 라미네이트하기 위해 사용될 수 있다. 예들에서, 이러한 다이는 플래시 메모리 다이일 수 있다. 제어기 다이는 또한 라미네이팅 디바이스(230)를 사용하여 상기 기판에 또는 상기 다이 스택에 라미네이트될 수 있다. 상기 제어기 다이는 예를 들어 ASIC일 수 있다.
위에서 언급한 바와 같이, 다이를 부착하고 라미네이팅한 후, 하나 이상의 반도체 다이는 그때 단계 126에서 기판(202)에 배선 결합될 수 있다. 단계 128에서, 반도체 디바이스(262)는, 반도체 다이 및 배선 결합들을 보호하기 위해 사용된 몰딩 컴파운드의 흐르는 성질(flow property)들을 더 양호하게 하도록 입자를 제거하고 상기 표면의 습윤성을 개선하기 위해 플라즈마 세척 프로세스를 수행할 수 있다.
다이(220)가 장착되고 그리고 기판들(202)에 배선 결합된 후, 다이(220) 및 배선 결합들은 단계 132에서 몰딩 컴파운드(249)(도 22)로 캡슐화될 수 있다. 실시예들에서, 상기 몰딩 컴파운드는, 예를 들어, 일본의 니또 덴코 코포레이션 제품으로 알려진 엑폭시를 사용하여, 트랜스퍼 몰딩에 의해 또는 FFT(Flow Free Thin) 압축 몰딩에 의해 형성될 수 있다.
캡슐화 이후, 상기 반도체 디바이스들(262)은 도 22에서 도시된 것처럼 상기 완료된 반도체 디바이스(262)를 형성하기 위해 단계 134에서 패널(200)로부터 싱귤레이트될 수 있다. 실시예들에서, 디바이스(262)는 플래시 메모리 디바이스일 수 있지만, 상기 디바이스(262)는 다른 실시예들에서 다른 반도체 패키지들일 수 있다.
각 디바이스(262)는 소잉(sawing), 워터 젯 커팅(water jet cutting), 레이저 커팅(laser cutting), 워터 가이드 레이저 커팅(water guided laser cutting), 드라이 미디어 커팅(dry media cutting) 및 다이아몬드 코팅 와이어 커팅(diamond coating wire cutting)을 포함하는 다수의 커팅 방법들 중 임의의 것에 의해 싱귤레이트될 수 있다. 직선 커팅들은 일반적으로 직사각형 또는 정사각형 디바이스(262)을 정의하지만, 디바이스(262)는 본 발명의 다른 실시예들에서 직사각형 및 정사각형과는 다른 형태들을 가질 수 있음이 이해된다.
일단 디바이스들(262) 상에서 커팅이되면, 상기 디바이스들은, 상기 패키지들이 적절하게 기능하는지를 결정하기 위해 단계 138에서 테스트될 수 있다. 당업계에 알려진 것처럼, 그와 같은 테스팅은 전기 테스팅, 번 인(burn in) 및 다른 테스트들을 포함할 수 있다. 상기 디바이스들은 단계 140에서 리드 내에서 선택적으로 감싸질 수 있다.
요약하면, 일 실시예에서, 본 발명은 기판 패널 상의 기판들에 반도체 다이(semiconductor die)를 라미네이트(laminate)하는 라미네이팅 디바이스에 관한 것으로, 상기 라미네이팅 디바이스는 복수의 라미네이션 유닛들을 포함하고, 상기 복수의 라미네이션 유닛들 내의 각 라미네이션 유닛은 액츄에이터(actuator) 및 라미네이션 헤드를 포함하고, 상기 액츄에이터는 반도체 다이 상에 힘을 가하도록 상기 라미네이션 헤드를 작동시키고, 상기 복수의 라미네이션 유닛들의 라미네이션 헤드들은 서로 독립적으로 작동된다.
다른 실시예에서, 본 발명은 기판 패널 상의 기판들에 반도체 다이를 라미네이트하는 라미네이팅 디바이스에 관한 것으로, 상기 라미네이팅 디바이스는 1열의 라미네이션 유닛들을 포함하고, 상기 1열의 라미네이션 유닛들 내의 각 라미네이션 유닛은 액츄에이터 및 라미네이션 헤드를 포함하고, 상기 액츄에이터는 미리결정된 시간동안 반도체 다이 상에 미리결정된 힘을 가하도록 상기 라미네이션 헤드를 작동시키고, 제1 반도체 다이에 대한 제1 라미네이션 헤드의 미리결정된 힘 그리고/또는 미리결정된 시간은 제2 반도체 다이에 대한 제2 라미네이션 헤드의 미리결정된 힘 그리고/또는 미리결정된 시간과는 독립적으로 제어된다.
또 다른 실시예에서, 본 발명은 반도체 디바이스들의 패널에 관한 것으로, 기판들의 제1, 제2 및 제3 인스턴스(instance) - 상기 제1 및 제2 인스턴스는 상기 패널 상의 기판들의 로우에 따라 서로 인접하고, 상기 제1 및 제3 인스턴스는 상기 패널 상의 기판들의 컬럼에 따라 서로 인접하며 - 와; 그리고 기판들의 제1, 제2 및 제3 인스턴스 상에 각각 라미네이트된 제1, 제2 및 제3 반도체 다이를 포함하고, 상기 제1 반도체 다이는, 상기 제2 및 제3 반도체 다이가 라미네이트되는 힘 및 시간에 독립적인 힘 및 시간 중 적어도 하나로 라미네이트된다.
다른 실시예에서, 본 발명은 반도체 디바이스들의 패널로부터 싱귤레이트(singulate)되는 반도체 디바이스에 있어서, 상기 반도체 디바이스는 기판과; 그리고 반도체 다이를 포함하고, 상기 반도체 다이는, 제2 반도체 다이가 제2 기판 상에 라미네이트되는 힘과는 독립적으로 제어되는 힘으로 상기 기판 상에 라미네이트되고, 상기 제2 반도체 다이 및 제2 기판은 상기 패널 상의 로우에서 상기 기판 및 반도체 다이에 인접하여 배치되고, 상기 반도체 다이는, 제3 반도체 다이가 제3 기판 상에 라미네이트되는 힘과는 독립적으로 제어되는 힘으로 상기 기판 상에 라미네이트되고, 상기 제3 반도체 다이 및 제3 기판은 상기 패널 상의 컬럼에서 상기 기판 및 반도체 다이에 인접하여 배치된다.
본 발명의 이전의 상세한 설명은 설명과 서술의 목적으로 표시된다. 개시된 정확한 형태로 본 발명을 제한하거나 배제하는 것이 의도되지 않는다. 많은 수정들 및 변형들이 상기 교시의 관점에서 가능하다. 상기 실시예들은 본 발명의 원리들 및 실제 응용을 가장 잘 설명하기 위해 선택되었고, 그 결과 통상의 기술자로 하여금 여러 실시예들로 그리고 고려된 특별한 사용에 적합하도록 여러 변형들로 본 발명을 가장 잘 사용하도록 할 수 있다. 본 발명의 범위는 첨부된 청구범위들에 의해 한정되도록 의도된다.

Claims (20)

  1. 기판 패널 상의 기판들에 반도체 다이(semiconductor die)를 라미네이트(laminate)하는 라미네이팅 디바이스에 있어서,
    복수의 라미네이션 유닛들을 포함하고,
    상기 기판 패널은 상기 기판 패널의 길이에 따라 배향된 기판들의 복수의 로우(row)들, 및 상기 기판 패널의 폭(width)에 따라 배향된 복수의 컬럼(column)들을 포함하고,
    상기 복수의 라미네이션 유닛들 내의 각 라미네이션 유닛은 액츄에이터(actuator) 및 라미네이션 헤드를 포함하고, 상기 액츄에이터는 반도체 다이 상에 힘을 가하도록 상기 라미네이션 헤드를 작동시키고, 상기 복수의 라미네이션 유닛들의 라미네이션 헤드들은 서로 독립적으로 작동되며,
    상기 복수의 라미네이션 유닛들은 기판들의 컬럼 또는 기판들의 로우 중 하나에 따라 배향되는 것을 특징으로 하는 것을 특징으로 하는 라미네이팅 디바이스.
  2. 제1항에 있어서,
    제어기를 더 포함하고,
    상기 제어기는 상기 라미네이션 유닛들을 서로 독립적으로 제어하는 것을 특징으로 하는 라미네이팅 디바이스.
  3. 제1항에 있어서,
    상기 액츄에이터는 기압식 액츄에이터(pneumatic actuator)인 것을 특징으로 하는 라미네이팅 디바이스.
  4. 제1항에 있어서,
    상기 라미네이션 헤드들 각각은 반도체 다이 상에 힘을 가하도록 제어될 수 있고, 제1 반도체 다이 상의 제1 라미네이션 헤드에 의해 가해진 힘은 제2 반도체 다이 상의 제1 라미네이션 헤드에 의해 가해진 힘과는 독립적으로 제어되는 것을 특징으로 하는 라미네이팅 디바이스.
  5. 제1항에 있어서,
    상기 라미네이션 헤드들 각각은 미리 결정된 기간동안 반도체 다이 상에 힘을 가하도록 제어될 수 있고, 가해진 힘이 제1 반도체 다이 상의 제1 라미네이션 헤드에 의해 가해지는 제1 기간은, 가해진 힘이 제2 반도체 다이 상의 제2 라미네이션 헤드에 의해 가해지는 제2 기간과는 독립적으로 제어되는 것을 특징으로 하는 라미네이팅 디바이스.
  6. 제1항에 있어서,
    상기 복수의 라미네이션 유닛들은 상기 기판들의 컬럼에 따라 배향되는 것을 특징으로 하는 라미네이팅 디바이스.
  7. 제6항에 있어서,
    상기 컬럼 내의 모든 기판들보다는 적은 기판들이 반도체 다이를 수용하고, 상기 라미네이팅 디바이스 내의 각 라미네이션 헤드는 기판들의 컬럼 내의 상기 반도체 다이 상에 미리결정된 목표 압력(target pressure)을 가하는 것을 특징으로 하는 라미네이팅 디바이스.
  8. 제1항에 있어서,
    상기 복수의 라미네이션 유닛들은 상기 기판들의 로우에 따라 배향되는 것을 특징으로 하는 라미네이팅 디바이스.
  9. 기판 패널 상의 기판들에 반도체 다이를 라미네이트하는 라미네이팅 디바이스에 있어서,
    1열의 라미네이션 유닛들 - 상기 1열의 라미네이션 유닛들 내의 각 라미네이션 유닛은 액츄에이터 및 라미네이션 헤드를 포함하고, 상기 액츄에이터는 미리결정된 시간동안 반도체 다이 상에 미리결정된 힘을 가하도록 상기 라미네이션 헤드를 작동시키고, 제1 반도체 다이에 대한 제1 라미네이션 헤드의 미리결정된 힘 또는 미리결정된 시간은 제2 반도체 다이에 대한 제2 라미네이션 헤드의 미리결정된 힘 또는 미리결정된 시간과는 독립적으로 제어되며 - 과; 그리고
    각 라미네이션 유닛 상에 압력 센서를 포함하고,
    제1 라미네이션 유닛 상의 제1 압력 센서는, 제2 라미네이션 유닛 상의 제2 압력 센서와는 독립적으로 반도체 다이 상의 제1 라미네이션 헤드의 압력을 측정하며,
    상기 기판 패널은 상기 기판 패널의 길이에 따라 배향된 기판들의 복수의 로우들, 및 상기 기판 패널의 폭에 따라 배향된 복수의 컬럼들을 포함하는 것을 특징으로 하는 라미네이팅 디바이스.
  10. 삭제
  11. 제9항에 있어서,
    상기 기판 패널은 시각적 검사 마킹들(visual inspection markings)을 포함하고, 상기 1열의 라미네이션 유닛들은, 상기 1열의 라미네이션 유닛들을 복수의 반도체 다이에 위치시키기 위해 상기 시각적 검사 마킹들을 식별하는 적어도 하나의 카메라를 포함하는 것을 특징으로 하는 라미네이팅 디바이스.
  12. 제9항에 있어서,
    상기 1열의 라미네이션 유닛들은 상기 기판 패널의 x-y 평면에 평행하게 이동(translate)하도록 장착되는 것을 특징으로 하는 라미네이팅 디바이스.
  13. 제12항에 있어서,
    상기 1열의 라미네이션 유닛들은 함께 이동(translate)하도록 장착되는 것을 특징으로 하는 라미네이팅 디바이스.
  14. 반도체 디바이스들의 패널에 있어서,
    기판들의 제1, 제2 및 제3 인스턴스(instance) - 상기 제1 및 제2 인스턴스는 상기 패널 상의 기판들의 로우에 따라 서로 인접하고, 상기 제1 및 제3 인스턴스는 상기 패널 상의 기판들의 컬럼에 따라 서로 인접하며 - 와; 그리고
    기판들의 제1, 제2 및 제3 인스턴스 상에 각각 라미네이트된 제1, 제2 및 제3 반도체 다이를 포함하고,
    상기 제1 반도체 다이는, 상기 제2 및 제3 반도체 다이가 라미네이트되는 힘 및 시간에 독립적인 힘 및 시간 중 적어도 하나로 라미네이트되며,
    상기 패널은 상기 패널의 길이에 따라 배향된 기판들의 복수의 로우들, 및 상기 패널의 폭에 따라 배향된 복수의 컬럼들을 포함하는 것을 특징으로 하는 반도체 디바이스들의 패널.
  15. 제14항에 있어서,
    상기 제1, 제2 및 제3 반도체 다이는, 배선 결합들에 의해 상기 제1, 제2 및 제3 인스턴스에 전기적으로 결합되는 것을 특징으로 하는 반도체 디바이스들의 패널.
  16. 제14항에 있어서,
    상기 제1, 제2 및 제3 반도체 다이는, 몰딩 컴파운드로 상기 패널 상에서 캡슐화되는 것을 특징으로 하는 반도체 디바이스들의 패널.
  17. 제14항에 있어서,
    상기 반도체 디바이스들의 패널로부터 반도체 디바이스가 싱귤레이트(singulate)되며;
    상기 반도체 디바이스는:
    기판과; 그리고
    반도체 다이를 포함하며,
    상기 반도체 다이는, 제2 반도체 다이가 제2 기판 상에 라미네이트되는 힘과는 독립적으로 제어되는 힘으로 상기 기판 상에 라미네이트되고, 상기 제2 반도체 다이 및 제2 기판은 상기 패널 상의 로우에서 상기 기판 및 반도체 다이에 인접하여 배치되고, 상기 반도체 다이는, 제3 반도체 다이가 제3 기판 상에 라미네이트되는 힘과는 독립적으로 제어되는 힘으로 상기 기판 상에 라미네이트되고, 상기 제3 반도체 다이 및 제3 기판은 상기 패널 상의 컬럼에서 상기 기판 및 반도체 다이에 인접하여 배치되는 것을 특징으로 하는 반도체 디바이스들의 패널.
  18. 제17항에 있어서,
    상기 반도체 다이는 배선 결합들에 의해 상기 기판들에 전기적으로 연결되는 것을 특징으로 하는 반도체 디바이스들의 패널.
  19. 제17항에 있어서,
    상기 반도체 다이는 몰딩 컴파운드로 상기 기판 상에서 캡슐화되는 것을 특징으로 하는 반도체 디바이스들의 패널.
  20. 제17항에 있어서,
    상기 반도체 디바이스는 플래시 메모리 디바이스인 것을 특징으로 하는 반도체 디바이스들의 패널.
KR1020147034350A 2012-05-07 2012-05-07 독립적인 드라이브들을 갖는 반도체 다이 라미네이팅 디바이스 KR101655353B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2012/075126 WO2013166641A1 (en) 2012-05-07 2012-05-07 Semiconductor die laminating device with independent drives

Publications (2)

Publication Number Publication Date
KR20150013716A KR20150013716A (ko) 2015-02-05
KR101655353B1 true KR101655353B1 (ko) 2016-09-07

Family

ID=49550048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147034350A KR101655353B1 (ko) 2012-05-07 2012-05-07 독립적인 드라이브들을 갖는 반도체 다이 라미네이팅 디바이스

Country Status (5)

Country Link
US (1) US9331045B2 (ko)
KR (1) KR101655353B1 (ko)
CN (1) CN104603923B (ko)
TW (1) TWI515807B (ko)
WO (1) WO2013166641A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods
KR102167504B1 (ko) 2015-11-05 2020-10-20 삼성디스플레이 주식회사 표시장치의 제조장치
KR102225956B1 (ko) * 2018-10-19 2021-03-12 세메스 주식회사 다이 본딩 장치, 기판 본딩 장치, 다이 본딩 방법 및 기판 본딩 방법
CA3150339A1 (en) 2019-09-12 2021-03-18 Brian W. Donovan TISSUE MODULATION SYSTEMS AND METHODS

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101795541A (zh) * 2010-01-15 2010-08-04 友达光电股份有限公司 压着装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680617A (en) 1984-05-23 1987-07-14 Ross Milton I Encapsulated electronic circuit device, and method and apparatus for making same
TW381236B (en) 1995-07-07 2000-02-01 Docusystem Inc Integrated circuit chip card and the method and system for the manufacture same
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
CN1919598A (zh) 2005-08-26 2007-02-28 智慧光科技股份有限公司 以温压合方法贴合具有复合电子组件的ic卡的制作流程
JP4509014B2 (ja) 2005-12-07 2010-07-21 芝浦メカトロニクス株式会社 基板貼合装置
US20070158799A1 (en) 2005-12-29 2007-07-12 Chin-Tien Chiu Interconnected IC packages with vertical SMT pads
US20070235848A1 (en) 2006-03-29 2007-10-11 Chih-Chin Liao Substrate having conductive traces isolated by laser to allow electrical inspection
US7868445B2 (en) 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101795541A (zh) * 2010-01-15 2010-08-04 友达光电股份有限公司 压着装置

Also Published As

Publication number Publication date
CN104603923B (zh) 2017-08-11
CN104603923A (zh) 2015-05-06
TWI515807B (zh) 2016-01-01
TW201349363A (zh) 2013-12-01
US20150115479A1 (en) 2015-04-30
WO2013166641A1 (en) 2013-11-14
US9331045B2 (en) 2016-05-03
KR20150013716A (ko) 2015-02-05

Similar Documents

Publication Publication Date Title
TWI574332B (zh) 半導體裝置及其形成方法
US10236276B2 (en) Semiconductor device including vertically integrated groups of semiconductor packages
KR101933364B1 (ko) 반도체 다이를 매립 및/또는 이격시키기 위한 독립적인 필름을 포함하는 반도체 디바이스
US7550834B2 (en) Stacked, interconnected semiconductor packages
US8373268B2 (en) Semiconductor package including flip chip controller at bottom of die stack
US7615409B2 (en) Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
KR102044092B1 (ko) 도전 범프 상호 연결을 포함하는 반도체 장치
KR101655353B1 (ko) 독립적인 드라이브들을 갖는 반도체 다이 라미네이팅 디바이스
US20080305576A1 (en) Method of reducing warpage in semiconductor molded panel
US20080305306A1 (en) Semiconductor molded panel having reduced warpage
US11031372B2 (en) Semiconductor device including dummy pull-down wire bonds
US20070163109A1 (en) Strip for integrated circuit packages having a maximized usable area
WO2014114003A1 (en) Semiconductor device including embedded controller die and method of making same
CN112151514A (zh) 包括垂直堆叠半导体管芯的半导体器件
KR20190002278A (ko) 핀 커패시턴스를 감소시키는 제어 스위치를 포함하는 반도체 장치
JP4782177B2 (ja) チップ積層体の製造装置
JP2008004945A (ja) 半導体チップボンディング方法
WO2008002836A2 (en) Stacked, interconnected semiconductor packages

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant