JP2015220398A - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP2015220398A
JP2015220398A JP2014104366A JP2014104366A JP2015220398A JP 2015220398 A JP2015220398 A JP 2015220398A JP 2014104366 A JP2014104366 A JP 2014104366A JP 2014104366 A JP2014104366 A JP 2014104366A JP 2015220398 A JP2015220398 A JP 2015220398A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor module
electrode plate
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014104366A
Other languages
English (en)
Other versions
JP6248803B2 (ja
Inventor
堀　元人
Motohito Hori
元人 堀
高橋　良和
Yoshikazu Takahashi
良和 高橋
池田　良成
Yoshinari Ikeda
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014104366A priority Critical patent/JP6248803B2/ja
Priority to US14/695,276 priority patent/US9209099B1/en
Publication of JP2015220398A publication Critical patent/JP2015220398A/ja
Application granted granted Critical
Publication of JP6248803B2 publication Critical patent/JP6248803B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1711—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/173—Connection portion, e.g. seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】非絶縁型のパワー半導体モジュールにおいて、半導体チップからの放熱特性を向上させ、同時に過度な荷重が半導体チップに加わることを防止する。【解決手段】パワー半導体モジュール１は、絶縁体で構成された枠体９と、金属で構成され、枠体９の第１開口部に固定された第１電極板２と、第１電極板２に電気的かつ機械的に接続された半導体チップ３と、第１電極板２の主面に固定された絶縁基板４と、半導体チップ３のおもて面電極と絶縁基板４の回路板４３との間を電気的に接続する配線部材７と、枠体９の第２開口部に固定された第２電極板１０と、凸部を有する第１面と、第１面の反対側に位置する第２面を有し、凸部が絶縁基板４の回路板４３に電気的かつ機械的に接続され、第２面が第２電極板１０に電気的かつ機械的に接続され、第１面から第２面にかけて先細り形状を有する金属ブロック１１を備える。【選択図】図１

Description

本発明は、パワー半導体モジュールに関する。
圧接によって電極を外部回路に接続して小型化と配線の低インピーダンス化を図った平形半導体装置がある。平形半導体装置は、例えば特許文献１に記載されている。
平形半導体装置の一例を図８に断面図で示す。パワー半導体モジュール１０１は、金属製の電極板１０２を備えている。この電極板１０２上には、半導体チップ１０３が電気的かつ機械的に接続されている。図示した例では、半導体チップ１０３はパワーＭＯＳＦＥＴであって、電極板１０２上に複数個が設けられている。半導体チップ１０３の裏面にあるドレイン電極と電極板１０２とが、図示しない導電性の接合材、例えばはんだにより接合されている。
電極板１０２上には、半導体チップ１０３とは別に、絶縁基板１０４が接合されている。絶縁基板１０４は、絶縁板１４１と、金属板１４２と、回路板１４３からなる。金属板１４２は、絶縁板１４１の一方の面に設けられ、絶縁基板と図示しない接合材、例えばはんだにより接合されている。また、回路板１４３は、絶縁板１４１のもう一方の面に設けられ、所定の回路を構成している。
また、絶縁基板１０４の回路板１４３に、金属ブロック１１０の下面が電気的かつ機械的に接続される。さらに金属ブロック１１０の上面は、蓋１１１よりも外方に突出し、パワー半導体モジュール１０１の電極を兼ねている。半導体チップ１０３及び絶縁基板１０４は、例えば熱硬化性樹脂である封止材１０８により封止される。
半導体チップ１０３と絶縁基板１０４とを電気的に接続するために、半導体チップ１０３のおもて面にあるソース電極と回路板１４３とが、ボンディングワイヤ１０７により接続されている。また、半導体チップ１０３のおもて面にあるゲート電極と回路板１４３とが、ボンディングワイヤ１０７により接続されている。
図８に示したパワー半導体モジュール１０１は、それ自体には外部との絶縁機能を有さず、当該パワー半導体モジュール１０１が取り付けられる装置に別途パワー半導体モジュール１０１用の絶縁機能が必要となる。すなわちパワー半導体モジュール１０１は、非絶縁型のパワー半導体モジュールである。
従来のパワー半導体モジュール１０１に電流を流したときに、半導体チップ１０３から生じた熱は、電極板１０２からの放熱が支配的であった。これは、電極板１０２とは反対側の半導体チップ１０３のおもて面からの放熱は、封止材１０８やボンディングワイヤ１０７の熱抵抗が大きいため、放熱にはほとんど寄与しないためである。そのため、半導体チップ１０３からの放熱には限界があった。
基板上に設けられた半導体素子の上面電極層がコンタクト端子に接触するようにした平型圧接構造パッケージに関し、コンタクト端子と半導体素子との間に熱応力緩和部材を介在させたものがある（特許文献２）。特許文献２に記載のパワー半導体モジュールは、半導体素子からの熱が基板のみならずコンタクト端子からも放熱できるので、放熱性が特許文献１に記載のパワー半導体モジュールより向上していると考えられる。
しかしながら、特許文献２に記載のパワー半導体モジュールは、当該パワー半導体モジュールを圧接して使用した時に、コンタクト端子からの荷重が直線的に半導体素子に加わるため、半導体素子に過度な荷重が加わるおそれがあった。
特開平１−１２２１４６号公報 特開２０１３−１４９７６２号公報
本発明は、上記の問題を有利に解決するものであり、パワー半導体モジュールの上下の電極から効果的に放熱させることができ、かつ、パワー半導体モジュールを使用したときに過度な荷重が半導体チップに加わることを回避したパワー半導体モジュールを提供することを目的とする。
本発明のパワー半導体モジュールは、絶縁体で構成され、第１開口部および第２開口部を有する枠体と、金属で構成され、該枠体の第１開口部に固定された第１電極板と、おもて面電極および裏面電極を有し、該裏面電極が該第１電極板に電気的かつ機械的に接続された半導体素子と、回路板、絶縁板、金属板が積層して構成され、該金属板が該第１電極板の主面に固定された絶縁基板と、該半導体素子のおもて面電極と該絶縁基板の回路板との間を電気的に接続する配線部材と、金属で構成され、該枠体の第２開口部に固定された第２電極板と、凸部を有する第１面と該第１面の反対側に位置する第２面を有し、該凸部が該絶縁基板の回路板に電気的かつ機械的に接続され、該第２面が該第２電極板に電気的かつ機械的に接続され、該第１面から該第２面にかけて先細り形状を有する金属ブロックとを備えている。
本発明のパワー半導体モジュールによれば、金属ブロックが先細り形状を有しているから、金属ブロックを介して半導体チップのおもて面からも放熱させることができる。また、半導体チップに直線的な荷重が加わることを回避することができるため、信頼性の高いパワー半導体モジュールが実現できる。
本発明の実施形態１のパワー半導体モジュールの断面図である。 図１のパワー半導体モジュールの放熱経路を示す断面図である。 図１のパワー半導体モジュールの荷重方向を示す断面図である。 本発明の実施形態２のパワー半導体モジュールの断面図である。 本発明の実施形態３のパワー半導体モジュールの断面図である。 本発明の実施形態４のパワー半導体モジュールを説明する斜視図である。 本発明の実施形態５のパワー半導体モジュールの正面図である。 従来のパワー半導体モジュールの断面図である。
以下、本発明のパワー半導体モジュールの実施形態について、図面を参照しつつ具体的に説明する。なお、本出願の記載に用いられている「電気的かつ機械的に接続されている」という用語は、対象物同士が直接接合により接続されている場合に限られず、ハンダや金属焼結材などの導電性の接合材を介して対象物同士が接続されている場合も含むものとする。
（実施形態１）
図１に断面図で示した本発明の実施形態１のパワー半導体モジュール１は、概略円柱の外形を有している（図６（ａ）参照）。パワー半導体モジュール１は、枠体９と、第１電極板２と、半導体素子としての半導体チップ３と、絶縁基板４と、配線部材７と、第２電極板１０と、金属ブロック１１を備えている。第１電極板２は、本実施形態のパワー半導体モジュール１を使用するときに外部の導電板と圧接して電流を流す電極である。外部の導電板と位置合わせできるように、第１電極板２は、外面の中央部に凸部２ａを有している。この凸部２ａの高さは、１ｍｍ程度あれば、十分な接触性が確保できる。
また、第１電極板２の主面には、半導体チップ３が固定されている。半導体チップ３はおもて電極および裏面電極を有する。本実施形態では半導体チップ３はダイオードチップである。もっとも、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やパワーＭＯＳＦＥＴのようなスイッチング素子を半導体チップ３に適用することを排除するものではない。半導体チップ３は、炭化ケイ素（ＳｉＣ）やシリコンからなる半導体素子が適用される。なかでも炭化ケイ素からなる半導体素子は、バンドギャップが広く、さらに耐熱性が高く高温動作が可能であるために好ましい。
図１において、半導体チップ３は、絶縁基板４を挟んで紙面左右方向に３つずつ、合計６個が示されている。図示された半導体チップ３以外にも絶縁基板４の周囲に複数個が設けられている。半導体チップ３の裏面電極（例えば、アノード電極）と第１電極板２は、図示しない導電性の接合材、例えばはんだや金属焼結材により電気的かつ機械的に接続されている。
絶縁基板４は、図１に示すとおり、回路板４３と、絶縁板４１と、金属板４２が積層して構成されている。絶縁板４１は例えば窒化アルミニウム、酸化アルミニウム等の絶縁性セラミックス絶縁板よりなり、金属板４２、回路板４３は、例えば銅よりなる。絶縁基板４は、例えば絶縁板４１と金属板４２、回路板４３とを直接接合したＤＣＢ（Direct Copper Bond）基板を用いることができる。また、絶縁板４１に回路板４３および金属板４２を図示しない接合材により接合して絶縁基板４を構成してもよい。絶縁基板４は、第１電極板２の主面に金属板４２が当接され、図示しない接合材により第１電極板２に固定されている。
絶縁基板４の端部及び半導体チップ３に対向して配線部材７が設けられている。配線部材７は、半導体チップ３のおもて面電極（例えば、カソード電極）と、絶縁基板４の回路板４３とを電気的に接続している。
配線部材７は、プリント基板５と導電ポスト６を備えている。プリント基板５は、絶縁板の少なくとも一方の面に、銅やアルミニウム等の導電性金属である配線用の金属膜を有するものである。低インダクタンスのためには、金属膜は銅が好ましい。半導体チップ３がスイッチング素子であって、半導体チップ３のおもて面に複数のおもて面電極を有する場合には、プリント基板５は、これらの電極に対応した少なくとも２種類の配線用の金属膜を有する。
プリント基板５の絶縁板は、ガラスエポキシ材などからなるリジッド基板でもよく、また、ポリイミド材などからなるフレキシブル基板でよく、更に、セラミックス基板でもよい。プリント基板５の金属膜は、絶縁板の一方の面に形成されていてもよいし、または両面に形成されていてもよい。
プリント基板５の金属膜に、導電ポスト６の一端が、はんだ等の導電性の接合材（図示せず）により電気的かつ機械的に接続されている。また、導電ポスト６の他端は、半導体チップ３のおもて面電極もしくは回路板４３と、はんだ等の導電性の接合材（図示せず）により電気的かつ機械的に接続されている。
導電ポスト６は、導電性のよい銅などの金属材料からなる。また、必要に応じて金属めっきを表面に施すことができる。導電ポスト６の外形は、円柱形状、直方体形状等の形状とすることができる。また、導電ポスト６の底面は、半導体チップ３のおもて面電極より小さくしなければならない。一例として、導電ポスト６の直径は０．５ｍｍ程度である。
更に、一つの半導体チップ３に対する導電ポスト６の設置数は任意であり、一つの電極に複数個の導電ポスト６を接合することも可能である。
すなわち、本実施形態のパワー半導体モジュール１は、図８に示した従来のパワー半導体モジュール１０１におけるボンディングワイヤ１０７の代わりに、プリント基板５と導電ポスト６を備えた配線部材７を用いた構成になる。
配線部材７は、ボンディングワイヤ１０７と比べて、配線の断面積を太くすることができる。また、配線長を短くすることができる。これらのことから、本実施形態のパワー半導体モジュール１は、従来のパワー半導体モジュール１０１よりもインダクタンスを低くすることができる。また、同様の理由により、半導体チップに流す電流の大電流化、電流密度の増大化を図ることができる。更に、半導体チップ３の放熱の点でもボンディングワイヤよりも優れている。
また、配線部材７は接合材を用いて半導体チップ３と機械的に接続しているので、ボンディングワイヤと比べて半導体チップ３に対する密着力が高く、熱応力に強い。そのため、パワー半導体モジュール１の信頼性を高めることができる。
更に、配線部材７は、ボンディングワイヤ１０７に比べて筐体内に充填される封止材８の充填高さ又は充填量を小さくすることができる。これによりパワー半導体モジュール１のコストを下げることができ、また、信頼性を高めることができる。
パワー半導体モジュール１は、プリント基板５と導電ポスト６とを接合して一体化した配線部材７を用いているので、容易に組み立てることができ、その製造工程を簡素化することができる。
配線部材７は、熱硬化性樹脂よりなる封止材８により封止されている。筐体内に注入される封止材８の量は、プリント基板５及び導電ポスト６の上端から１〜３ｍｍ程度、好ましくは２ｍｍ程度まで封止材で覆う量とすることが、プリント基板５及び導電ポスト６の絶縁性を確保するために好ましい。
熱硬化性樹脂よりなる封止材は、ゲルよりなる封止材よりも耐熱性、耐圧性が高いので、封止材８に用いるのに好ましい。封止材８は、具体的には、エポキシ樹脂を用いることができる。また、放熱性を高めるために、樹脂中に熱伝導性の高い材料のフィラーを添加した封止材も好ましい。フィラーは、例えば、アルミナや窒化ボロン等が適用できる。
本実施形態のパワー半導体モジュール１は、第１電極板２の表面の中央部に凹部２ｂを設け、この凹部２ｂに絶縁基板４を配置して、半導体チップ３と回路板４３の高さを一致させている。これは、配線部材７の導電ポスト６にすべて同じ長さの導電ポストを用いることができ、かつ、プリント基板５が第１電極板２や絶縁基板４とほぼ平行に配置できるようにするためである。
中空円筒形の枠体９の第１開口部９ａには、第１電極板２が図示しない接着剤により接合されている。また、枠体９の第２開口部９ｂには、第２電極板１０が図示しない接着剤により接合されている。なお、本実施形態における枠体９は、第１電極板２と第２電極板１０の間に高電圧が加えられる場合にも十分な沿面距離を確保するために、外面に凹凸部９ｃが設けられている。
そして、枠体９、第１電極板２及び第２電極板１０で構成されるパワー半導体モジュール１の筐体の内部に、半導体チップ３、絶縁基板４、配線部材７および金属ブロック１１が収容されている。
第２電極板１０は、第１電極板２と同様に、本実施形態のパワー半導体モジュール１を使用するときに外部の導電板と圧接して電流を流す電極である。外部の導電板と位置合わせできるように、第２電極板１０は、外面の中央部に凸部１０ａを有している。この凸部１０ａの高さは、１ｍｍ程度あれば、十分な接触性が確保できる。
筐体内で、絶縁基板４からの電流を第２電極板１０に流すために、金属ブロック１１が設けられている。金属ブロック１１は、熱伝導性及び電気伝導性のよい金属材料、例えば銅からなる。また、金属ブロック１１の第１面１１ａには、凸部１１ｂが設けられている。そしてこの凸部１１ｂが、絶縁基板４の回路板４３に、図示しない導電性の接合材、例えばはんだにより電気的かつ機械的に接続されている。さらに、金属ブロック１１の第２面１１ｃは、第２電極板１０と、はんだ等の接合材又はねじ等により、電気的かつ機械的に接続されている。
また、金属ブロック１１の第１面１１ａは、プリント基板５及び導電ポスト６を覆った封止材８と密着している。そして金属ブロック１１と半導体チップ３とは、封止材８および配線部材７を介して近接している。また、金属ブロック１１の第２面１１ｃは、絶縁基板４とほぼ同じ大きさである。したがって、金属ブロック１１は、第１面１１ａから第２面１１ｃにかけて、先細りになる形状を有している。より具体的に、図１に示した本実施形態において金属ブロック１１は、底面に凸部１１ｂを備えた円錐台形状を有している。
金属ブロック１１は、第１面１１ａが半導体チップ３の直上に位置し、封止材８及び配線部材７を介して近接している。そのため、半導体チップ３から発生した熱が、封止材８及び配線部材７を介して金属ブロック１１に伝熱される。そして、金属ブロック１１を介して、半導体チップ３からの熱が第２電極板１０に伝わることにより、外部に放熱することができる。図２に、本実施形態における半導体チップ３からの放熱経路を矢印で示す。図２に示すように、半導体チップ３が接合された第１電極板２から放熱されるだけでなく、上記のように金属ブロック１１を介して、第２電極板１０からも放熱される。したがって、従来よりも放熱特性を向上させることができる。
金属ブロック１１を介して外部に効率よく放熱するには、金属ブロック１１と半導体チップ３との距離が近いほど好ましい。本実施形態のパワー半導体モジュール１は、筐体内の封止材８の量を、導電ポスト６及びプリント基板５を十分に絶縁できる最小限の量として、金属ブロック１１を半導体チップ３に可能な限り近接させている。さらに、本実施形態の配線部材７は、従来例のボンディングワイヤに比べて高さを低くできるため、金属ブロック１１を半導体チップ３に、より近接させることが可能である。
金属ブロック１１の第２面１１ｃの大きさは、一例として絶縁基板４の回路板４３の表面の大きさと同じ程度である。図３に、パワー半導体モジュール１が外部の導電板と圧接されたときの荷重の方向を矢印で示す。図３に示すように、荷重は、金属ブロック１１において、第２面１１ｃと、第１面１１ａの凸部１１ｂとの間の破線で囲まれた領域で主に支えられている。すなわち、破線で囲まれた領域から離れた半導体チップ３には、荷重が加わり難くなっている。したがって、本実施形態においては、半導体チップ３に過度な荷重が加わるのを防ぐことができる。
金属ブロック１１の形状は、上記した半導体チップ３からの放熱特性と、半導体チップ３への荷重の加わり難さとを両立させるために円錐台形状としている。もっとも、本発明のパワー半導体モジュールにおいて、金属ブロック１１の形状は，円錐台形状に限られない。半導体チップ３からの放熱特性と、半導体チップ３への荷重の加わり難さの効果が得られるように、筐体内において第１電極板から第２電極板１０にかけて先細りになる形状であれば、幾多の変形が可能である。例えばパワー半導体モジュールの筐体が直方体形状であれば、金属ブロック１１は、その筐体の外形に応じて四角錐台形状とすることが可能である。
（実施形態２）
図４に、本発明の実施形態２のパワー半導体モジュール２０の断面図を示す。図４には、図１に示したパワー半導体モジュール１と同一の部材については同一の符号を付しており、以下では重複する記載を省略する。
図４のパワー半導体モジュール２０は、金属ブロック２１が、中央側の円錐台２１ａと外周側の円錐台２１ｂとを組み合わせた形状を有し、第２電極板１０とは複数個所で接している。それ以外の構造は、図１に示したパワー半導体モジュール１と同じである。金属ブロック２１は、第２電極板１０とは複数個所で接しているから、図１の金属ブロック１１よりも、半導体チップ３からの放熱特性が向上する。また、金属ブロック２１は、中央側の円錐台２１ａとの外周側の円錐台２１ｂとの間に谷部２１ｃを有し、この部分の剛性が低くなっているので、半導体チップ３への荷重が加わり難くなっている。よって、図４の金属ブロック２１においても、半導体チップ３からの放熱特性と、半導体チップ３への荷重の加わり難さとを両立している。
（実施形態３）
図５に、本発明の実施形態３のパワー半導体モジュール３０の断面図を示す。図５には、図１に示したパワー半導体モジュール１と同一の部材については同一の符号を付しており、以下では重複する記載を省略する。
図５のパワー半導体モジュール３０は、金属ブロック３１が、円柱３１ａと円錐台３１ｂとを組み合わせた形状を有している。それ以外の構造は、図１に示したパワー半導体モジュール１と同じである。図５の金属ブロック３１においても、半導体チップ３からの放熱特性と、半導体チップ３への荷重の加わり難さとを両立している。
（実施形態４）
本発明のパワー半導体モジュールの実施形態４を、図６を用いて説明する。まず、実施形態１〜３のパワー半導体モジュール１、２０又は３０を複数個用意し、またそれらを搭載可能な冷却板６１を用意する（図６（ａ））。次に、冷却板６１上に、用意したパワー半導体モジュール１（又は２０、３０）を搭載する（図６では３個）。また、搭載されたパワー半導体モジュール１（又は２０、３０）の第２電極板１０と、電気的かつ機械的に接続される外部電極６２を用意する（図６（ｂ））。そして、外部電極６２を、パワー半導体モジュール１（又は２０、３０）の上に圧接して設置することにより、パワー半導体モジュール４０としている（図６（ｃ））。パワー半導体モジュール４０は、３個のパワー半導体モジュール１（又は２０、３０）が並列に接続されているため、１個のパワー半導体モジュール１（又は２０、３０）に比べて定格電流を大きくすることができる。
（実施形態５）
本発明のパワー半導体モジュールの実施形態５を、図７を用いて説明する。実施形態１〜３のパワー半導体モジュール１、２０又は３０の複数個、図示した例では３個を積み重ねて圧接して設置することにより、パワー半導体モジュール５０としている。直列に接続して一つのパワー半導体モジュール５０としている。図７に示したパワー半導体モジュール５０は、３個のパワー半導体モジュール１（又は２０、３０）が直列に接続されているため、１個のパワー半導体モジュール１（又は２０、３０）に比べて定格電圧を大きくすることができる。
以上、本発明のパワー半導体モジュールを図面及び実施形態を用いて具体的に説明したが、本発明のパワー半導体モジュールは、実施形態及び図面の記載に限定されるものではなく、本発明の趣旨を逸脱しない範囲で幾多の変形が可能である。
１、２０、３０、４０、５０ パワー半導体モジュール
２ 第１電極板
３ 半導体チップ
４ 絶縁基板
５ プリント基板
６ 導電ポスト
７ 配線部材
８ 封止材
９ 枠体
９ａ 第１開口部
９ｂ 第２開口部
１０ 第２電極板
１１、２１、３１ 金属ブロック
１１ａ 第１面
１１ｂ 凸部
１１ｃ 第２面

Claims (11)

  1. 絶縁体で構成され、第１開口部および第２開口部を有する枠体と、
    金属で構成され、該枠体の第１開口部に固定された第１電極板と、
    おもて面電極および裏面電極を有し、該裏面電極が該第１電極板の主面に電気的かつ機械的に接続された半導体素子と、
    回路板、絶縁板、金属板が積層して構成され、該金属板が該第１電極板の主面に固定された絶縁基板と、
    該半導体素子のおもて面電極と該絶縁基板の回路板との間を電気的に接続する配線部材と、
    金属で構成され、該枠体の第２開口部に固定された第２電極板と、
    凸部を有する第１面と該第１面の反対側に位置する第２面を有し、該凸部が該絶縁基板の回路板に電気的かつ機械的に接続され、該第２面が該第２電極板に電気的かつ機械的に接続され、該第１面から該第２面にかけて先細り形状を有する金属ブロックと、
    を備えるパワー半導体モジュール。
  2. 前記金属ブロックの第１面が、封止材を介して前記半導体素子と対向している請求項１記載のパワー半導体モジュール。
  3. 前記配線部材が、
    金属膜を有し、前記半導体素子及び前記絶縁基板に対向するプリント基板と、
    一端が該おもて面電極もしくは該回路板に電気的かつ機械的に接続され、他端が該金属膜に電気的かつ機械的に接続される複数の導電ポストと、
    を備える請求項２記載のパワー半導体モジュール。
  4. 前記封止材が、熱硬化性樹脂よりなり、該封止材の高さが前記プリント基板及び導電ポストの上端から１〜３ｍｍである請求項３記載のパワー半導体モジュール。
  5. 前記金属ブロックが、円錐台形状を有する請求項１記載のパワー半導体モジュール。
  6. 前記金属ブロックが、複数の円錐台を組み合わせた形状を有する請求項１記載のパワー半導体モジュール。
  7. 前記第１電極板が主面に凹部を有し、前記凹部に前記絶縁基板が配置された請求項１記載のパワー半導体モジュール。
  8. 前記第１電極板及び前記第２電極板が、外方に突出する凸部を有する請求項１記載のパワー半導体モジュール。
  9. 前記枠体が外面に凹凸を有する請求項１記載のパワー半導体モジュール。
  10. 前記半導体素子が炭化ケイ素からなる請求項１記載のパワー半導体モジュール。
  11. 前記半導体素子がダイオードである請求項１記載のパワー半導体モジュール。
JP2014104366A 2014-05-20 2014-05-20 パワー半導体モジュール Expired - Fee Related JP6248803B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014104366A JP6248803B2 (ja) 2014-05-20 2014-05-20 パワー半導体モジュール
US14/695,276 US9209099B1 (en) 2014-05-20 2015-04-24 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014104366A JP6248803B2 (ja) 2014-05-20 2014-05-20 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2015220398A true JP2015220398A (ja) 2015-12-07
JP6248803B2 JP6248803B2 (ja) 2017-12-20

Family

ID=54556597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014104366A Expired - Fee Related JP6248803B2 (ja) 2014-05-20 2014-05-20 パワー半導体モジュール

Country Status (2)

Country Link
US (1) US9209099B1 (ja)
JP (1) JP6248803B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6330436B2 (ja) * 2014-04-01 2018-05-30 富士電機株式会社 パワー半導体モジュール
JP6480856B2 (ja) * 2015-12-14 2019-03-13 株式会社東芝 半導体モジュール
DE102018133089A1 (de) * 2018-12-20 2020-06-25 Danfoss Silicon Power Gmbh Halbleitermodul mit einem Halbleiter und einem den Halbleiter teilweise einhausenden Gehäuse
CN117766470B (zh) * 2024-02-20 2024-05-14 北京怀柔实验室 半导体器件的封装结构和封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122146A (ja) * 1987-11-06 1989-05-15 Fuji Electric Co Ltd 平形半導体装置
JPH1197591A (ja) * 1997-09-17 1999-04-09 Toshiba Corp 電子部品
JP2003289124A (ja) * 2002-03-28 2003-10-10 Hitachi Ltd 半導体モジュール
JP2004296764A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 平型半導体素子用スタック及びそれを用いた電力変換装置
JP2009105389A (ja) * 2007-10-02 2009-05-14 Rohm Co Ltd パワーモジュール
JP2015198171A (ja) * 2014-04-01 2015-11-09 富士電機株式会社 パワー半導体モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003452B2 (ja) 1993-04-08 2000-01-31 富士電機株式会社 二つの導体の導通接触構造
DE69509428T2 (de) 1994-03-24 1999-09-30 Fuji Electric Co Ltd Struktur einer Parallelschaltverbindung für flache Halbleiterschalter
JP3228043B2 (ja) 1994-03-24 2001-11-12 富士電機株式会社 平形半導体スイッチの並列接続構造
JPH10294421A (ja) 1997-04-17 1998-11-04 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP3960230B2 (ja) 2003-01-24 2007-08-15 富士電機ホールディングス株式会社 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
JP4637784B2 (ja) 2006-04-14 2011-02-23 三菱電機株式会社 電力用半導体装置
JP5083226B2 (ja) 2009-01-14 2012-11-28 富士電機株式会社 半導体装置およびその製造方法
JP4947169B2 (ja) * 2010-03-10 2012-06-06 オムロン株式会社 半導体装置及びマイクロフォン
KR20130055867A (ko) * 2011-11-21 2013-05-29 한국전자통신연구원 압전 마이크로 발전기 및 그 제조 방법
JP2012074730A (ja) 2011-12-07 2012-04-12 Mitsubishi Electric Corp 電力用半導体モジュール
JP5899952B2 (ja) 2012-01-19 2016-04-06 株式会社明電舎 半導体モジュール
JP6097084B2 (ja) * 2013-01-24 2017-03-15 スタンレー電気株式会社 半導体発光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122146A (ja) * 1987-11-06 1989-05-15 Fuji Electric Co Ltd 平形半導体装置
JPH1197591A (ja) * 1997-09-17 1999-04-09 Toshiba Corp 電子部品
JP2003289124A (ja) * 2002-03-28 2003-10-10 Hitachi Ltd 半導体モジュール
JP2004296764A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 平型半導体素子用スタック及びそれを用いた電力変換装置
JP2009105389A (ja) * 2007-10-02 2009-05-14 Rohm Co Ltd パワーモジュール
JP2015198171A (ja) * 2014-04-01 2015-11-09 富士電機株式会社 パワー半導体モジュール

Also Published As

Publication number Publication date
US9209099B1 (en) 2015-12-08
US20150340297A1 (en) 2015-11-26
JP6248803B2 (ja) 2017-12-20

Similar Documents

Publication Publication Date Title
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
US9171773B2 (en) Semiconductor device
US9129931B2 (en) Power semiconductor module and power unit device
JP5212417B2 (ja) パワー半導体モジュール
JP6439389B2 (ja) 半導体装置
US10861833B2 (en) Semiconductor device
CN108735692B (zh) 半导体装置
US20120306086A1 (en) Semiconductor device and wiring substrate
JP6149932B2 (ja) 半導体装置
JP6330436B2 (ja) パワー半導体モジュール
JP2007012831A (ja) パワー半導体装置
US20150243638A1 (en) Semiconductor device
JP2015076562A (ja) パワーモジュール
WO2020241238A1 (ja) 半導体装置
JP6248803B2 (ja) パワー半導体モジュール
JP5880664B1 (ja) 半導体装置
JP6818636B2 (ja) パワー半導体モジュール
WO2020241239A1 (ja) 半導体装置
JP2013179231A (ja) 半導体モジュール
JP2022053401A (ja) 半導体モジュール
JP2021027150A (ja) 半導体装置
JP2013051300A (ja) 半導体モジュール
CN210403714U (zh) 一种功率模块
JP2003347507A (ja) 半導体パワーデバイス
JP2017005129A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171106

R150 Certificate of patent or registration of utility model

Ref document number: 6248803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees