JPH01122146A - 平形半導体装置 - Google Patents
平形半導体装置Info
- Publication number
- JPH01122146A JPH01122146A JP28060487A JP28060487A JPH01122146A JP H01122146 A JPH01122146 A JP H01122146A JP 28060487 A JP28060487 A JP 28060487A JP 28060487 A JP28060487 A JP 28060487A JP H01122146 A JPH01122146 A JP H01122146A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductor
- semiconductor device
- thyristor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000004020 conductor Substances 0.000 claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000003466 welding Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 19
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000003825 pressing Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 240000007185 Albizia julibrissin Species 0.000 description 1
- 235000011468 Albizia julibrissin Nutrition 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 244000269722 Thea sinensis Species 0.000 description 1
- 229910021549 Vanadium(II) chloride Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- ITAKKORXEUJTBC-UHFFFAOYSA-L vanadium(ii) chloride Chemical compound Cl[V]Cl ITAKKORXEUJTBC-UHFFFAOYSA-L 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、圧接により′ct極を外部回路に接続するよ
うにして小形化と配線の低インピーダンス化とを図るよ
5Kした電力用の平形半導体装置。
うにして小形化と配線の低インピーダンス化とを図るよ
5Kした電力用の平形半導体装置。
とくに構造が簡単なため製造が容易であつ℃、かつこの
平形半導体装t1の複数個を並列で使用する際通電電流
の配分を一様にすることができる装置に関する。− 〔従来の技術〕 第5図は従来の平形サイリスタ装置の縦断面図である。
平形半導体装t1の複数個を並列で使用する際通電電流
の配分を一様にすることができる装置に関する。− 〔従来の技術〕 第5図は従来の平形サイリスタ装置の縦断面図である。
図におい+(、lは上面にカッ−1’ E a 1aと
ゲート電極tbとが設けられ下面に了ノード電極1cが
設けられた円板状の三端子サイリスク素子% 2はサイ
リスタ素子1の上面に円渭板状軟質導体3を介し℃載置
した段付き同機状の#!裂第1を極導体で、この電極導
体2には一端が導体3の内側九対向するように開口し他
端が自身の側面に開口する導孔2aが設けられ℃いる。
ゲート電極tbとが設けられ下面に了ノード電極1cが
設けられた円板状の三端子サイリスク素子% 2はサイ
リスタ素子1の上面に円渭板状軟質導体3を介し℃載置
した段付き同機状の#!裂第1を極導体で、この電極導
体2には一端が導体3の内側九対向するように開口し他
端が自身の側面に開口する導孔2aが設けられ℃いる。
またこの場合、サイリスタ素子1のゲート電極1bは軟
負尋体3に接触しないように該導体3の内側に対向して
配置され℃い1:、このように配置されたゲート電極l
bには導線4の一端VC砲りつけた4電性接触子5が図
示し℃いない手段で当接させられている。そうし″c1
導線4の他端は導孔2a?:通し″′Ct極尋体2外に
引き出されゲート端子GK接続され又いる。6はカソー
ド端子にとr:t b =体2とを接続した4#i!、
7は電極導体2の上面に当接させた板状の外S導体で、
8.9.10はサイリスタ素子1の下面側に順次配置し
た円板状モリブデン板、銅製の厚板円板状第2寛極導体
、板状の外部導体である。そうして、この場合、図示し
℃いない手段で外部一体7.10に図示のEEI&力F
が加えられ工いて、導体7.2及び3と素子1とモリブ
デン板8と導体9及び10とが挾みつけられ℃いる。力
Fは上述の外部導体7.1oを素子1の軸心忙沿りて圧
接するようにした力である。
負尋体3に接触しないように該導体3の内側に対向して
配置され℃い1:、このように配置されたゲート電極l
bには導線4の一端VC砲りつけた4電性接触子5が図
示し℃いない手段で当接させられている。そうし″c1
導線4の他端は導孔2a?:通し″′Ct極尋体2外に
引き出されゲート端子GK接続され又いる。6はカソー
ド端子にとr:t b =体2とを接続した4#i!、
7は電極導体2の上面に当接させた板状の外S導体で、
8.9.10はサイリスタ素子1の下面側に順次配置し
た円板状モリブデン板、銅製の厚板円板状第2寛極導体
、板状の外部導体である。そうして、この場合、図示し
℃いない手段で外部一体7.10に図示のEEI&力F
が加えられ工いて、導体7.2及び3と素子1とモリブ
デン板8と導体9及び10とが挾みつけられ℃いる。力
Fは上述の外部導体7.1oを素子1の軸心忙沿りて圧
接するようにした力である。
11は上述の力Fを加えた時素子1とモリブデン板8と
が横ずれしないようにする絶縁材料製の有底円筒状案内
部材で、この場合、部材11の底部に設けた貫通孔内に
電極導体2の小径部が配置されるようになっている。1
2は内縁か電極導体9の側面にろう付けされた金属薄板
製日頃板、 13は一端13aに円環板12が同軸にな
るようにして固着された絶鰍碍子、14は一端が電極導
体2の側面に固定され他端が絶Fij、碍子I3の他端
13bに固定された一山のベローで、導体2及び3と素
子1とモリブデン板8と導体9とが上記のようにし℃圧
接された時1円環板12と碍子13とベロー14とで取
り囲んだ空所が気密となるように要部が$4成され℃い
る。これは素子10表面に空気中の水分等が接触するこ
とによつ℃素子1の電気的特性等が劣化しないようにす
るためである。
が横ずれしないようにする絶縁材料製の有底円筒状案内
部材で、この場合、部材11の底部に設けた貫通孔内に
電極導体2の小径部が配置されるようになっている。1
2は内縁か電極導体9の側面にろう付けされた金属薄板
製日頃板、 13は一端13aに円環板12が同軸にな
るようにして固着された絶鰍碍子、14は一端が電極導
体2の側面に固定され他端が絶Fij、碍子I3の他端
13bに固定された一山のベローで、導体2及び3と素
子1とモリブデン板8と導体9とが上記のようにし℃圧
接された時1円環板12と碍子13とベロー14とで取
り囲んだ空所が気密となるように要部が$4成され℃い
る。これは素子10表面に空気中の水分等が接触するこ
とによつ℃素子1の電気的特性等が劣化しないようにす
るためである。
この場合導線4は碍子13に設けた気密端子を介して碍
子13外に引き出され℃いる。15は外部導体7及び1
0を除く図示の各部からなる平形サイリスク装置で、外
部導体7.10は圧接力Fを加えて上述の各部を固定し
℃各自接面における電気的及び熱的接触を良好ならしめ
ると共に、サイリスタ装[15をこれらの外部導体7.
10を介し℃所望の外部電気回路に接続するために設け
られ℃いる。サイリスタ装置15においては、各部を圧
接した後に素子lに樹脂モールド等を施すことができな
いので、上述の気密機構が設けられ℃いる。
子13外に引き出され℃いる。15は外部導体7及び1
0を除く図示の各部からなる平形サイリスク装置で、外
部導体7.10は圧接力Fを加えて上述の各部を固定し
℃各自接面における電気的及び熱的接触を良好ならしめ
ると共に、サイリスタ装[15をこれらの外部導体7.
10を介し℃所望の外部電気回路に接続するために設け
られ℃いる。サイリスタ装置15においては、各部を圧
接した後に素子lに樹脂モールド等を施すことができな
いので、上述の気密機構が設けられ℃いる。
サイリスタ装[15)丁上述のように構成され℃いるの
で、その電気的等価回路は第6図に示したようになる。
で、その電気的等価回路は第6図に示したようになる。
また、この場合、サイリスタ素子Iが大面積を有し℃い
るので主回路電流を太き(することができ′C%このよ
うなサイリスタ装置は大電力の用途に使用することがで
きる。さらに、この場合、外部電気回路に外部導体7.
IOを介し”Cサイリスタ装A接続することになるので
外部電気回路への接続配線を低インピーダンスにするこ
とができ、したかつ℃、このようなサイリスタ装置は高
周波の用途にも使用することができる。
るので主回路電流を太き(することができ′C%このよ
うなサイリスタ装置は大電力の用途に使用することがで
きる。さらに、この場合、外部電気回路に外部導体7.
IOを介し”Cサイリスタ装A接続することになるので
外部電気回路への接続配線を低インピーダンスにするこ
とができ、したかつ℃、このようなサイリスタ装置は高
周波の用途にも使用することができる。
また、サイ11スダ装置15はEE接によって外部電気
回路に接続されるので、小形になることが明らかである
。
回路に接続されるので、小形になることが明らかである
。
サイリスタ装置15は上述のよ5に、!成され℃いるが
、この場合モリブデン板8が省略され℃いると、素子l
と導体9との間に大きい熱膨脹係数の差があると同時に
素子1が大面積であるので。
、この場合モリブデン板8が省略され℃いると、素子l
と導体9との間に大きい熱膨脹係数の差があると同時に
素子1が大面積であるので。
@変変動に伴つ”C素子1と導体9とが摺動し″C累子
lの特性が劣化する。したがり℃、この特性劣化現象を
防止するために、サイリスタ装置15には、熱膨脹係数
が素子1のそれに近いモリブデン板8が設けられ℃いる
。軟質導体3も、熱膨脹係数の差もとづく摺動忙起因す
るカソード電極1aの損傷を防止しかつ導体2と素子l
との間の電気的及び熱的環Aを良好にするために設けら
れ℃いる。またサイリス4kfR15では圧接によつ℃
要部の電気的及び熱的導通か図られるようになつ℃いる
ので、素子1が数百[A)の容1を有する場合数〔t〕
の圧接力Fが必要で、しかも、この場合。
lの特性が劣化する。したがり℃、この特性劣化現象を
防止するために、サイリスタ装置15には、熱膨脹係数
が素子1のそれに近いモリブデン板8が設けられ℃いる
。軟質導体3も、熱膨脹係数の差もとづく摺動忙起因す
るカソード電極1aの損傷を防止しかつ導体2と素子l
との間の電気的及び熱的環Aを良好にするために設けら
れ℃いる。またサイリス4kfR15では圧接によつ℃
要部の電気的及び熱的導通か図られるようになつ℃いる
ので、素子1が数百[A)の容1を有する場合数〔t〕
の圧接力Fが必要で、しかも、この場合。
素子1の上面及び下面の各全面にわたつ℃均一な圧接力
を要するから、力Fを素子lの軸心に精密に沿った軸圧
力とする必要がある。つまり、サイリスタ装置15にお
い℃は精密な大軸圧力Fを有する機構が必要で、当然、
この場合、案内部材11のような横すれ防止機構が必要
でありまた素子1は円板状であることが必要である。ま
た、サイリスタ装[15では、上述したように1円環板
12ト碍子13とベロー14とを使用した気密機構も必
要である。
を要するから、力Fを素子lの軸心に精密に沿った軸圧
力とする必要がある。つまり、サイリスタ装置15にお
い℃は精密な大軸圧力Fを有する機構が必要で、当然、
この場合、案内部材11のような横すれ防止機構が必要
でありまた素子1は円板状であることが必要である。ま
た、サイリスタ装[15では、上述したように1円環板
12ト碍子13とベロー14とを使用した気密機構も必
要である。
すなわち、サイリス4装置15におい℃は、上述したよ
うに、モリブデン板8や軟質4体3のような介在物が必
要であり、!′ft密な大軸圧力Fを発生する機構が必
要であり、また横ずれ防止機構や気密機倶も必要である
。したがう℃、このようなサイリス4装噴15には構造
が複雑で製造が面倒であるという問題点がある。またサ
イリスタ装置15には、ゲート電極1bと接触子5との
電気的接続が構造的に困難であるという問題点もある。
うに、モリブデン板8や軟質4体3のような介在物が必
要であり、!′ft密な大軸圧力Fを発生する機構が必
要であり、また横ずれ防止機構や気密機倶も必要である
。したがう℃、このようなサイリス4装噴15には構造
が複雑で製造が面倒であるという問題点がある。またサ
イリスタ装置15には、ゲート電極1bと接触子5との
電気的接続が構造的に困難であるという問題点もある。
さらに、サイリスタ装W1tsにおいては、素子lの形
状に伴って導体2.モリブデン板8.導体9がすべ1円
形になつ℃いる。したかつC1このような装置15には
、核装置の複数個を並列に接続し℃使用する場合、以″
FVc説明する理由で装置15の電流分担が一様になら
ないという問題点もある。
状に伴って導体2.モリブデン板8.導体9がすべ1円
形になつ℃いる。したかつC1このような装置15には
、核装置の複数個を並列に接続し℃使用する場合、以″
FVc説明する理由で装置15の電流分担が一様になら
ないという問題点もある。
すなわち、87図はこの電流分担のアンバランスを説明
する説明図で、同図囚は複数個の平形サイリスタ装fi
、 l 5を一個の外部導体7と一個の外部導体10と
で並列に圧接し工形数したサイリスタ装置16の@面図
、四図■は同図(2)におけるP矢視図である。そうし
″C1第1図7における17は対応するサイリスタ装置
15の金属部分が存在する領域を示し℃いる。第7図8
から明らかなように、サイリスタ装[16においては、
平形サイリスタ装置115を密接配置しても隣接する領
域17間の距離Wがかなり大きくなるので、得体7゜1
0を流れる電流による磁束が距離W間を大−に通ること
になる。したがって、サイリスタ装置16の場合、導体
7.10を流れる電流の周波数が高くなると、第7図0
0等価回路に示した4体7゜10におけるインダクタン
スLが大きくなつ℃。
する説明図で、同図囚は複数個の平形サイリスタ装fi
、 l 5を一個の外部導体7と一個の外部導体10と
で並列に圧接し工形数したサイリスタ装置16の@面図
、四図■は同図(2)におけるP矢視図である。そうし
″C1第1図7における17は対応するサイリスタ装置
15の金属部分が存在する領域を示し℃いる。第7図8
から明らかなように、サイリスタ装[16においては、
平形サイリスタ装置115を密接配置しても隣接する領
域17間の距離Wがかなり大きくなるので、得体7゜1
0を流れる電流による磁束が距離W間を大−に通ること
になる。したがって、サイリスタ装置16の場合、導体
7.10を流れる電流の周波数が高くなると、第7図0
0等価回路に示した4体7゜10におけるインダクタン
スLが大きくなつ℃。
各サイリスタ装置15の電流分担にアンバランスを生じ
ることになる。
ることになる。
本発明の目的は、平形半導体装置の構造を簡単にして製
造が容易になるよう和することにある。
造が容易になるよう和することにある。
また、ゲート電極等の半導体素子における制御電極の外
部への引き出しを圧接機r4によらないようにし℃、こ
の面からも平形半導体装置の製造が容易に行えるように
することにある。さらに、平形半導体装置の形状を方形
板状あるいは方形柱状にして該装置の複数個な並列接続
で使用する際電流分担のアンバランスが生じないように
することにある。
部への引き出しを圧接機r4によらないようにし℃、こ
の面からも平形半導体装置の製造が容易に行えるように
することにある。さらに、平形半導体装置の形状を方形
板状あるいは方形柱状にして該装置の複数個な並列接続
で使用する際電流分担のアンバランスが生じないように
することにある。
上記問題点を解決するために1本発明によれば。
少なくとも一個の半纏体1fetltと、前記半導体装
置の第1主回路電極に接続された第11!極尋体と。
置の第1主回路電極に接続された第11!極尋体と。
前記半導体装置の第2主回路電極に接続された第211
極尋体とを備え、前記両電極導体に作用しかつ前記半導
体装置に作用しない圧接力を前記両電極導体に加え″C
C間両電極導体外部回路に接続するものであり℃、前記
半半導装titは一個の半導体素子となつ℃いるかまた
は複数個の前記半導体素子を組み合わせた状態になりて
いるようにして平形半導体装置を構成するものとする。
極尋体とを備え、前記両電極導体に作用しかつ前記半導
体装置に作用しない圧接力を前記両電極導体に加え″C
C間両電極導体外部回路に接続するものであり℃、前記
半半導装titは一個の半導体素子となつ℃いるかまた
は複数個の前記半導体素子を組み合わせた状態になりて
いるようにして平形半導体装置を構成するものとする。
上記のよ5Km成すると、従来装r1tVcおけるよう
に半導体素子の主側路″kL極及び制御電極がi:圧接
により℃外部に引き出されるということはなくなるので
、平形半導体装置の44造が簡単になり″C該装置の製
造が容易になる。また、この場合、平形半導体装置の形
状を方形板状あるいは方形柱状にすることができて、該
装置の複数個を並列接続で使用する際電流分担のアンバ
ランスが生じなくなる。
に半導体素子の主側路″kL極及び制御電極がi:圧接
により℃外部に引き出されるということはなくなるので
、平形半導体装置の44造が簡単になり″C該装置の製
造が容易になる。また、この場合、平形半導体装置の形
状を方形板状あるいは方形柱状にすることができて、該
装置の複数個を並列接続で使用する際電流分担のアンバ
ランスが生じなくなる。
第1図は本発明の第1実施例の構成説明図で。
同図囚は側面図、同図■は上面図、同図0は等価回路図
である。第1図においZ、tSは前述のサイリスタ素子
1とは異なる小面積のサイリスタ素子で、この素子18
Vcは上面に3個のカソード電極teaと1個のゲート
電極tsbとが設けられr面にTノード電極18Cが設
けられ℃いる。19は10個のサイリスタ素子18のそ
れぞれが上面に固定された方形厚板状の第2VL極導体
で、素子18はγノード電極18c′lk導体19にろ
う付けすることにより℃該得体に固定され℃いる。[補
導体19の上面には、さらに、アルミナ磁器製絶縁板2
0が接着され、さらにその上VC2個の直方体突出部2
1aを有する板状の第1電極導体21が接層されている
。そうして、10個のサイリスタ素子18の各々におけ
る3個のカソード電極18aがすべ℃ボンディング線2
2によつ二電極導体21に接続され℃いる。24はto
(IIの素子!8の各々におけるゲート電極18bがそ
れぞれボンディング線23を介し℃接続されたH字状の
中継導体で、この場合、カソード端子には導線6を介し
℃電極導体21に接続され、ゲート端子Gは導lIi!
4を介し℃中継一体24に接続され℃いる。25は素子
18に空気が触れることを防止するために該素子を封入
するようにしたモールド樹脂で、この場合中継導体24
と導線4.6の各一部も共に樹脂25でモールドされて
固定されている。第1図におい工も、瀉5図におけると
同様に、EE接力FICよつ1第1′&を極縛体21の
突出部21Bと外部導体7とのEE接が行われ、第2を
極導体19と外ha体10とのBE接が行われている。
である。第1図においZ、tSは前述のサイリスタ素子
1とは異なる小面積のサイリスタ素子で、この素子18
Vcは上面に3個のカソード電極teaと1個のゲート
電極tsbとが設けられr面にTノード電極18Cが設
けられ℃いる。19は10個のサイリスタ素子18のそ
れぞれが上面に固定された方形厚板状の第2VL極導体
で、素子18はγノード電極18c′lk導体19にろ
う付けすることにより℃該得体に固定され℃いる。[補
導体19の上面には、さらに、アルミナ磁器製絶縁板2
0が接着され、さらにその上VC2個の直方体突出部2
1aを有する板状の第1電極導体21が接層されている
。そうして、10個のサイリスタ素子18の各々におけ
る3個のカソード電極18aがすべ℃ボンディング線2
2によつ二電極導体21に接続され℃いる。24はto
(IIの素子!8の各々におけるゲート電極18bがそ
れぞれボンディング線23を介し℃接続されたH字状の
中継導体で、この場合、カソード端子には導線6を介し
℃電極導体21に接続され、ゲート端子Gは導lIi!
4を介し℃中継一体24に接続され℃いる。25は素子
18に空気が触れることを防止するために該素子を封入
するようにしたモールド樹脂で、この場合中継導体24
と導線4.6の各一部も共に樹脂25でモールドされて
固定されている。第1図におい工も、瀉5図におけると
同様に、EE接力FICよつ1第1′&を極縛体21の
突出部21Bと外部導体7とのEE接が行われ、第2を
極導体19と外ha体10とのBE接が行われている。
26は外部導体7及びlOを除く図示の各部からなる平
形サイリスタ装置である。
形サイリスタ装置である。
第1図においては各部が上述のように構成され℃い℃、
この場合サイリスダ素子18自体に圧接力が加えられ℃
いないことは明らかである。また。
この場合サイリスダ素子18自体に圧接力が加えられ℃
いないことは明らかである。また。
この場合素子18の面積が小さいので、この素子18と
導体19との熱膨張係数の差にもとづいて素子18のγ
ノード電極tSCの面に働く摺動力軟質導体3等の介在
物は不要である。さらic、サイリスタ装置26におい
ては、導体21と7との間及び導体19と10との間の
電気的及び熱的接触が単に確実に行われ℃いればよいの
で、サイリスタ装置15におけるような精密な大軸圧力
発生機構は不要であり、またサイリスタ素子18は導体
19にろう付けされているので、サイリスタ装置tsi
cおけるような素子lの横ずれ防止機構も不要である。
導体19との熱膨張係数の差にもとづいて素子18のγ
ノード電極tSCの面に働く摺動力軟質導体3等の介在
物は不要である。さらic、サイリスタ装置26におい
ては、導体21と7との間及び導体19と10との間の
電気的及び熱的接触が単に確実に行われ℃いればよいの
で、サイリスタ装置15におけるような精密な大軸圧力
発生機構は不要であり、またサイリスタ素子18は導体
19にろう付けされているので、サイリスタ装置tsi
cおけるような素子lの横ずれ防止機構も不要である。
また、第1図では素子18が樹脂25内にモールドされ
ているのでサイリスタ装置15におけるような気密機構
が不要で、さらにこの場合ゲート電極tabの外部への
引き出しY容易に行えることが明らかである。したがっ
て、平形サイリスタ装置を第1図のように構成すると第
5図の構成の場合よりも構造が簡単になるので平形サイ
リス4装置の製造が容易になる。またこの時ゲート電極
の引き出しが容易に行えることは上述した通りである。
ているのでサイリスタ装置15におけるような気密機構
が不要で、さらにこの場合ゲート電極tabの外部への
引き出しY容易に行えることが明らかである。したがっ
て、平形サイリスタ装置を第1図のように構成すると第
5図の構成の場合よりも構造が簡単になるので平形サイ
リス4装置の製造が容易になる。またこの時ゲート電極
の引き出しが容易に行えることは上述した通りである。
また、サイリスタ装gt26は図示したように平面形状
が方形となっている。したがって、このような形状のサ
イリスタ装置26を第2図^に示したよう忙複数個外部
導体7と10とで挟んで圧接して第7図囚におけると同
様な並列接続のサイリスタ装置28を形成した場合、第
2図囚におけるQ矢視図とじ工の第2図■に示した領域
27.つまり各領域27に対応するサイリスタ装置26
における金属部分が存在する領域27を密接し℃配置す
ることができるので、隣接する領域27.27間の距離
Wを第7図(ハ)の場合に比べ℃極め℃短くすることが
できる。したかつC1このようにサイリスタ装置26.
26を配置すると、4体7.10を通し℃各装置26.
26に通電した場合幅Wの領域を通るs束が第7図にお
けるよりも少なくなるので、第2図0に示したサイリス
タ装置28の等価回路′におけるインダクタンスLを小
さくすることができる。故に、導体7.10に高周波電
流を通じた場合、インダクタンスLによる電圧降下が少
なくなるのでサイリスタ装置26の各々の通電電流の一
様化が図れることKなる。
が方形となっている。したがって、このような形状のサ
イリスタ装置26を第2図^に示したよう忙複数個外部
導体7と10とで挟んで圧接して第7図囚におけると同
様な並列接続のサイリスタ装置28を形成した場合、第
2図囚におけるQ矢視図とじ工の第2図■に示した領域
27.つまり各領域27に対応するサイリスタ装置26
における金属部分が存在する領域27を密接し℃配置す
ることができるので、隣接する領域27.27間の距離
Wを第7図(ハ)の場合に比べ℃極め℃短くすることが
できる。したかつC1このようにサイリスタ装置26.
26を配置すると、4体7.10を通し℃各装置26.
26に通電した場合幅Wの領域を通るs束が第7図にお
けるよりも少なくなるので、第2図0に示したサイリス
タ装置28の等価回路′におけるインダクタンスLを小
さくすることができる。故に、導体7.10に高周波電
流を通じた場合、インダクタンスLによる電圧降下が少
なくなるのでサイリスタ装置26の各々の通電電流の一
様化が図れることKなる。
第3図は本発明の第2実施例の構成説明図で。
同図^をユ上面図、同図■は側面図、同図0は等価回路
図である。第3図において、29は同心になる仮想円2
9b上に複数個の貫通孔29aを設けた熱伝導性と電気
絶縁性とを有する円板状基板で。
図である。第3図において、29は同心になる仮想円2
9b上に複数個の貫通孔29aを設けた熱伝導性と電気
絶縁性とを有する円板状基板で。
各貫通孔291にはいずれもダイオード30が嵌装され
て接着剤で固定され℃いる。そうして、すべ℃のダイオ
ード30が直列に接続された後、−端のカソード電極が
基板29の上面に接着固定された第1電極導体31に接
続され、他端のアノード電極が基板290丁面に接着固
定された第2電極埠体32に接続され℃いる。33は上
述のダイオード30と基板29とを埋めこむよう圧した
保護樹脂である。′flL極専体31及び32は同軸に
なるように配置されている。35は図示の各部からなる
平形ダイオード装置である。ダイオード装置35は1図
示していないが、第1図(2)におけると同様に外部導
体7と10との間に挟持されて使用される。
て接着剤で固定され℃いる。そうして、すべ℃のダイオ
ード30が直列に接続された後、−端のカソード電極が
基板29の上面に接着固定された第1電極導体31に接
続され、他端のアノード電極が基板290丁面に接着固
定された第2電極埠体32に接続され℃いる。33は上
述のダイオード30と基板29とを埋めこむよう圧した
保護樹脂である。′flL極専体31及び32は同軸に
なるように配置されている。35は図示の各部からなる
平形ダイオード装置である。ダイオード装置35は1図
示していないが、第1図(2)におけると同様に外部導
体7と10との間に挟持されて使用される。
平形ダイオード![35は上述のように構成さtt”c
いるの”c”、gi図に示した平形サイリスタ装R26
と同様VCl2造が容易であることが明らかである。
いるの”c”、gi図に示した平形サイリスタ装R26
と同様VCl2造が容易であることが明らかである。
第4図は本発明の第3実施例としての平形ダイオード装
置36の構成説明図で、同図1Alは上面図。
置36の構成説明図で、同図1Alは上面図。
同図■は側面図、同図Ωは等価回路図である。第4図に
おい工、37は金属厚板製底板、38は底板37の上面
に該底板と電気的に絶縁されるよう(し″CC接置固定
れたダイオードチップ、39・40はそれぞれ一端が底
板37の上面に該底板と電気的に絶縁されるようにし℃
接着固定された柱体状の第1を極導体、第2電極導体で
、チップ38のそれぞれには底板37に対向しない上1
fiKニアノード電極3bとカソード電極38aとが設
けられ℃いる。そうして、すべてのアノード電極38b
がボンディングワイヤ41aで電極等体40に接続され
、すぺ1のカソード電極38aがボンディングワイヤ4
1bで電極環体39に接続されC。
おい工、37は金属厚板製底板、38は底板37の上面
に該底板と電気的に絶縁されるよう(し″CC接置固定
れたダイオードチップ、39・40はそれぞれ一端が底
板37の上面に該底板と電気的に絶縁されるようにし℃
接着固定された柱体状の第1を極導体、第2電極導体で
、チップ38のそれぞれには底板37に対向しない上1
fiKニアノード電極3bとカソード電極38aとが設
けられ℃いる。そうして、すべてのアノード電極38b
がボンディングワイヤ41aで電極等体40に接続され
、すぺ1のカソード電極38aがボンディングワイヤ4
1bで電極環体39に接続されC。
チツ138とワイヤ41a、41bのすべ℃が保護樹脂
42の中に埋めこまれ工いる。この時[極導体39.4
0の各上端面は樹脂42外に露出させられてい″C1図
示していない手段で圧接力Fを加えることにより、導体
39と外部導体7とが圧接され導体40と外部導体lO
とが圧接され℃。
42の中に埋めこまれ工いる。この時[極導体39.4
0の各上端面は樹脂42外に露出させられてい″C1図
示していない手段で圧接力Fを加えることにより、導体
39と外部導体7とが圧接され導体40と外部導体lO
とが圧接され℃。
導体7.IOを除く図示の各部からなる平形ダイオード
!11136が使用されるようになつ℃いる。
!11136が使用されるようになつ℃いる。
平形ダイオード装置36は上述のように構成され工いる
ので、この装置36も第1図に示したサイリスタ装置・
26と同様に製造の容易な装置であるということができ
る。また、このダイオード装置36は第1図のサイリス
タ装置26と同じく大部分が方形の金属部材で構成され
℃いるので、ダイオード装置36の複数個を第2区内に
示したサイリスタ装置28におけるように並列に接続し
℃導体7と10との間に高周波電流を通した時、前述と
同様の理由で各ダイオード装置360通tt流の配分を
一様にすることができる。
ので、この装置36も第1図に示したサイリスタ装置・
26と同様に製造の容易な装置であるということができ
る。また、このダイオード装置36は第1図のサイリス
タ装置26と同じく大部分が方形の金属部材で構成され
℃いるので、ダイオード装置36の複数個を第2区内に
示したサイリスタ装置28におけるように並列に接続し
℃導体7と10との間に高周波電流を通した時、前述と
同様の理由で各ダイオード装置360通tt流の配分を
一様にすることができる。
上述したよう和1本発明におい℃は、少なくとも一個の
半導体#装置と、前記半導体装置の第1主回路電極に接
続された第1t極導体と、半導体装置の第2主回路電極
に接続された第2電極導体とを備え、@記雨電極導体に
作用しかつ半導体装置に作用しない圧接力を両電極導体
に加え″C該両電栢導体を外部回路に@!続するもので
あって、半導体装置は一個の半導体素子となつ℃いるか
または複数個の前記半導体素子を組み合わせた状態にな
つ℃いるようにし℃平形半導体装置を構成した。
半導体#装置と、前記半導体装置の第1主回路電極に接
続された第1t極導体と、半導体装置の第2主回路電極
に接続された第2電極導体とを備え、@記雨電極導体に
作用しかつ半導体装置に作用しない圧接力を両電極導体
に加え″C該両電栢導体を外部回路に@!続するもので
あって、半導体装置は一個の半導体素子となつ℃いるか
または複数個の前記半導体素子を組み合わせた状態にな
つ℃いるようにし℃平形半導体装置を構成した。
このため、上記のように構成すると、従来装置における
ように半導体素子の主回路電極及び制御電極が圧接によ
り℃外sVc引き出されるということはなくなるので1
本発明[は平形半導体装置の構造が簡単になつ℃核装置
の製造が容易になるという効果がある。また、この場合
、平形半導体装置の形状を方形板状あるいは方形柱状に
することができ℃、骸架装置複数個を並列接続で使用す
る際電流分担のアンバランスが生じな(なる効果もある
。
ように半導体素子の主回路電極及び制御電極が圧接によ
り℃外sVc引き出されるということはなくなるので1
本発明[は平形半導体装置の構造が簡単になつ℃核装置
の製造が容易になるという効果がある。また、この場合
、平形半導体装置の形状を方形板状あるいは方形柱状に
することができ℃、骸架装置複数個を並列接続で使用す
る際電流分担のアンバランスが生じな(なる効果もある
。
第1図は本発明の第1実施例の構成説明図で。
同図内は@1面図、同図■は上面図、同図0は等価回路
図である。第2図は第1図に示した第1実施例の効果説
明図で、同図内は側面メ、同図(Elは同図(2)にお
けるQ矢視図、同図0は等価回路図である。第3図は本
発明の第2実施例の構成説明図で。 同図内は上面図、同図◎は側面図、同図0は等価回路図
である。第4図は本発明の第3実施例の構成説明図で、
同図■は上面図、同図■は側面図。 同図Qは等価回路図である。第5図は従来の平形サイリ
スタ装置の縦断面図、抛6図は第5図の等価回路図、第
7図は第5図に示した平形サイリスタ装置の間を説明図
で、同図内は側面図、同図■は同VIA)IcおけるP
矢視図、同図Gは等価回路図である。 t、 tS・・・・・・サイリスタ素子% la@ 1
8al 38ト・カソード電極、Ice 18c* 3
8b・・・・・・アノード電極。 2、21.31.39−−−−−−第1 lR1極導体
、 7.10−・−外部導体、9.19.32.40−
・−・第2電極導体、15゜26・・・・・・平形サイ
リスタ!!、ao、38・曲・ ダイオード、35.3
6・・・・・・平形ダイオード装置。 箋 1 口 2!L7 ′$ 2 閉 箋 3 口 箋 4 図 F9 箋 S 閉 箋 6 図
図である。第2図は第1図に示した第1実施例の効果説
明図で、同図内は側面メ、同図(Elは同図(2)にお
けるQ矢視図、同図0は等価回路図である。第3図は本
発明の第2実施例の構成説明図で。 同図内は上面図、同図◎は側面図、同図0は等価回路図
である。第4図は本発明の第3実施例の構成説明図で、
同図■は上面図、同図■は側面図。 同図Qは等価回路図である。第5図は従来の平形サイリ
スタ装置の縦断面図、抛6図は第5図の等価回路図、第
7図は第5図に示した平形サイリスタ装置の間を説明図
で、同図内は側面図、同図■は同VIA)IcおけるP
矢視図、同図Gは等価回路図である。 t、 tS・・・・・・サイリスタ素子% la@ 1
8al 38ト・カソード電極、Ice 18c* 3
8b・・・・・・アノード電極。 2、21.31.39−−−−−−第1 lR1極導体
、 7.10−・−外部導体、9.19.32.40−
・−・第2電極導体、15゜26・・・・・・平形サイ
リスタ!!、ao、38・曲・ ダイオード、35.3
6・・・・・・平形ダイオード装置。 箋 1 口 2!L7 ′$ 2 閉 箋 3 口 箋 4 図 F9 箋 S 閉 箋 6 図
Claims (1)
- 少なくとも一個の半導体装置と、前記半導体装置の第
1主回路電極に接続された第1電極導体と、前記半導体
装置の第2主回路電極に接続された第2電極導体とを備
え、前記両電極導体に作用しかつ前記半導体装置に作用
しない圧接力を前記両電極導体に加えて該両電極導体を
外部回路に接続するものであつて、前記半導体装置は一
個の半導体素子となつているかまたは複数個の前記半導
体素子を組み合わせた状態になつていることを特徴とす
る平形半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62280604A JPH0666411B2 (ja) | 1987-11-06 | 1987-11-06 | 平形半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62280604A JPH0666411B2 (ja) | 1987-11-06 | 1987-11-06 | 平形半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01122146A true JPH01122146A (ja) | 1989-05-15 |
JPH0666411B2 JPH0666411B2 (ja) | 1994-08-24 |
Family
ID=17627346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62280604A Expired - Lifetime JPH0666411B2 (ja) | 1987-11-06 | 1987-11-06 | 平形半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0666411B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129538A (ja) * | 1991-10-30 | 1993-05-25 | Toyo Electric Mfg Co Ltd | 複合形半導体素子の構造 |
JP2015198171A (ja) * | 2014-04-01 | 2015-11-09 | 富士電機株式会社 | パワー半導体モジュール |
JP2015220398A (ja) * | 2014-05-20 | 2015-12-07 | 富士電機株式会社 | パワー半導体モジュール |
JP2016092062A (ja) * | 2014-10-30 | 2016-05-23 | 富士電機株式会社 | 半導体装置 |
CN106057740A (zh) * | 2015-04-01 | 2016-10-26 | 富士电机株式会社 | 半导体模块及半导体装置 |
JP2017038020A (ja) * | 2015-08-13 | 2017-02-16 | 富士電機株式会社 | 半導体モジュール |
US11450623B2 (en) | 2020-07-17 | 2022-09-20 | Fuji Electric Co., Ltd. | Semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59171478A (ja) * | 1982-10-15 | 1984-09-27 | シ−メンス・アクチエンゲゼルシヤフト | 平形素子の加圧装置 |
-
1987
- 1987-11-06 JP JP62280604A patent/JPH0666411B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59171478A (ja) * | 1982-10-15 | 1984-09-27 | シ−メンス・アクチエンゲゼルシヤフト | 平形素子の加圧装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129538A (ja) * | 1991-10-30 | 1993-05-25 | Toyo Electric Mfg Co Ltd | 複合形半導体素子の構造 |
JP2015198171A (ja) * | 2014-04-01 | 2015-11-09 | 富士電機株式会社 | パワー半導体モジュール |
US9812431B2 (en) | 2014-04-01 | 2017-11-07 | Fuji Electric Co., Ltd. | Power semiconductor module |
JP2015220398A (ja) * | 2014-05-20 | 2015-12-07 | 富士電機株式会社 | パワー半導体モジュール |
US9209099B1 (en) | 2014-05-20 | 2015-12-08 | Fuji Electric Co., Ltd. | Power semiconductor module |
JP2016092062A (ja) * | 2014-10-30 | 2016-05-23 | 富士電機株式会社 | 半導体装置 |
CN106057740A (zh) * | 2015-04-01 | 2016-10-26 | 富士电机株式会社 | 半导体模块及半导体装置 |
JP2016195216A (ja) * | 2015-04-01 | 2016-11-17 | 富士電機株式会社 | 半導体モジュール及び半導体装置 |
JP2017038020A (ja) * | 2015-08-13 | 2017-02-16 | 富士電機株式会社 | 半導体モジュール |
US11450623B2 (en) | 2020-07-17 | 2022-09-20 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPH0666411B2 (ja) | 1994-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3268081B2 (ja) | 電力用半導体モジュール | |
CN110199388A (zh) | 用于并联功率装置的具有低电感和快速切换的高功率多层模块 | |
CN103996667B (zh) | 具有旁路功能的半导体器件及其方法 | |
ITMI941840A1 (it) | Modulo di dispositivi a semiconduttori di alta potenza con bassa resistenza termica e metodo di fabbricazione semplificato | |
CN110783283B (zh) | 具有对称布置的功率连接端的半导体封装及其制造方法 | |
JP2002208673A (ja) | 半導体装置およびパワーモジュール | |
JPS6393126A (ja) | 半導体装置 | |
JP2015225918A (ja) | 半導体モジュールおよび半導体スイッチ | |
JP2018110218A (ja) | 半導体装置およびその製造方法 | |
JP2000091498A (ja) | 半導体モジュール電極構造 | |
JPH01122146A (ja) | 平形半導体装置 | |
FI88088B (fi) | Laoginduktiv anod-katod-koppling av en fraonslagbar effekttyristor | |
US11538725B2 (en) | Semiconductor module arrangement | |
WO2020262097A1 (ja) | 半導体装置およびその製造方法 | |
JP3612226B2 (ja) | 半導体装置及び半導体モジュール | |
JP5880664B1 (ja) | 半導体装置 | |
KR20210076469A (ko) | 파워 모듈 및 그 제조 방법 | |
US5115300A (en) | High-power semiconductor device | |
US11303222B2 (en) | Multiphase inverter apparatus | |
JP3550243B2 (ja) | 内部圧接型半導体装置 | |
JPS6154262B2 (ja) | ||
JP2003218306A (ja) | 半導体装置およびその製造方法 | |
US3811084A (en) | High voltage semiconductor rectifying device | |
US7087990B2 (en) | Power semiconductor device | |
CN219371020U (zh) | 功率模块和设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 14 |