JP2016195216A - 半導体モジュール及び半導体装置 - Google Patents

半導体モジュール及び半導体装置 Download PDF

Info

Publication number
JP2016195216A
JP2016195216A JP2015075251A JP2015075251A JP2016195216A JP 2016195216 A JP2016195216 A JP 2016195216A JP 2015075251 A JP2015075251 A JP 2015075251A JP 2015075251 A JP2015075251 A JP 2015075251A JP 2016195216 A JP2016195216 A JP 2016195216A
Authority
JP
Japan
Prior art keywords
plate
semiconductor
semiconductor module
gate
guide groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015075251A
Other languages
English (en)
Other versions
JP6439552B2 (ja
Inventor
稲葉　哲也
Tetsuya Inaba
哲也 稲葉
池田　良成
Yoshinari Ikeda
良成 池田
堀　元人
Motohito Hori
元人 堀
大輔 君島
Daisuke Kimijima
大輔 君島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015075251A priority Critical patent/JP6439552B2/ja
Priority to CN201610130201.2A priority patent/CN106057740B/zh
Priority to DE102016203819.2A priority patent/DE102016203819B4/de
Priority to US15/069,404 priority patent/US9524919B2/en
Publication of JP2016195216A publication Critical patent/JP2016195216A/ja
Application granted granted Critical
Publication of JP6439552B2 publication Critical patent/JP6439552B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】動作不良の発生を抑制する。【解決手段】半導体モジュール１０００は、おもて面にゲート電極とソース電極とを備え、裏面にドレイン電極を備え、ドレイン電極とドレイン板１０１０のおもて面が接続される半導体素子１０２０と、絶縁板１０３２のおもて面に、ゲート電極が電気的に接続された第１回路板１０３１ａとソース電極が電気的に接続された第２回路板１０３１ｂとを備え、ドレイン板１０１０のおもて面に配置された積層基板１０３０と、第１回路板１０３１ａ上に配置されたゲート端子１０４０と、第２回路板１０３１ｂ上に配置されたソース端子１０７０，１０８０と、ドレイン板１０１０のおもて面に対向して配置され、ゲート端子１０４０及びソース端子１０７０，１０８０が位置する開口１３０１と開口１３０１に接して外周部まで延伸されているガイド溝１３０３，１３０４とを備える蓋と、を有する。【選択図】図１

Description

本発明は、半導体モジュール及びそれを備えた半導体装置に関する。
半導体装置の一つとして、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＷＤ（Free Wheeling Diode）等の複数の半導体素子を含む半導体モジュールが広く用いられている。例えば、この半導体モジュールを並列接続することで、スイッチング、コンバータ等としての機能が実現される。このような半導体モジュールの内、モジュール内部に絶縁機能を有さない非絶縁型の半導体モジュールは、絶縁型の半導体モジュールに比べ、内部配線のインダクタンスを低減することができる。
非絶縁型の半導体モジュールは、上面にゲート端子とソース端子を備え、下面にドレイン端子を備えている。そして、上面からゲート導体とソース導体が一体になったものを配置し、下面にドレイン導体を配置し、それらを上下から圧接することにより、外部と電気的に接続されている（例えば、特許文献１参照）。
特開平７−３１２４１０号公報
しかし、特許文献１の半導体モジュールでは、ゲート導体に圧接されたばね板形状のゲート端子は、半導体モジュールの動作中にゲート導体が摺動して、ゲート導体との接触面の電気抵抗が増加する。このため、半導体モジュールに動作不良が生じてしまうおそれがある。
本発明は、このような点を鑑みてなされたものであり、動作不良の発生が抑制された半導体を提供することを目的とする。
本発明の一観点によれば、ドレイン板と、おもて面にゲート電極とソース電極とを備え、裏面にドレイン電極を備え、前記ドレイン板のおもて面に配置され、前記ドレイン電極と前記ドレイン板が電気的に接続される半導体素子と、絶縁板と、前記絶縁板のおもて面に設けられた第１回路板及び第２回路板を備え、前記ドレイン板のおもて面に配置され、前記第１回路板は前記ゲート電極と電気的に接続され、前記第２回路板は前記ソース電極と電気的に接続された、積層基板と、前記第１回路板上に配置されたゲート端子と、前記第２回路板上に配置されたソース端子と、開口及びガイド溝を備え、前記ドレイン板のおもて面と対向して配置され、前記ゲート端子及び前記ソース端子が前記開口に位置し、前記ガイド溝は前記開口に接して外周部に延伸されている、蓋と、を備える半導体モジュールが提供される。
開示の技術によれば、半導体装置の動作不良の発生を防止して、半導体装置の特性の低下を抑制することができるようになる。
第１の実施の形態の半導体モジュールを示す図である。 第１の実施の形態の半導体モジュールの構成を示す図である。 第１の実施の形態の半導体モジュールの構成を示す図である。 第１の実施の形態の半導体モジュールの構成を示す図である。 第１の実施の形態の半導体モジュールの構成を示す図である。 第１の実施の形態の半導体モジュールの構成を示す図である。 第１の実施の形態の半導体モジュールの構成を示す図である。 第１の実施の形態の半導体モジュールの構成を示す図である。 第１の実施の形態の半導体モジュールの構成を示す図である。 第１の実施の形態の半導体モジュールの構成を示す図である。 第２の実施の形態の半導体装置を示す図である。 第２の実施の形態の半導体装置の配線板を示す図である。 第３の実施の形態の半導体モジュールを示す図である。 第４の実施の形態の半導体モジュールを示す図である。 第５の実施の形態の半導体モジュールに用いられるゲート板と補助ソース板とを含むプリント基板を示す図である。 第６の実施の形態の半導体装置を示す図である。 第７の実施の形態の半導体モジュールを示す図である。 第７の実施の形態の半導体モジュールを複数組み合わせた半導体装置を示す図である。 第８の実施の形態の半導体モジュールを示す図である。 第８の実施の形態の半導体モジュールを複数組み合わせた半導体装置を示す図である。 第９の実施の形態の半導体装置を示す側面図である。 第９の実施の形態の半導体装置を示す側面図である。
以下、図面を参照して実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体モジュールについて、図１〜図１０を用いて説明する。
図１は、第１の実施の形態の半導体モジュールを示す図である。
なお、図１（Ａ）は、半導体モジュールの平面図を、図１（Ｂ）は、図１（Ａ）の一点鎖線Ｘ１−Ｘ１の断面図をそれぞれ示している。
また、図２〜図１０は、第１の実施の形態の半導体モジュールの構成を示す図である。
図２（Ａ）は、ドレイン板１０１０の平面図を、図２（Ｂ）は、図２（Ａ）の一点鎖線Ｘ−Ｘにおける断面図をそれぞれ示している。
図３（Ａ）は、ドレイン板１０１０の平面図を、図３（Ｂ）は、図３（Ａ）の矢視Ｙから見た側面図を、図３（Ｃ）は、図３（Ａ）の矢視Ｘから見た側面図をそれぞれ示している。
図８（Ａ）は、蓋１３００の平面図を、図８（Ｂ）は、（ゲート板１４００及び補助ソース板１５００ａ，１５００ｂを配置していない）半導体モジュールの斜視図をそれぞれ示している。
図９（Ａ）は、ゲート板１４００の平面図を、図９（Ｂ）は、補助ソース板１５００ａ，１５００ｂの平面図をそれぞれ示している。なお、図１０は、図１の一点鎖線Ｘ２−Ｘ２の断面拡大図を示している。
非絶縁型の半導体モジュール１０００は、図１に示されるように、ドレイン板１０１０と、半導体素子１０２０と、積層基板１０３０と、ゲート端子１０４０と、補助ソース端子１０５０と、蓋１３００とを備える。また、半導体モジュール１０００は、ゲート板１４００と、補助ソース端子１０６０と、補助ソース板１５００ａ，１５００ｂと、絶縁性の枠１２００をさらに備えている。
ドレイン板１０１０は、銅やアルミ等の導電性材料で構成される。ドレイン板１０１０のおもて面には半導体モジュール１０００の各構成部材が搭載され、裏面に外部電源からの電力が入力される。すなわち、ドレイン板１０１０は、非絶縁型の半導体モジュール１０００のドレイン端子としての機能を有する。
半導体素子１０２０は、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ等の縦型のパワー半導体素子である。第１の実施の形態においては、半導体素子１０２０がパワーＭＯＳＦＥＴの場合について説明する。半導体素子１０２０は、おもて面にゲート電極とソース電極とを備え、裏面にドレイン電極を備える。半導体素子１０２０は、ドレイン板１０１０のおもて面に配置される。そして、半導体素子１０２０の裏面のドレイン電極と、ドレイン板１０１０が、はんだ等の導電性の接合材により接合され、電気的に接続されている。
積層基板１０３０は、図２に示されるように、絶縁板１０３２と、第１回路板１０３１ａと、第２回路板１０３１ｂとを備える。積層基板１０３０は、ドレイン板１０１０のおもて面のうち、半導体素子１０２０が配置されている箇所とは異なる箇所に配置されている。また、第１回路板１０３１ａと半導体素子１０２０のゲート電極が電気的に接続され、第２回路板１０３１ｂと半導体素子１０２０のソース電極が電気的に接続されている。これらの接続構成の詳細については後述する。
ゲート端子１０４０は、第１回路板１０３１ａ上に配置されている。一対のソース端子１０７０，１０８０は、第２回路板１０３１ｂ上に配置されている。一対の補助ソース端子１０５０，１０６０は、第２回路板１０３１ｂ上に配置されている。いずれの端子も銅やアルミなどの導電性材料で構成される。また、いずれの端子も第１回路板１０３１ａもしくは第２回路板１０３１ｂと、はんだなどの導電性の接合材により接合され、電気的に接続されている。
図８に示すように、蓋１３００は、矩形状をなし、ガイド溝１３０３，１３０４を備える。蓋１３００は、ドレイン板１０１０のおもて面に対向して配置されている。そして、開口１３０１に、ゲート端子１０４０、ソース端子１０７０，１０８０、及び補助ソース端子１０５０，１０６０が位置している。ガイド溝１３０３，１３０４は開口１３０１に接し、開口１３０１に接する箇所から外周部まで延伸されている。蓋１３００は、銅やアルミ等の導電性材料で構成されることが好ましい。
なお、蓋１３００は、ボルト孔１３０５，１３０６を用いて、ボルト１０７３，１０８３でソース端子１０７０，１０８０にねじ止めされ、固定されている。
ゲート板１４００は、ガイド溝１３０３，１３０４に配置され、ゲート端子１０４０と電気的に接続され、ガイド溝１３０３，１３０４に沿って外周部に延伸されている。なお、ゲート端子１０４０は、ガイド溝１３０３，１３０４の中間点を直交する線上に位置している。
補助ソース板１５００ａ，１５００ｂは、ガイド溝１３０３，１３０４に配置されて、補助ソース端子１０５０，１０６０にそれぞれ電気的に接続されている。また、補助ソース板１５００ａ，１５００ｂは、ゲート板１４００とは絶縁層１６００ｂにより絶縁されながら、ガイド溝１３０３，１３０４に沿って外周部に延伸されている。
ゲート板１４００は、第１の実施の形態では、Ｈ字型の形状をなしており、中心部でゲート端子１０４０のボルト孔１０４１にボルト１０４３で固定されている。補助ソース板１５００ａ，１５００ｂも、補助ソース端子１０５０及び補助ソース端子１０６０のボルト孔１０５１，１０６１にボルト１０５３，１０６３で固定されている。
このような半導体モジュール１０００において、ドレイン板１０１０にドレイン導体１８００を押圧し、ソース端子１０７０，１０８０にソース導体１７００を押圧して、上下から圧接する。これにより、外部電源と半導体モジュール１０００を電気的に接続することができる。また、外周部に延伸され、半導体モジュール１０００の側部に取り出されたゲート板１４００に、ゲートドライバユニット（不図示）からゲート電圧を印加する。これにより、半導体素子１０２０のスイッチング動作を制御することができる。
このような構成を有する半導体モジュールの構成、組み立てについて、以下で説明する。
まず、図２に示されるように、ドレイン板１０１０の中央部に積層基板１０３０と、積層基板１０３０の両側に複数の半導体素子１０２０とがそれぞれ配置されている。
絶縁板１０３２のおもて面に、第１回路板１０３１ａと第２回路板１０３１ｂとが配置されている。第１回路板１０３１ａ及び第２回路板１０３１ｂは、銅やアルミ等の導電性材料により構成されている。第１回路板１０３１ａと第２回路板１０３１ｂとは、電気的に絶縁されており、第２回路板１０３１ｂが第１回路板１０３１ａを取り囲んで配置されている。また、絶縁板１０３２の裏面に、例えば、銅で構成された金属板１０３３を備える。金属板１０３３を配置することにより、ドレイン板１０１０と積層基板１０３０との間を、はんだ付けによる接合が可能となる。なお、ドレイン板１０１０と積層基板１０３０との間を接着剤で接合する場合は、金属板１０３３は無くても良い。
次いで、図３に示されるように、積層基板１０３０の第１回路板１０３１ａの中心部に、柱状であって、上面にボルト孔１０４１が設けられたゲート端子１０４０が設置される。
また、第２回路板１０３１ｂには、一対のソース端子１０７０，１０８０が、第１回路板１０３１ａを挟んで設置される。ソース端子１０７０，１０８０には、それぞれ、段差面１０７２，１０８２が形成されており、段差面１０７２，１０８２には、ボルト孔１０７１，１０８１がそれぞれ形成されている。
さらに、第２回路板１０３１ｂには、補助ソース端子１０５０，１０６０が設置される。補助ソース端子１０５０，１０６０は、例えば、第１回路板１０３１ａを挟んで、ソース端子１０７０，１０８０と並んで設置される。補助ソース端子１０５０，１０６０には、ボルト孔１０５１，１０６１がそれぞれ形成されている。なお、図３（Ａ）に示す補助ソース端子１０５０，１０６０の設置箇所は、一例であって、第２回路板１０３１ｂ上であればどこでも構わない。
次いで、図４〜図６に示されるように、複数の半導体素子１０２０と、第１回路板１０３１ａ及び第２回路板１０３１ｂとの間に、プリント基板１０９０，１１００が設置される。設置の際、プリント基板１０９０，１１００と、補助ソース端子１０５０，１０６０が干渉しないように、プリント基板１０９０，１１００の形状が最適化されている。プリント基板１０９０，１１００のおもて面に配置されたゲート配線層１０９１，１１０１と、複数の半導体素子１０２０の各ゲート電極とは、導電ポスト１０９２ａ，１１０２ａを経由してそれぞれ電気的に接続されている。また、ゲート配線層１０９１，１１０１と、積層基板１０３０の第１回路板１０３１ａとは、ゲート接続部１０９５，１１０５を経由して電気的に接続されている。
また、プリント基板１０９０，１１００の裏面に配置されたソース配線層１０９３，１１０３と、複数の半導体素子１０２０の各ソース電極とは、導電ポスト１０９２ｂ，１１０２ｂを経由してそれぞれ電気的に接続されている。また、ソース配線層１０９３，１１０３と、積層基板１０３０の第２回路板１０３１ｂとは、ソース接続部１０９６，１１０６を経由して電気的に接続されている。
このように、プリント基板１０９０，１１００及び導電ポスト１０９２ａ，１０９２ｂ，１１０２ａ，１１０２ｂを用いて、半導体素子１０２０と積層基板１０３０とが電気的に接続される。
なお、ソース配線層１０９３，１１０３には貫通孔１０９４，１１０４が形成されている。プリント基板１０９０，１１００のゲート配線層１０９１，１１０１に接続されている導電ポスト１０９２ａ，１１０２ａは、貫通孔１０９４，１１０４に挿通されている。このため、導電ポスト１０９２ａ，１１０２ａとソース配線層１０９３，１１０３とは電気的絶縁性が保たれている。
このようにして各構成が設置されたドレイン板１０１０を、図７に示されるように、四方が覆われた枠１２００内に設ける。
次いで、枠１２００に被せる蓋１３００は、図８（Ａ）に示されるように、開口１３０１と、ボルト孔１３０５，１３０６とがそれぞれ形成されている。さらに、蓋１３００は、図中上下方向に直線状のガイド溝１３０３，１３０４が開口１３０１に接して、外周部まで延伸されて形成されている。
このような蓋１３００を枠１２００に被せると、図８（Ｂ）に示される半導体モジュール１０００となる。半導体モジュール１０００では、ゲート端子１０４０と、ソース端子１０７０，１０８０と、補助ソース端子１０５０，１０６０とが、開口１３０１に位置し、開口１３０１から少なくとも一部が露出するように配置されている。また、ボルト孔１３０５，１３０６が、ソース端子１０７０，１０８０のボルト孔１０７１，１０８１に位置合わせされ、蓋１３００がボルト１０７３，１０８３で固定されている。
なお、蓋１３００に形成されたガイド溝１３０３，１３０４の溝の深さは、例えば、ゲート端子１０４０と、補助ソース端子１０５０，１０６０との高さと一致するようにしている。
次いで、図９及び図１０に示されるように、蓋１３００のガイド溝１３０３に、絶縁層１６００ａを配置して、補助ソース板１５００ａを配置する。配置の際には、補助ソース板１５００ａのボルト孔１５０１ａが、補助ソース端子１０６０のボルト孔１０６１に位置合わせされ、ボルト１０６３で固定される。補助ソース板１５００ｂも同様にしてガイド溝１３０４に絶縁層１６００ａを介して配置される。この際、補助ソース板１５００ｂのボルト孔１５０１ａが、補助ソース端子１０５０のボルト孔１０５１に位置合わせされ、ボルト１０５３で固定される。
また、ガイド溝１３０３，１３０４に配置された補助ソース板１５００ａ，１５００ｂに、絶縁層１６００ｂを配置し、図９（Ａ）に示されるゲート板１４００を配置する。配置の際には、ゲート板１４００のボルト孔１４０１が、ゲート端子１０４０のボルト孔１０４１に位置合わせされ、ボルト１０４３で固定される。ゲート板１４００上にはさらに絶縁層１６００ｃを配置する。
すなわち、ガイド溝１３０３において、図１０に示されるように、絶縁層１６００ａ、補助ソース板１５００ａ、絶縁層１６００ｂ、ゲート板１４００、絶縁層１６００ｃの順で積層される。また、ガイド溝１３０４において、絶縁層１６００ａ、補助ソース板１５００ｂ、絶縁層１６００ｂ、ゲート板１４００、絶縁層１６００ｃの順で積層される。
このようにして設置された補助ソース板１５００ａ，１５００ｂにゲートドライバユニットを接続すると、ゲートドライバユニットは、ゲート電圧に応じたソース電流を計測することができる。
第１の実施の形態の半導体モジュール１０００では、蓋１３００にガイド溝１３０３，１３０４が設けられることにより、ソース端子１０７０，１０８０の上面よりも低い位置にゲート板１４００を配置することができる。これにより、ゲート板１４００とゲート端子１０４０を接合する、ボルト１０４３を配置するのに必要なスペースを確保することができる。そして、ボルト１０４３で強固に接合することにより、動作時におけるゲート端子１０４０の摩耗の発生が抑制される。このため、ゲート端子１０４０の電気抵抗の増加、並びに、発熱の発生が抑制されて、半導体モジュール１０００の動作不良の発生が防止される。
また、半導体モジュール１０００では、補助ソース端子１０５０，１０６０を設置して、補助ソース端子１０５０，１０６０に接合した補助ソース板１５００ａ，１５００ｂをガイド溝１３０３，１３０４から延伸させるようにした。このため、ゲート電圧に対するソース電流を計測することができ、所望のソース電流が出力されるように印加するゲート電圧を正確に制御することができる。
また、ガイド溝１３０３，１３０４にゲート板１４００及び補助ソース板１５００ａ，１５００ｂを積層配置している。このため、ゲート配線の配線インダクタンスを低減させることができ、半導体モジュールの高速動作が可能となる。
また、半導体モジュール１０００では、半導体素子１０２０、積層基板１０３０等が導電性の蓋１３００により覆われているために、半導体モジュール内部で発生するノイズを遮断することができる。
また、半導体モジュール１０００は、ゲート板１４００と補助ソース板１５００ａ，１５００ｂとがガイド溝１３０３，１３０４に収納されるために、コンパクト化される。
なお、第１の実施の形態では、ガイド溝１３０３，１３０４に補助ソース板１５００ａ，１５００ｂを先に配置して、ゲート板１４００を配置する場合を例に挙げて説明した。この場合に限らず、ゲート板１４００を先に配置して、補助ソース板１５００ａ，１５００ｂを配置することも可能である。
また、第１の実施の形態では、半導体素子１０２０にパワーＭＯＳＦＥＴを用いる場合について説明したが、これに限定されるものではなく、半導体素子１０２０をＩＧＢＴにしてもよい。この場合、上記実施の形態におけるドレイン電極はコレクタ電極に、ソース電極はエミッタ電極にそれぞれ置き換えればよい。また、その他のスイッチング素子を用いてもよい。
すなわち、第１の出願の明細書及び特許請求の範囲において、「ドレイン電極」とは半導体素子１０２０の陽極側の電極の総称であり、「ソース電極」とは半導体素子１０２０の陰極側の電極の総称である。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態で示した半導体モジュールを複数組み合わせた半導体装置について、図１１及び図１２を用いて説明する。
図１１は、第２の実施の形態の半導体装置を示す図である。
また、図１２は、第２の実施の形態の半導体装置の配線板を示す図である。
図１２（Ａ）はゲート板の平面図、図１２（Ｂ）は補助ソース板の平面図をそれぞれ示している。
複数（第２の実施の形態では３つ）の半導体モジュール（図８（Ｂ））を用意して、ガイド溝１３０３同士が連結し、またガイド溝１３０４同士が連結するように配置する。
このようにガイド溝同士を連結した複数の半導体モジュールに対して、図１２に示されるような、一体化したゲート板２４００と、一体化した補助ソース板２５００ａ，２５００ｂとを用意する。
複数を組み合わせた半導体モジュールの連結したガイド溝１３０３に、絶縁層を介して一体化した補助ソース板２５００ａを配置する。配置の際には、補助ソース板２５００ａのボルト孔２５０１ａを、補助ソース端子１０６０のボルト孔１０６１に位置合わせする。補助ソース板２５００ｂについても同様に、連結したガイド溝１３０４に、絶縁層を介して配置する。この際、補助ソース板２５００ｂのボルト孔２５０１ｂを、補助ソース端子１０５０のボルト孔１０５１に位置合わせする。
続いて、第１の実施の形態と同様、補助ソース板２５００ａ，２５００ｂの上に、絶縁層を配置する。
さらに、連結したガイド溝１３０３，１３０４の絶縁層を介して、一体化したゲート板２４００を配置する。配置の際には、ゲート板２４００のボルト孔２４０１を、ゲート端子１０４０のボルト孔１０４１に位置合わせする。
さらに、図１１に示されるように、ゲート板２４００が、ボルト１０４３で固定される。また、補助ソース板２５００ａ，２５００ｂが、ボルト１０５３，１０６３でそれぞれ固定される。
このようにして組み合わされた半導体装置１００の複数のソース端子１０７０，１０８０を、ソース導体（不図示）で押圧する。そして同様に、半導体装置１００の複数のドレイン板１０１０を、ドレイン導体（不図示）で押圧する。これにより、複数の半導体モジュール１０００を、容易に並列接続することができる。
このように、第２の実施の形態においては、複数の半導体モジュール１０００について、ガイド溝１３０３，１３０４が連結するように組み合わせて並列接続した、半導体装置１００を構成することができる。これにより、半導体装置１００の大電流化を容易に図ることができる。
［第３の実施の形態］
第３の実施の形態では、補助ソース端子を設けずに、補助ソース電流を得ることができる半導体モジュールについて、図１３を用いて説明する。
図１３は、第３の実施の形態の半導体モジュールを示す図である。
図１３（Ａ）は、蓋２３００の平面図を、図１３（Ｂ）は、第３の実施の形態の半導体モジュール２０００の平面図をそれぞれ示している。
半導体モジュール２０００では、第１の実施の形態の半導体モジュール１０００に示した補助ソース端子１０５０，１０６０を配置していない。また、半導体モジュール２０００の蓋２３００は、図１３（Ａ）に示されるように、ソース端子１０７０，１０８０と、ゲート端子１０４０を表出する開口２３０１が形成されている。さらに、蓋２３００は、ガイド溝１３０３，１３０４と同じ深さ（高さ）に位置する凹部２３０２，２３０３と、凹部２３０２，２３０３に設けられたボルト孔２３０６，２３０７とを備える。その他は、半導体モジュール１０００と同様の構成をなしている。
このような蓋２３００を、第１の実施の形態と同様に、半導体素子１０２０、積層基板１０３０等を収納する枠１２００に被せる。ソース端子１０７０，１０８０のボルト孔１０７１，１０８１に位置合わせし、ボルト孔１３０４，１３０５をボルト１０８３，１０７３でねじ止めする。これにより、蓋２３００がソース端子１０７０，１０８０に固定される。
さらに、第１の実施の形態と同様に、補助ソース板１５００ａ，１５００ｂをガイド溝１３０３，１３０４に絶縁層を介して配置する。そして、補助ソース板１５００ａ，１５００ｂのボルト孔１５０１ａ，１５０１ｂを、ボルト孔２３０７，２３０６に位置合わせする。そして、補助ソース板１５００ａ，１５００ｂを、ボルト１０５３，１０６３でねじ止めして、蓋２３００に固定し、電気的に接続する。ゲート板１４００も、第１の実施の形態と同様に、ゲート端子１０４０のボルト孔１０４１にボルト孔１４０１を位置合わせし、ボルト１０４３でねじ止めして、ゲート端子１０４０に固定される。
この際、蓋２３００は、ソース端子１０７０，１０８０とは電気的に接続されているために、蓋２３００とソース端子１０７０，１０８０とは同電位となっている。この状態において、補助ソース板１５００ａ，１５００ｂが蓋２３００に電気的に接続されているために、補助ソース板１５００ａ，１５００ｂも、ソース端子１０７０，１０８０と同電位となる。したがって、第２回路板１０３１ｂと、補助ソース板１５００ａ，１５００ｂとの間が、ソース端子１０７０，１０８０及び蓋２３００を経由して、電気的に接続されている。これにより、第１の実施の形態と同様に、補助ソース板１５００ａ，１５００ｂから補助ソース電流を得ることが可能となる。
第３の実施の形態により、構成部材の増加を抑えて、補助ソース電流を得ることが可能となる。
［第４の実施の形態］
第４の実施の形態では、半導体モジュールのガイド溝の深さをゲート端子並びに補助ソース端子よりも浅くする場合について、図１４を用いて説明する。
図１４は、第４の実施の形態の半導体モジュールを示す図である。
図１４（Ａ）は、第４の実施の形態の半導体モジュール３０００の平面図、図１４（Ｂ）は、図１４（Ａ）の一点鎖線Ｘ−Ｘにおける断面拡大図をそれぞれ示している。
半導体モジュール３０００は、ガイド溝３３０３，３３０４が、第１の実施の形態のガイド溝１３０３，１３０４よりも浅く構成されている。なお、半導体モジュール３０００の他の構成については、第１の実施の形態の半導体モジュールと同様の構成をなしている。このため、図１４（Ｂ）に示されるように、ガイド溝３３０３の底面３３０３ａが、ゲート端子１０４０の上端部よりも上方に位置しており、ガイド溝３３０３と、ゲート端子１０４０の上端部とに段差が生じている。
そこで、ガイド溝３３０３，３３０４に配置するゲート板１４００の中心部には、この段差に応じて傾斜が付けられている。この傾斜により、ゲート板３４００のボルト孔がゲート端子１０４０のボルト孔１０４１に位置合わせされ、ゲート板３４００がゲート端子１０４０にボルト１０４３で固定される。
また、補助ソース板３５００ａ，３５００ｂも、図示を省略するものの、ボルト孔が形成されている箇所に、ゲート板３４００と同様に傾斜が付けられている。
これにより、ゲート板３４００と補助ソース板３５００ａ，３５００ｂとが配置されるガイド溝３３０３，３３０４の隙間（空間）を小さくすることができる。このために、半導体モジュール３０００の低インダクタンス化を図ることができる。したがって、ガイド溝３３０３，３３０４の深さは、隙間が最も少ない、ゲート板３４００と、補助ソース板３５００ａ，３５００ｂと、絶縁層とを合わせた厚さ程度とすることが望ましい。
また、半導体モジュール３０００は、第２の実施の形態の半導体モジュール（図１１）と同様に、ガイド溝３３０３，３３０４が連結するように複数組み合わせることも可能である。
［第５の実施の形態］
第５の実施の形態では、第１の実施の形態のゲート板１４００と補助ソース板１５００ａ，１５００ｂとをプリント基板にして一体化した場合について、図１５を用いて説明する。
図１５は、第５の実施の形態の半導体モジュールに用いられるゲート板と補助ソース板とを含むプリント基板を示す図である。
図１５（Ａ）は、ゲート板１４００と補助ソース板１５００ａ，１５００ｂとを含むプリント基板の平面図を、図１５（Ｂ）は、図１５（Ａ）の矢視Ｙから見た側面図をそれぞれ示している。
プリント基板４５００は、第１の実施の形態のゲート板１４００と、補助ソース板１５００ａ，１５００ｂとの間に絶縁材料で構成された基材４５２０が挟まれている。ゲート板１４００上にはレジスト層４５１０ａ，４５１０ｂが形成され、またボルト孔１０４１部分が開口されている。また、補助ソース板１５００ａ，１５００ｂには、レジスト層４５１０ａ，４５１０ｂが形成され、ボルト孔１５０１ａ，１５０１ｂに対向する開口４５３１ａ，４５３１ｂが形成されている。
そして、第１の実施の形態の半導体モジュール１０００の開口１３０１、ガイド溝１３０３，１３０４にプリント基板４５００が嵌めこまれて、ボルト１０４３，１０５３，１０６３で固定される。
このようなプリント基板４５００を用いることにより、ゲート板１４００と、補助ソース板１５００ａ，１５００ｂの取り付けが容易になる。
なお、複数の半導体モジュールを組み合わせる場合には、例えば、第４の実施の形態に示したゲート板２４００と、補助ソース板２５００ａ，２５００ｂとを、プリント基板として一体化することが可能である。
［第６の実施の形態］
第６の実施の形態では半導体モジュールを６つ組み合わせた場合について、図１６を用いて説明する。
図１６は、第６の実施の形態の半導体装置を示す図である。
半導体モジュール１０００ａ〜１０００ｆは、半導体モジュール１０００と同様の構成をなしている。但し、半導体モジュール１０００ａ〜１０００ｆの蓋４３００には、ガイド溝１３０３，１３０４の中心部から外周部に通じるガイド溝１３０８，１３０９がさらに形成されている。なお、図１６では、半導体モジュール１０００ａにのみ符号を付しており、半導体モジュール１０００ｂ〜１０００ｆに対する符号は省略している。
このような半導体モジュール１０００ａ〜１０００ｆを、図１６のように縦３つ、横２つ並列に配置させている。
そして、ゲート板５４００ａが半導体モジュール１０００ａのガイド溝１３０３に配置され、半導体モジュール１０００ａのゲート端子１０４０にボルト１０４３で固定されている。
ゲート板５５００ａは、半導体モジュール１０００ａのガイド溝１３０４と、半導体モジュール１０００ｂのガイド溝１３０４，１３０８とに配置され、半導体モジュール１０００ｂのゲート端子１０４０にボルト１０４３で固定されている。
ゲート板５６００ａは、半導体モジュール１０００ｂのガイド溝１３０４と、半導体モジュール１０００ｃのガイド溝１３０４とに配置され、半導体モジュール１０００ｃのゲート端子１０４０にボルト１０４３で固定されている。
また、ゲート板５６００ｂは、半導体モジュール１０００ｄのガイド溝１３０３と、半導体モジュール１０００ｅのガイド溝１３０３とに配置され、半導体モジュール１０００ｄのゲート端子１０４０にボルト１０４３で固定されている。
ゲート板５５００ｂは、半導体モジュール１０００ｅのガイド溝１３０３，１３０９と、半導体モジュール１０００ｆのガイド溝１３０３とに配置され、半導体モジュール１０００ｅのゲート端子１０４０にボルト１０４３で固定されている。
ゲート板５４００ｂは、半導体モジュール１０００ｆのガイド溝１３０４に配置され、半導体モジュール１０００ｆのゲート端子１０４０にボルト１０４３で固定されている。
接続板５７００ａが、半導体モジュール１０００ａのガイド溝１３０９と半導体モジュール１０００ｄのガイド溝１３０８とに配置されている。接続板５７００ａと、ゲート板５４００ａ，５５００ａとが、ボルト５８０１で固定され、接続板５７００ａと、ゲート板５６００ｂとが、ボルト５８０４で固定されている。
接続板５７００ｂが、半導体モジュール１０００ｂのガイド溝１３０９と半導体モジュール１０００ｅのガイド溝１３０８とに配置されている。接続板５７００ｂと、ゲート板５５００ａ，５６００ａとが、ボルト５８０２で固定され、接続板５７００ｂと、ゲート板５６００ｂ，５５００ｂとが、ボルト５８０５で固定されている。
接続板５７００ｃが、半導体モジュール１０００ｃのガイド溝１３０９と半導体モジュール１０００ｆのガイド溝１３０８とに配置されている。接続板５７００ｃと、ゲート板５６００ａとが、ボルト５８０３で固定され、接続板５７００ｃとゲート板５５００ｂ，５４００ｂとが、ボルト５８０６で固定されている。
このようにして複数の半導体モジュール１０００ａ〜１０００ｆが組み合わされた半導体装置２００では、裏面のドレイン板１０１０からドレイン電圧が印加される。そして、ゲートドライバユニットからゲート板５４００ａ，５５００ａ，５５００ｂ，５４００ｂにそれぞれゲート電圧が印加されると、各ソース端子１０７０，１０８０からソース電流が出力される。
このように、半導体モジュールの蓋４３００に、外周部に通じるガイド溝１３０８，１３０９を配置することにより、複数の半導体モジュールの配置パターン数を増加することができる。これにより、より柔軟に半導体装置２００の大電流化を図ることができる。
［第７の実施の形態］
第７の実施の形態では、第１の実施の形態の半導体モジュール１０００において、補助ソース板が配置されるガイド溝を新たに設けた場合について説明する。
図１７は、第７の実施の形態の半導体モジュールを示す図である。
半導体モジュール５０００では、蓋５３００以外については、半導体モジュール１０００と同様の構成がなされている。
蓋５３００は、ゲート端子１０４０と隣接し、開口１３０１に接して形成されたガイド溝５３０３を備える。さらに、当該ガイド溝５３０３と平行に配置され、ボルト孔５３０５ａ，５３０５ｂを備えるガイド溝５３０４が形成されている。そして、ガイド溝５３０４に沿って、図示しない補助ソース板が配置され、補助ソース板はボルト孔５３０５ａ，５３０５ｂを用いて固定される。
また、蓋５３００は、ソース端子１０７０，１０８０にボルト１０７３，１０８３で固定されている。このため、蓋５３００は、ソース端子１０７０，１０８０と同電位である。したがって、第２回路板１０３１ｂと、補助ソース板とを同電位にすることが可能となる。
なお、ゲート板が配置されるガイド溝５３０３は、図１７の形成位置に限らず、第１の実施の形態と同様に、開口５３０１の両側に形成することも、または、開口５３０１の図中左側のみに形成することも可能である。
また、半導体モジュール５０００を複数組み合わせた場合について、図１８を用いて説明する。
図１８は、第７の実施の形態の半導体モジュールを複数組み合わせた半導体装置を示す図である。
複数（第７の実施の形態では３つ）の半導体モジュール５０００を用意して、ガイド溝５３０３，５３０４がそれぞれ連結するように配置する。
連結したガイド溝５３０３に絶縁層を介して、ゲート板５４００を配置して、ゲート板５４００をゲート端子１０４０にボルト１０４３で固定する。
同様にして、連結したガイド溝５３０４に絶縁層を介して、補助ソース板５５００を配置して、補助ソース板５５００をガイド溝５３０４にボルト５５０３ａ，５５０３ｂで固定する。
このようにして複数の半導体モジュール５０００を組み合わせた半導体装置３００では、各半導体モジュール５０００から出力されるソース電流が合成されて、半導体装置の大電流化を図ることができる。
［第８の実施の形態］
第８の実施の形態では、第７の実施の形態の半導体モジュール５０００において、補助ソース板が配置されるガイド溝を別の箇所に設けた場合について説明する。
図１９は、第８の実施の形態の半導体モジュールを示す図である。
図１９（Ａ）は、蓋６３００が設置された半導体モジュール６０００の平面図、図１９（Ｂ）は、半導体モジュール６０００の内部平面図をそれぞれ示している。
半導体モジュール６０００は、蓋６３００及び補助ソース端子６０６０以外については、半導体モジュール１０００と同様の構成がなされている。
蓋６３００は、ゲート端子１０４０と隣接し、開口６３０１に接して形成されたガイド溝６３０３を備える。さらに、開口６３０１の図中左側に、ガイド溝６３０３と平行に配置され、ボルト孔６３０５ａを備える補助ガイド溝６３０４が形成されている。
補助ソース端子６０６０は、第２回路板１０３１ｂ上に配置されている。蓋６３００が枠１２００に設置されると、補助ガイド溝６３０４のボルト孔６３０５ａと、補助ソース端子６０６０のボルト孔６０６１とが位置合わせされる。
そして、補助ガイド溝６３０４に沿って、図示しない補助ソース板が絶縁層を介して配置され、ボルト孔６３０５ａを用いて図示しないボルトにより固定される。
また、このような半導体モジュール６０００を複数組み合わせた半導体装置４００について、図２０を用いて説明する。
図２０は、第８の実施の形態の半導体モジュールを複数組み合わせた半導体装置を示す図である。
複数（第８の実施の形態では３つ）の半導体モジュール６０００を用意して、ガイド溝６３０３と補助ガイド溝６３０４が連結するように配置する。
そして、連結したガイド溝６３０３に絶縁層を介してゲート板６４００を配置して、ゲート板６４００をゲート端子１０４０にボルト１０４３で固定する。
同様にして、連結した補助ガイド溝６３０４に絶縁層を介して、補助ソース板６５００を配置して、補助ソース板６５００を補助ガイド溝６３０４のボルト孔６３０５ａに、ボルト６５０３でねじ止めして固定する。
このようにして半導体モジュール６０００が組み合わされた半導体装置４００では、各半導体モジュール６０００から出力されるソース電流が合成されて、半導体装置４００の大電流化を図ることができる。
［第９の実施の形態］
第９の実施の形態では、半導体モジュール１０００を直列に組み合わせた場合について図２１及び図２２を用いて説明する。
図２１及び図２２は、第９の実施の形態の半導体装置を示す側面図である。
なお、図２１では、複数の半導体モジュールを縦方向に配列して、図２２は、複数の半導体モジュールを横方向に配列して、それぞれ直列に組み合わせた半導体装置を示す側面図である。
図２１に示すように、金属製の冷却フィン７６００ｂに、第１の実施の形態の半導体モジュール１０００ｇを載置して、半導体モジュール１０００ｇのドレイン板１０１０と冷却フィン７６００ｂとを電気的に接続させる。当該半導体モジュール１０００ｇ上に冷却フィン７６００ａを載置して、半導体モジュール１０００ｇのソース端子１０７０，１０８０と冷却フィン７６００ａとを電気的に接続させる。
冷却フィン７６００ａに、さらに、半導体モジュール１０００ｈを載置して、半導体モジュール１０００ｈのドレイン板１０１０と冷却フィン７６００ａとを電気的に接続させる。半導体モジュール１０００ｈのソース端子１０７０，１０８０に、ソース板７５００を圧接させる。
なお、冷却フィン７６００ａ，７６００ｂには、水が流れるパイプ７６１０ａ，７６１０ｂが内部に形成されている。冷却フィン７６００ａ，７６００ｂはパイプ７６１０ａ，７６１０ｂに水が流れることで、半導体モジュール１０００ｈ，１０００ｇをより効果的に冷却することができる。
このように半導体モジュール１０００ｈ，１０００ｇを積層させて組み合わせた半導体装置５００は、冷却フィン７６００ｂからドレイン電圧を印加して、各半導体モジュール１０００ｇ，１０００ｈのゲート板１４００にゲートユニットドライバからゲート電圧を印加する。すると、半導体モジュール１０００ｇ、冷却フィン７６００ａ、及び半導体モジュール１０００ｈを経由して出力したソース電流がソース板７５００から得られる。すなわち、第９の実施の形態の半導体装置５００の定格電圧は、半導体モジュール１０００の定格電圧の２倍となる。
なお、第９の実施の形態において、半導体モジュール１０００ｈ，１０００ｇは２つ、すなわち２段に限られず、３段以上であっても積層して直列接続することが可能である。また、第２，第６の実施の形態のように並列に組み合わせた半導体モジュール１０００を、さらに任意の段数直列に設置することも可能である。例えば、直列に３段積層させる場合であって、ドレイン板１０１０からソース端子１０７０，１０８０に順に半導体モジュール１０００を１段目に２並列、２段目に４並列、３段目に３並列、合計９つの半導体モジュール１０００を設置することができる。この際の半導体装置の定格電圧、定格電流は９つの半導体モジュール１０００で一致する必要はない。定格電圧が一致しない場合、半導体装置の定格電圧は、各段における定格電圧が最低である半導体モジュール１０００の３つの和に等しい。また、定格電流が一致しない場合、半導体装置の定格電流は、各段の３つの定格電流のうち、最低となる段の定格電流に等しい。
また、冷却フィン７６００ａ，７６００ｂに限らず、導電部材を介して積層することや、半導体モジュール１０００ｈ，１０００ｇ同士を直接積層することも可能である。
次いで、複数の半導体モジュール１０００を直列に接続するに当たって、半導体モジュール１０００を横方向に配置する場合について、図２２を用いて説明する。
半導体装置６００は、図２２に示されるように、冷却フィン７６００ａ，７６００ｂを並列に配置し、冷却フィン７６００ａに半導体モジュール１０００ｈを配置し、冷却フィン７６００ｂに半導体モジュール１０００ｇを配置する。半導体モジュール１０００ｈのドレイン板と接続された冷却フィン７６００ａと、半導体モジュール１０００ｇのソース端子１０７０，１０８０とを、金属プレート７７００で圧接して電気的に接続する。但し、冷却フィン７６００ａ，７６００ｂと金属プレート７７００との間には絶縁層７８００ａ，７８００ｂを挟んで電気的に絶縁している。
このようにして半導体モジュール１０００を横方向に配列して、直列接続することが可能である。
１００ 半導体装置
１０００ 半導体モジュール
１０１０ ドレイン板
１０２０ 半導体素子
１０３０ 積層基板
１０３１ａ 第１回路板
１０３１ｂ 第２回路板
１０３２ 絶縁板
１０３３ 金属板
１０４０ ゲート端子
１０４１，１０５１，１０６１，１０７１，１０８１，１３０５，１３０６，１４０１，１５０１ａ，１５０１ｂ ボルト孔
１０４３，１０５３，１０６３，１０７３，１０８３ ボルト
１０５０，１０６０ 補助ソース端子
１０７０，１０８０ ソース端子
１０７２，１０８２ 段差面
１０９０，１１００ プリント基板
１０９１，１１０１ ゲート配線層
１０９３，１１０３ ソース配線層
１０９２ａ，１０９２ｂ，１１０２ａ，１１０２ｂ 導電ポスト
１０９４，１１０４ 貫通孔
１０９５，１１０５ ゲート接続部
１０９６，１１０６ ソース接続部
１２００ 枠
１３００ 蓋
１３０１ 開口
１３０３，１３０４ ガイド溝
１４００ ゲート板
１５００ａ，１５００ｂ 補助ソース板
１６００ａ，１６００ｂ，１６００ｃ 絶縁層
１７００ ソース導体
１８００ ドレイン導体

Claims (14)

  1. ドレイン板と、
    おもて面にゲート電極とソース電極とを備え、裏面にドレイン電極を備え、前記ドレイン板のおもて面に配置され、前記ドレイン電極と前記ドレイン板とが電気的に接続される、半導体素子と、
    絶縁板と、前記絶縁板のおもて面に設けられた第１回路板及び第２回路板とを備え、前記ドレイン板のおもて面に配置され、前記第１回路板は前記ゲート電極と電気的に接続され、前記第２回路板は前記ソース電極と電気的に接続された、積層基板と、
    前記第１回路板上に配置されたゲート端子と、
    前記第２回路板上に配置されたソース端子と、
    開口及びガイド溝を備え、前記ドレイン板のおもて面と対向して配置され、前記ゲート端子及び前記ソース端子が前記開口に位置し、前記ガイド溝は前記開口に接して外周部まで延伸されている、蓋と、
    を備える半導体モジュール。
  2. 前記ゲート端子と電気的に接続され、前記ガイド溝に沿って外周部に延伸されたゲート板、
    をさらに有する請求項１記載の半導体モジュール。
  3. 前記第２回路板上に配置され、前記開口に位置する補助ソース端子と、
    前記補助ソース端子と電気的に接続され、前記ガイド溝に沿って前記ゲート板とは電気的に絶縁されて外周部に延伸された補助ソース板と、
    をさらに有する請求項２記載の半導体モジュール。
  4. 前記蓋に設けられた補助ガイド溝と、
    前記補助ガイド溝に沿って外周部に延伸された補助ソース板と、
    をさらに有し、
    前記ガイド溝は前記開口の一方に接して形成され、
    前記補助ガイド溝は前記開口の他方に接して形成され、
    前記第２回路板と前記補助ソース板との間が、前記ソース端子及び前記蓋を経由して電気的に接続されている、
    請求項２記載の半導体モジュール。
  5. 前記第２回路板は、前記第１回路板を取り囲んで前記絶縁板のおもて面に配置されている請求項１乃至４のいずれかに記載の半導体モジュール。
  6. 前記ゲート端子は、前記ガイド溝の中間点を直交する線上に位置するように前記第１回路板上に設けられている請求項５記載の半導体モジュール。
  7. 前記ソース端子は、前記第２回路板上に一対設けられ、
    前記ゲート端子と、一対の前記ソース端子とは前記ガイド溝と平行に直線状に配置されている請求項６記載の半導体モジュール。
  8. 前記ガイド溝の底部が、前記ゲート端子の上端部より上方に位置している、
    請求項１から４のいずれか１項に記載の半導体モジュール。
  9. 請求項２記載の前記半導体モジュールを複数備え、
    複数の前記半導体モジュールは、前記ガイド溝同士が連結されるように配置され、
    当該連結された前記ガイド溝に沿って、一体化された前記ゲート板が配置されている、
    半導体装置。
  10. 請求項３記載の前記半導体モジュールを複数備え、
    複数の前記半導体モジュールは、前記ガイド溝同士が連結されるように配置され、
    当該連結された前記ガイド溝に沿って、一体化された前記ゲート板及び一体化された前記補助ソース板が配置されている、
    半導体装置。
  11. 請求項４記載の前記半導体モジュールを複数備え、
    複数の前記半導体モジュールは、前記ガイド溝同士が連結されるように配置され、前記補助ガイド溝同士が連結されるように配置され、
    当該連結された前記ガイド溝に沿って一体化された前記ゲート板が配置され、
    当該連結された前記補助ガイド溝に沿って一体化された前記補助ソース板が配置されている、
    半導体装置。
  12. 請求項１記載の前記半導体モジュールを複数備え、
    複数の前記半導体モジュールは、前記半導体モジュールの前記ソース端子と、別の前記半導体モジュールの前記ドレイン板とが電気的に接続されている、
    半導体装置。
  13. 複数の前記半導体モジュールが積層して配置され、
    前記半導体モジュールの前記ソース端子と、隣接する前記半導体モジュールの前記ドレイン板が電気的に接続されている、
    請求項１２記載の半導体装置。
  14. 複数の前記半導体モジュールが並んで配置され、
    前記半導体モジュールの前記ソース端子と、隣接する前記半導体モジュールの前記ドレイン板が導電部材を経由して電気的に接続されている、
    請求項１２記載の半導体装置。
JP2015075251A 2015-04-01 2015-04-01 半導体モジュール及び半導体装置 Active JP6439552B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015075251A JP6439552B2 (ja) 2015-04-01 2015-04-01 半導体モジュール及び半導体装置
CN201610130201.2A CN106057740B (zh) 2015-04-01 2016-03-08 半导体模块及半导体装置
DE102016203819.2A DE102016203819B4 (de) 2015-04-01 2016-03-09 Halbleitermodul und Halbleitervorrichtung
US15/069,404 US9524919B2 (en) 2015-04-01 2016-03-14 Semiconductor module and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015075251A JP6439552B2 (ja) 2015-04-01 2015-04-01 半導体モジュール及び半導体装置

Publications (2)

Publication Number Publication Date
JP2016195216A true JP2016195216A (ja) 2016-11-17
JP6439552B2 JP6439552B2 (ja) 2018-12-19

Family

ID=56937228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015075251A Active JP6439552B2 (ja) 2015-04-01 2015-04-01 半導体モジュール及び半導体装置

Country Status (4)

Country Link
US (1) US9524919B2 (ja)
JP (1) JP6439552B2 (ja)
CN (1) CN106057740B (ja)
DE (1) DE102016203819B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022102412A1 (ja) * 2020-11-13 2022-05-19 株式会社日立製作所 電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142856U (ja) * 1986-02-28 1987-09-09
JPH01122146A (ja) * 1987-11-06 1989-05-15 Fuji Electric Co Ltd 平形半導体装置
JPH01255257A (ja) * 1988-04-05 1989-10-12 Toshiba Corp 半導体装置
JPH05160339A (ja) * 1991-12-10 1993-06-25 Fuji Electric Co Ltd 半導体装置の内部配線構造

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB930704A (en) * 1960-09-05 1963-07-10 Sony Corp A balanced esaki diode pair
JPH0312410A (ja) 1989-06-08 1991-01-21 Mitsui Petrochem Ind Ltd フツ素含有共重合体及びそれよりなるコンタクトレンズ
EP0674380B1 (en) * 1994-03-24 1999-05-06 Fuji Electric Co. Ltd. Parallel connection structure for flat type semiconductor switches
JP3228043B2 (ja) 1994-03-24 2001-11-12 富士電機株式会社 平形半導体スイッチの並列接続構造
JP3228021B2 (ja) 1994-09-13 2001-11-12 富士電機株式会社 インバータユニット及びインバータ装置
DE102004044619B4 (de) * 2004-09-13 2009-07-16 Infineon Technologies Ag Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben
JP5338830B2 (ja) * 2011-03-15 2013-11-13 株式会社豊田自動織機 半導体装置
JP6330436B2 (ja) * 2014-04-01 2018-05-30 富士電機株式会社 パワー半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142856U (ja) * 1986-02-28 1987-09-09
JPH01122146A (ja) * 1987-11-06 1989-05-15 Fuji Electric Co Ltd 平形半導体装置
JPH01255257A (ja) * 1988-04-05 1989-10-12 Toshiba Corp 半導体装置
JPH05160339A (ja) * 1991-12-10 1993-06-25 Fuji Electric Co Ltd 半導体装置の内部配線構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022102412A1 (ja) * 2020-11-13 2022-05-19 株式会社日立製作所 電力変換装置

Also Published As

Publication number Publication date
CN106057740B (zh) 2019-12-10
DE102016203819A1 (de) 2016-10-06
CN106057740A (zh) 2016-10-26
DE102016203819B4 (de) 2021-03-18
JP6439552B2 (ja) 2018-12-19
US20160293517A1 (en) 2016-10-06
US9524919B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
JP5289348B2 (ja) 車載用電力変換装置
US11538794B2 (en) Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member
US20100328833A1 (en) Power module with additional transient current path and power module system
JP5434986B2 (ja) 半導体モジュールおよびそれを備えた半導体装置
US20110221268A1 (en) Power Converter and In-Car Electrical System
US9780684B2 (en) Power converter
CN106531727A (zh) 具有抗干扰电容器的电子组件
WO2021002166A1 (ja) 半導体装置
US8654541B2 (en) Three-dimensional power electronics packages
TWI716075B (zh) 功率模組
WO2018096735A1 (ja) 半導体モジュール
JP6184507B2 (ja) ドライバ基板および電力変換装置
WO2016129097A1 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
KR20150036347A (ko) 반도체장치
JP4349364B2 (ja) 半導体装置
US11373984B2 (en) Power module having a power electronics device on a substrate board, and power electronics circuit having such a power module
JP4356434B2 (ja) ３レベルインバータ回路
JP6439552B2 (ja) 半導体モジュール及び半導体装置
JP2021114893A (ja) 電子回路ユニット
JP2015053410A (ja) 半導体モジュール
JP6979997B2 (ja) 電力用半導体装置
JP3741002B2 (ja) 半導体装置の実装構造
JP7215402B2 (ja) 半導体装置
KR20130069109A (ko) 반도체 패키지
JP6674398B2 (ja) 電力変換装置および制御線の配線構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181105

R150 Certificate of patent or registration of utility model

Ref document number: 6439552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250