JP6979997B2

JP6979997B2 - 電力用半導体装置

Info

Publication number: JP6979997B2
Application number: JP2019219490A
Authority: JP
Inventors: 優岸和田; 保彦北村; 宏明高橋; 俊夫渡邉; 尚吾松岡; 信一朗四元; 翔岩下; 博之斉藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-12-04
Filing date: 2019-12-04
Publication date: 2021-12-15
Anticipated expiration: 2039-12-04
Also published as: CN112910287A; JP2021089969A; CN112910287B

Description

本願は、電力用半導体装置に関するものである。

従来、電力変換装置は、電力用半導体装置と平滑用のコンデンサとが電力用半導体装置の外部で接続されていたが、電力用半導体装置のスイッチング素子と平滑用のコンデンサとの間の配線経路が長く、インダクタンスが大きくなり、サージ電圧が大きくなるため素子耐電圧を高くしなければならず、高コストであった。また、インダクタンスが大きくなることで直流電源のリプル電圧を抑制するためにコンデンサの静電容量を大きくする必要があり、平滑用のコンデンサの大型化、ひいては電力変換装置の大型化の原因になっていた。

さらに、静電容量が大きな平滑用のコンデンサとして、円筒形等の電解コンデンサを使用するのが一般的でスペースの有効利用が困難であり、インバータの小型化を阻害していた。

この問題を解決するために、平滑用のコンデンサを電力用半導体装置の筺体内に収容させ、配線インダクタンスを低減してコンデンサを小型化し、ひいては電力変換装置全体を小型化することを目的とした構成が提案されていた（特許文献１）。

この特許文献１には、電力用半導体装置のＰ電極およびＮ電極と、スイッチング素子およびダイオードとを有する複数相と、この複数相の各相に接続された平板状またはブロック状のコンデンサとを一つの筐体に内蔵し、前記各相それぞれのＰ電極およびＮ電極に１個または複数個の上記コンデンサを接続するという構成が示されている。

特開２００１−２５８２６７号公報

しかしながら、特許文献１に示された電力用半導体装置では、スイッチング素子および平滑用のコンデンサの発熱を共用の放熱板へ伝熱し冷却する構造であるため、同一平面にスイッチング素子と平滑用のコンデンサを配置する必要がある。これにより、スイッチング素子と平滑用のコンデンサとの間の配線経路が長く、インダクタンスが大きくなり、サージ電圧が大きくなるため素子耐電圧を高くしなければならず高コストである課題が解消できていない。さらには、電力用半導体装置の放熱板の面積、つまり電力用半導体装置を設置する面積が大きくなり、小型化には適していない。

本願は、上記のような課題を解決するための技術を開示するものであり、平滑用のコンデンサの発熱を低減することに小型化に適した電力用半導体装置を提供することを目的とする。

本願に開示される電力用半導体装置は、複数のスイッチング素子、複数の電解コンデンサが並列接続された平滑用のコンデンサ、複数の前記電解コンデンサが搭載された回路基板、複数のスイッチング素子が搭載された正電極および負電極を有する導電部材、および筐体を備え、前記回路基板は、プラス電極パターンである正電極と、マイナス電極パターンである負電極とが平行に配置された平板であって、複数の前記電解コンデンサの陽極端子が正電極に接続され、前記電解コンデンサの陰極端子が、前記負電極に接続され、複数の前記スイッチング素子と前記回路基板とは、前記導電部材に接続されて、前記筐体に収容されていることを特徴とするものである。

本願に開示される電力用半導体装置によれば、単位体積あたりの容量が大きい電解コンデンサを複数用いることで同一容量におけるコンデンサの体積を小さくすることと、複数の電解コンデンサを用いて１個当たりのリプル電流を分散させて自己発熱を低減することで冷却する必要がなく小型にできる。

実施の形態１による電力用半導体装置の構成を示すブロック図である。実施の形態１による部材配置を示す構成図である。実施の形態１による電力用半導体装置の回路図である。実施の形態１によるプリント配線板のパターン図である。実施の形態２による電力用半導体装置の構成を示すブロック図である。実施の形態２による部材配置を示す構成図である。実施の形態３による電力用半導体装置の構成を示すブロック図である。実施の形態３による部材配置を示す構成図である。実施の形態４による電力用半導体装置の構成を示すブロック図である。実施の形態４による部材配置を示す構成図である。実施の形態５による電力用半導体装置の構成を示すブロック図である。実施の形態５による部材配置を示す構成図である。実施の形態６による電力用半導体装置の構成を示すブロック図である。実施の形態６による部材配置を示す構成図である。

実施の形態１
図１は、実施の形態１による電力用半導体装置の概略構成を示すブロック図であって、図１Ａは平面図、図１Ｂ側面断面図、図１Ｃ底面断面図である。
電力用半導体装置１は、筐体１０の内部に、スイッチング素子２０が搭載された導電部材５０と、電解コンデンサ３０が搭載されたプリント配線板４０と、絶縁放熱部材６０とが収められている。ただし、外部接続のため、導電部材５０の一部は筐体１０から突出している。

スイッチング素子２０は、上側スイッチング素子２０ａと下側スイッチング素子２０ｂに分類される。電解コンデンサ３０は、プリント配線板４０に８個が並列接続されている（以降、８個の並列接続の例にて説明する）。ただし、１例であり、並列個数は８個に限定されるものではない。導電部材５０は、Ｐ端子５０ａ、Ｎ端子５０ｂ、出力端子５０ｃに分類できる。

図２は、実施の形態１による電力用半導体装置１内の部材配置を示す構成図であって、図２Ａは、平面図、図２Ｂは側面断面図、図２Ｃは底面断面図である。
この図２は、図１より、電解コンデンサ３０とプリント配線板４０とを除いた図である。Ｐ端子５０ａと上側スイッチング素子２０ａが接続され、Ｎ端子５０ｂと下側スイッチング素子２０ｂが接続されている。また、出力端子５０ｃは、上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂの両方に接続されている。電気的な回路図では、図３のように表すことができる。なお、ここでは、１アーム（１相）分の構成を示している。

筐体１０は、絶縁性および放熱性のよい樹脂が主に用いられる。例えば、フェノール系あるいはエポキシ系の樹脂材料などが挙げられるがこれに限定しない。
上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂとして示したスイッチング素子２０は、例えば図３の実施の形態１に関する電力用半導体装置の回路図に示すようにＭＯＳＦＥＴ（Metal-Oxide-Semiconductor-Field-Effect-Transistor）などである。同様にＳｉ系のＩＧＢＴ（Insulated-Gate-Bipolar-Transistor）とダイオードによる構成、あるいはＳｉＣ系またはＧａＮ系のスイッチング素子であっても問題ない。

電解コンデンサ３０は、平滑用のコンデンサの役割を担う。種類としては、単位体積あたりの容量が大きいアルミ電解コンデンサを想定している。その他、許容リプル電流が大きく、かつ高寿命である電解液と固体高分子を混在させたハイブリッドな電解コンデンサなどでもよい。許容リプル電流の大きい電解コンデンサを複数、並列に接続して平滑用のコンデンサとして用いることで、リプル電圧により起因するリプル電流を分散でき、１個当たりのリプル電流により生じる発熱を低減することで、電解コンデンサを積極的に冷却する必要がなくなる。必要とするトータルの容量は、例えば数十μＦ〜数千μＦを想定している。プリント配線板４０への実装方法は、スルーホールによる実装あるいは表面実装などが考えられるが、必要に応じていずれを用いてもよい。また、複数のスイッチング素子２０とプリント配線板４０とは導電部材５０に接続されて一体構造にされて筺体１０に収容される。筐体１０に収める際に、サイズ制約が想定されるが同一容量でも径方向の寸法および高さ寸法を調整することができるため、レイアウト設計の自由度が高く、かつ必要な容量を確保することが可能である。汎用的な小型のアルミ電解コンデンサを千鳥状に配置することで無駄な空間を極力減らすことが可能であり、整列して配置するよりは小型化の効果を得られる。

プリント配線板４０は、ガラスコンポジット基板（ＣＥＭ３）あるいはガラス布基材エポキシ樹脂（ＦＲ４）などの一般的な基材で構成される。電極パターンの配置は、片面あるいは両面、内層を有する多層のものなど様々であり、必要に応じていずれを用いてもよい。図４の実施の形態１に関するプリント配線板４０の電極パターンの図では、片面のパターン配置を示している。電解コンデンサ３０の＋ないし−の電極に応じて＋電極パターンと−電極パターンを配置している。
すなわち、＋電極パターンである正電極と、−電極パターンである負電極とが平行に配置された平板であって、複数の電解コンデンサの陽極端子が正電極に接続され、電解コンデンサの陰極端子が、正電極と負電極との間の空間を跨いで負電極に接続されている構成とするようにプリント配線板あるいはそれに代わる回路基板を設定することになる。

導電部材５０のＰ端子５０ａとなる＋電極パターンおよびＮ端子５０ｂとなる−電極パターンの幅および厚みは、流れる電流に応じて設定することができる。例えば、幅１０ｍｍ、厚み７０μｍにするなどである。片面で電流経路の断面積が小さい（＝電気的な抵抗値が大きい）場合は、両面あるいは多層の基板を用いて必要な断面積を大きくするなどの対応をおこなう。

導電部材５０は、基本的には銅材であるが、アルミ材またはその他の合金などでもよい。形状は、リード形状（角型、丸型）あるいは平板形状がよく用いられる。導電性であれば、形状はこれに限定しない。導電部材５０、スイッチング素子２０およびプリント配線板４０の接続は、主としてはんだ接続を使用する。その他、溶接あるいは導電性接着剤などを用いる場合もある。電気的に接続できるのであれば、その他の手段でもよい。

絶縁放熱部材６０は、絶縁性および放熱性のよい樹脂が主に用いられる。例えば、ウレタン系、エポキシ系、アクリル系などが挙げられるがこれに限定しない。仕様環境および使用部材などに応じて適切な材料を選定できる。

電解コンデンサ３０を搭載したプリント配線板４０とスイッチング素子２０との位置関係は、図１Ａ、図１Ｂおよび図１Ｃに示すとおり、導電部材５０、スイッチング素子２０、プリント配線板４０、電解コンデンサ３０の順に、プリント配線板４０の主面に対して上方向または垂直方向に積上げられて配置されている。

これにより、電力用半導体装置１の内部で電気的に接続されるスイッチング素子２０と導電部材５０と電解コンデンサの接続経路長を最小にできる。つまり、配線により生じる寄生インタクタンスの増加を抑えることができるため、スイッチング時のサージ電圧の上昇を抑制することができ、スイッチング素子２０のサージ電圧による破壊を防止することができる。

スイッチング素子２０および導電部材５０以外の平面方向に面積を広げることなく最小にできるため、電力用半導体装置１の設置面積は必要以上に大きくならない。
既存のコンデンンサの種類の中で、単位体積あたりの容量が大きい電解コンデンサを用いることで、同一容量において体積を小さくできるため、小型化が可能である。

また、電解コンデンサはメーカーにより耐震性を強化したものも用意されているがサイズ増、コスト増となるデメリットがある。これに対し、電力用半導体装置１の内部に電解コンデンサ３０が配置され、かつ絶縁放熱部材６０が充填されていることで、耐震性が強化されたものと同じ効果が期待できる。おのずと、小型化およびコスト削減の効果を得ることもできる。

実施の形態２．
実施の形態２は、実施の形態１と異なる点のみ説明し、重複する説明は省略する。
図５は、実施の形態２による電力用半導体装置の概略構成を示すブロック図であって、図５Ａは平面図、図５Ｂは側面断面図、図５Ｃは底面断面図である。
電力用半導体装置１の筐体１０から突出するＰ端子５０ａおよびＮ端子５０ｂの位置が図５の上下方向に位置している。Ｐ端子５０ａは上部、Ｎ端子５０ｂは下部に突出している。Ｐ端子５０ａ、Ｎ端子５０ｂおよびスイッチング素子２０の位置関係は図６の実施の形態２に関する電力用半導体装置１内の部材の配置図に示す。

このようなＰ端子５０ａおよびＮ端子５０ｂの配置も可能であり、電力用半導体装置１を用いる製品のレイアウト設計の自由度が向上できる。場合によっては、実施の形態１よりも電力用半導体装置１の内部で電気的に接続されるスイッチング素子２０と導電部材５０と電解コンデンサの接続経路長を短くできる。つまり、配線により生じる寄生インタクタンスの増加を抑えることができるため、スイッチング時のサージ電圧の上昇を抑制することができ、スイッチング素子２０のサージ電圧による破壊を防止することができる。

実施の形態２による電力用半導体装置１内の部材の配置を次に示す。図６は、実施の形態３による部材配置を示す構成図であって、図６Ａは平面図、図６Ｂは側面断面図、図６Ｃは底面断面図である。
この図６は、図５より、電解コンデンサ３０とプリント配線板４０を除いた図である。Ｐ端子５０ａと上側スイッチング素子２０ａが接続され、Ｎ端子５０ｂと下側スイッチング素子２０ｂが接続されている。また、出力端子５０ｃは、上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂの両方に接続されている。電気的な回路図では、図３のように表すことができ、１アーム（１相）分の構成である。

実施の形態３．
図７は、実施の形態３による電力用半導体装置の概略構成を示すブロック図であって、図７Ａは平面図、図７Ｂは側面断面図、図７Ｃは底面断面図である。
スイッチング素子２０に対して電解コンデンサ３０を搭載したプリント配線板４０が、上方向に配置されている。すなわち、上側スイッチング素子２０ａが導電部材５０のＰ端子５０ａと出力端子５０ｃとの上に搭載され、下側スイッチング素子２０ｂが導電部材５０のＮ端子５０ｂと出力端子５０ｃとの上に搭載されており、この上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂの位置に比べて上方向に複数の電解コンデンサ３０が配置されている。Ｐ端子５０ａ、Ｎ端子５０ｂおよびスイッチング素子２０の位置関係は、図８Ａ、図８Ｂ、図８Ｃに示す。

実施の形態１あるいは実施の形態２と比べて電力用半導体装置の製品への設置面積が広くなるが、逆に高さ寸法を小さくできる利点がある。例えば、電解コンデンサ３０の容量を変えずに径方向の寸法を大きくすることで、高さ寸法を小さくすることができる。また、電力用半導体装置１を他の製品に設置する場合に、面積が広いことで、スイッチング素子２０だけでなく、Ｐ端子５０ａ、Ｎ端子５０ｂ、電解コンデンサ３０およびプリント配線板４０の発熱を冷却する際の効率を良くすることができるという効果が得られる。なお、図７ａおよび図７ｂに示すように、上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂの位置に比べて上方向に複数の電解コンデンサ３０を配置する場合には、できるだけ横方向に広がらないように接近させて配置することが望ましい。

実施の形態３による電力用半導体装置１内の部材の配置を次に示す。図８は、実施の形態３による部材配置を示す構成図であって、図８Ａは平面図、図８Ｂは側面断面図、図８Ｃは底面断面図である。
この図８Ａ、図８Ｂ、図８Ｃは、図７Ａ、図７Ｂ、図７Ｃより、電解コンデンサ３０とプリント配線板４０を除いた図である。Ｐ端子５０ａと上側スイッチング素子２０ａが接続され、Ｎ端子５０ｂと下側スイッチング素子２０ｂが接続されている。また、出力端子５０ｃは、上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂの両方に接続されている。電気的な回路図は、図３のように表すことができ、１アーム（１相）分の構成である。

実施の形態４．
実施の形態４は、実施の形態３と異なる点のみ説明し、重複する説明は省略する。
図９は、実施の形態４による電力用半導体装置の概略構成を示すブロック図であって、図９Ａは平面図、図９Ｂは側面断面図、図９Ｃは底面断面図である。
電力用半導体装置１の筐体１０から突出するＰ端子５０ａおよびＮ端子５０ｂの位置が図９Ａおよび図９Ｃの上下方向に位置している。Ｐ端子５０ａは上部、Ｎ端子５０ｂは下部に突出している。この図９Ａに示すように、上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂは、電解コンデンサ３０が設けられたプリント配線板４０と同じ面方向で異なる領域に設けられている。すなわち、横に並べて配置されている。
実施の形態３による電力用半導体装置１内のＰ端子５０ａ、Ｎ端子５０ｂ、上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂの配置を次に示す。図１０は、実施の形態４による部材配置を示す構成図であって、図１０Ａは平面図、図１０Ｂは側面断面図、図１０Ｃは底面断面図である。

このようなＰ端子５０ａおよびＮ端子５０ｂの配置が可能であり、電力用半導体装置１を用いる製品のレイアウト設計の自由度が向上できる。場合によっては、実施の形態３よりも電力用半導体装置１の内部で電気的に接続されるスイッチング素子２０と導電部材５０と電解コンデンサの接続経路長を短くできる。つまり、配線により生じる寄生インタクタンスの増加を抑えることができるため、スイッチング時のサージ電圧の上昇を抑制することができ、スイッチング素子２０のサージ電圧による破壊を防止することができる。

実施の形態５．
実施の形態５は、実施の形態３と異なる点のみ説明し、重複する説明は省略する。
図１１は、実施の形態５による電力用半導体装置の概略構成を示すブロック図であって、図１１Ａは平面図、図１１Ｂは側面断面図、図１１Ｃは底面断面図である。
電解コンデンサ３０を搭載したプリント配線板４０が２箇所に分割されてスイッチング素子２０の両側に配置されている。Ｐ端子５０ａ、Ｎ端子５０ｂ、上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂの配置を次に示す。図１２は、実施の形態５による部材配置を示す構成図であって、図１２Ａは平面図、図１２Ｂは側面断面図、図１２Ｃは底面断面図である。この図１２Ａに示すように、上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂとプリント配線板４０との位置関係は、実施の形態４と同じように、上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂは、電解コンデンサ３０が設けられたプリント配線板４０と同じ面方向で異なる領域に設けられている。すなわち、横に並べて配置されている。

電力用半導体装置１を製品に設置する面積は実施の形態３および実施の形態４と変わらないが電解コンデンサ３０の位置が変わることで、Ｘコンデンサとして機能するためスイッチング等によるノイズを吸収し、出力側にノイズが発生しないようにすることができる。ただし、電解コンデンサ３０の周波数特性の範囲に限定されるため、ノイズの周波数帯域に応じた部品選定をする必要がある。

実施の形態６．
実施の形態６は、実施の形態５と異なる点のみ説明し、重複する説明は省略する。
図１３は、実施の形態６による電力用半導体装置の構成を示すブロック図であって、図１３Ａは平面図、図１３Ｂは側面断面図、図１３Ｃは底面断面図である。
電力用半導体装置１の筐体１０から突出するＰ端子５０ａおよびＮ端子５０ｂが図１３Ａおよび図１３Ｂに示すように、電力用半導体装置１の上下方向に突き出るように位置している。Ｐ端子５０ａは上部、Ｎ端子５０ｂは下部に突出している。Ｐ端子５０ａ、Ｎ端子５０ｂ、上側スイッチング素子２０ａおよび下側スイッチング素子２０ｂの配置を次に示す。図１４は、実施の形態６による部材配置を示す構成図であって、図１４Ａは平面図、図１４Ｂは側面断面図、図１４Ｃは底面断面図である。

このようなＰ端子５０ａおよびＮ端子５０ｂの配置が可能であり、電力用半導体装置１を用いる製品のレイアウト設計の自由度が向上できる。場合によっては、実施の形態５よりも電力用半導体装置１の内部で電気的に接続されるスイッチング素子２０と導電部材５０と電解コンデンサの接続経路長を短くできる。つまり、配線により生じる寄生インタクタンスの増加を抑えることができるため、スイッチング時のサージ電圧の上昇を抑制することができ、スイッチング素子２０のサージ電圧による破壊を防止することができる。

前述した実施の形態１から６においては、１相分の電気回路の構成を示しているが、これを複数個用いることで多相として扱うことが可能である。例えば、３相（Ｕ相、Ｖ相、Ｗ相）であれば、３つを用いてＰ端子、Ｎ端子を並列に接続し、出力端子はＵ相、Ｖ相、Ｗ相と割り当てればよい。

なお、実施の形態１から６において、電解コンデンサを搭載する基板として、プリント配線板を使用することを説明しているが、プリント配線板は一例であって、こだわるものではなく、導電性と伝熱性を考慮して、他の導電性の良い回路基板を使用しても良い。

本願は、様々な例示的な実施の形態が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１電力用半導体装置、１０筐体、２０スイッチング素子、２０ａ上側スイッチング素子、２０ｂ下側スイッチング素子、３０電解コンデンサ、４０プリント配線板、５０導電部材、５０ａＰ端子、５０ｂＮ端子、５０ｃ出力端子、６０絶縁放熱部材

Claims

複数のスイッチング素子、複数の電解コンデンサが並列接続された平滑用のコンデンサ、複数の前記電解コンデンサが搭載された回路基板、複数の前記スイッチング素子が搭載された正電極および負電極を有する導電部材、および筐体を備え、前記回路基板は、プラス電極パターンである正電極と、マイナス電極パターンである負電極とが平行に配置された平板であって、複数の前記電解コンデンサの陽極端子が正電極に接続され、前記電解コンデンサの陰極端子が、前記負電極に接続され、複数の前記スイッチング素子と前記回路基板とは、前記導電部材に接続されて、前記筐体に収容されていることを特徴とする電力用半導体装置。
前記複数のスイッチング素子の上方向に、前記電解コンデンサを搭載する前記回路基板が配置されていることを特徴とする請求項１に記載の電力用半導体装置。
前記複数のスイッチング素子が搭載された前記導電部材の上に、複数の前記電解コンデンサが搭載された前記回路基板が重なって配置されていることを特徴とする請求項１または２に記載の電力用半導体装置。
前記筐体の内の一部または全部に絶縁放熱部材が充填されていることを特徴とする請求項１から３のいずれか１項に記載の電力用半導体装置。
前記回路基板は、プリント配線板であることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体装置。