CN106057740B - 半导体模块及半导体装置 - Google Patents

半导体模块及半导体装置 Download PDF

Info

Publication number
CN106057740B
CN106057740B CN201610130201.2A CN201610130201A CN106057740B CN 106057740 B CN106057740 B CN 106057740B CN 201610130201 A CN201610130201 A CN 201610130201A CN 106057740 B CN106057740 B CN 106057740B
Authority
CN
China
Prior art keywords
plate
semiconductor
semiconductor module
circuit board
guide groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610130201.2A
Other languages
English (en)
Other versions
CN106057740A (zh
Inventor
稻叶哲也
池田良成
堀元人
君岛大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Motor Co Ltd
Original Assignee
Fuji Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Motor Co Ltd filed Critical Fuji Motor Co Ltd
Publication of CN106057740A publication Critical patent/CN106057740A/zh
Application granted granted Critical
Publication of CN106057740B publication Critical patent/CN106057740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明的半导体模块以及半导体装置能够抑制动作不良的产生。半导体模块具备：半导体元件，在其正面具备栅电极和源电极，在其背面具备漏电极，并且漏电极和漏极板的正面连接；层积基板，其具备在绝缘板的正面电连接有栅电极的第一电路板和与源电极电连接的第二电路板，并且层积基板配置于漏极板的正面；栅极端子，其配置在第一电路板上；源极端子，其配置在第二电路板上；盖，其与漏极板的正面对置地配置，具备栅极端子以及源极端子所在的开口和与开口接触并延伸至外周部的导槽。

Description

半导体模块及半导体装置
技术领域
本发明涉及半导体模块以及具备该半导体模块的半导体装置。
背景技术
作为半导体装置中的一个，广泛使用有包括IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)、FWD(Free Wheeling Diode：续流二极管)等多个半导体元件的半导体模块。例如，通过并列连接该半导体模块，可实现作为开关、逆变器等的功能。这样的半导体模块中的在模块内部不具有绝缘功能的非绝缘型的半导体模块与绝缘型的半导体模块相比，能够减少内部布线的电感。
非绝缘型的半导体模块在上表面具有栅极端子和源极端子，在下表面具备漏极端子。并且，通过从上表面配置栅极导体和源极导体成为一体的组件，在下表面配置漏极导体，对它们从上下进行压接，从而与外部电连接(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开平7-312410号公报
发明内容
技术问题
然而，在专利文献1的半导体模块中，压接于栅极导体的弹簧板形状的栅极端子在半导体模块的动作中栅极导体发生滑动，从而与栅极导体的接触面的电阻增加。因此，有可能在半导体模块产生动作不良。
本发明鉴于这点而完成，目的在于提供动作不良的发生得到抑制的半导体。
技术方案
根据本发明的一个观点，提供一种半导体模块，具备：漏极板；半导体 元件，其在正面具备栅电极和源电极，在背面具备漏电极，并且上述半导体元件配置于上述漏极板的正面，上述漏电极和上述漏极板电连接；层积基板，其具备绝缘板和设置于上述绝缘板的正面的第一电路板以及第二电路板，并且上述层积基板配置于上述漏极板的正面，上述第一电路板与上述栅电极电连接，上述第二电路板与上述源电极电连接；栅极端子，其配置在上述第一电路板上；源极端子，配置在上述第二电路板上；盖，其具备开口以及导槽，上述盖与上述漏极板的正面对置而配置，上述栅极端子以及上述源极端子位于上述开口，上述导槽与上述开口接触并延伸至外周部。
发明效果
根据公开的技术，能够防止半导体装置的动作不良的产生，能够抑制半导体装置的特性的降低。
附图说明
图1是表示第一实施方式的半导体模块的图。
图2是表示第一实施方式的半导体模块的构成的图。
图3是表示第一实施方式的半导体模块的构成的图。
图4是表示第一实施方式的半导体模块的构成的图。
图5是表示第一实施方式的半导体模块的构成的图。
图6是表示第一实施方式的半导体模块的构成的图。
图7是表示第一实施方式的半导体模块的构成的图。
图8是表示第一实施方式的半导体模块的构成的图。
图9是表示第一实施方式的半导体模块的构成的图。
图10是表示第一实施方式的半导体模块的构成的图。
图11是表示第二实施方式的半导体装置的图。
图12是表示第二实施方式的半导体装置的布线板的图。
图13是表示第三实施方式的半导体模块的图。
图14是表示第四实施方式的半导体模块的图。
图15是表示第五实施方式的半导体模块中使用的包括栅极板和辅助源极板的印刷电路板的图。
图16是表示第六实施方式的半导体装置的图。
图17是表示第七实施方式的半导体模块的图。
图18是表示组合多个第七实施方式的半导体模块的半导体装置的图。
图19是表示第八实施方式的半导体模块的图。
图20是表示组合多个第八实施方式的半导体模块的半导体装置的图。
图21是表示第九实施方式的半导体装置的侧视图。
图22是表示第九实施方式的半导体装置的侧视图。
符号说明
100 半导体装置
1000 半导体模块
1010 漏极板
1020 半导体元件
1030 层积基板
1031a 第一电路板
1031b 第二电路板
1032 绝缘板
1033 金属板
1040 栅极端子
1041、1051、1061、1071、1081、1305、1306、1401、1501a、1501b 螺栓孔
1043、1053、1063、1073、1083 螺栓
1050、1060 辅助源极端子
1070、1080 源极端子
1072、1082 台阶面
1090、1100 印刷电路板
1091、1101 栅极布线层
1093、1103 源极布线层
1092a、1092b、1102a、1102b 导电柱
1094、1104 贯通孔
1095、1105 栅极连接部
1096、1106 源极连接部
1200 框
1300 盖
1301 开口
1303、1304 导槽
1400 栅极板
1500a、1500b 辅助源极板
1600a、1600b、1600c 绝缘层
1700 源极导体
1800 漏极导体
具体实施方式
以下，参照附图对实施方式进行说明。
[第一实施方式]
对于第一实施方式的半导体模块，使用图1～图10进行说明。
图1是表示第一实施方式的半导体模块的图。
应予说明，图1(A)表示半导体模块的平面图，图1(B)表示图1(A)的点划线X1-X1的截面图。
另外，图2～图10是表示第一实施方式的半导体模块的构成的图。
图2(A)表示漏极板1010的平面图，图2(B)表示图2(A)的点划线X-X的截面图。
图3(A)表示漏极板1010的平面图，图3(B)表示从图3(A)的箭头Y观察的侧视图，图3(C)是表示从图3(A)的箭头X观察的侧视图。
图8(A)表示盖1300的平面图，图8(B)表示(没有配置栅极板1400以及辅助源极板1500a、1500b)半导体模块的斜视图。
图9(A)表示栅极板1400的平面图，图9(B)表示辅助源极板1500a、1500b的平面图。应予说明，图10表示图1的点划线X2-X2的侧视图。
非绝缘型的半导体模块1000如图1所示，具备漏极板1010、半导体元件1020、层积基板1030、栅极端子1040、辅助源极端子1050和盖1300。另外，半导体模块1000还具备栅极板1400、辅助源极端子1060、辅助源极板1500a、1500b和绝缘性的框1200。
漏极板1010由铜、铝等导电性材料构成。在漏极板1010的正面搭载有半导体模块1000的各构成部件，来自于外部电源的电力被输入到背面。即， 漏极板1010具有作为非绝缘型的半导体模块1000的漏极端子的功能。
半导体元件1020是功率MOSFET(Metal Oxide Semiconductor Field EffectTransistor：金属氧化物半导体场效应晶体管)、IGBT等纵型功率半导体元件。在第一实施方式中，对半导体元件1020为功率MOSFET的情况进行说明。半导体元件1020在正面具备栅电极和源电极，在背面具备漏电极。半导体元件1020配置于漏极板1010的正面。而且，半导体元件1020的背面的漏电极和漏极板1010通过焊料等导电性的接合材料而接合，进行电连接。
层积基板1030如图2所示，具备绝缘板1032、第一电路板1031a和第二电路板1031b。层积基板1030配置于漏极板1010的正面中的、与半导体元件1020所配置的位置不同的位置。另外，第一电路板1031a和半导体元件1020的栅电极电连接，第二电路板1031b和半导体元件1020的源电极电连接。这些连接构成的详细内容如后所述。
栅极端子1040配置在第一电路板1031a上。一对源极端子1070、1080配置在第二电路板1031b上。一对辅助源极端子1050、1060配置在第二电路板1031b上。任一端子均由铜、铝等导电性材料构成。另外，任一端子均与第一电路板1031a或第二电路板1031b通过焊料等导电性的接合材料而接合，进行电连接。
如图8所示，盖1300形成矩形状，具备导槽1303、1304。盖1300与漏极板1010的正面对置而配置。而且，栅极端子1040、源极端子1070、1080以及辅助源极端子1050、1060位于开口1301。导槽1303、1304与开口1301接触，从与开口1301接触的位置延伸至外周部。盖1300优选由铜、铝等导电性材料构成。
应予说明，盖1300使用螺栓孔1305、1306，由螺栓1073、1083拧入源极端子1070、1080而被固定。
栅极板1400配置于导槽1303、1304，与栅极端子1040电连接，沿导槽1303、1304延伸至外周部。应予说明，栅极端子1040位于与导槽1303、1304的中间点正交的线上。
辅助源极板1500a、1500b配置于导槽1303、1304，与辅助源极端子1050、1060分别电连接。另外，辅助源极板1500a、1500b与栅极板1400通过绝缘层1600b而绝缘，并且沿导槽1303、1304延伸至外周部。
栅极板1400在第一实施方式中，呈H字型的形状，并在中心部利用螺 栓1043固定于栅极端子1040的螺栓孔1041。辅助源极板1500a、1500b也利用螺栓1053、1063固定于辅助源极端子1050以及辅助源极端子1060的螺栓孔1051、1061。
在这样的半导体模块1000中，将漏极导体1800按压在漏极板1010，将源极导体1700按压在源极端子1070、1080，从上下压接。由此，能够将外部电源和半导体模块1000电连接。另外，在延伸至外周部且从半导体模块1000的侧部引出的栅极板1400，从栅极驱动单元(未图示)施加栅极电压。由此，能够控制半导体元件1020的开关动作。
以下，对具有这样的构成的半导体模块的构成、组装进行说明。
首先，如图2所示，在漏极板1010的中央部配置层积基板1030，在层积基板1030的两侧配置多个半导体元件1020。
在绝缘板1032的正面配置有第一电路板1031a和第二电路板1031b。第一电路板1031a以及第二电路板1031b由铜、铝等导电性材料构成。第一电路板1031a和第二电路板1031b电绝缘，第二电路板1031b包围第一电路板1031a而配置。另外，在绝缘板1032的背面，例如具备由铜构成的金属板1033。通过配置金属板1033，能够将漏极板1010和层积基板1030之间利用焊接进行接合。应予说明，在利用粘合剂接合漏极板1010和层积基板1030之间的情况下，也可以没有金属板1033。
接着，如图3所示，在层积基板1030的第一电路板1031a的中心部，设置有柱状的且在上表面设置有螺栓孔1041的栅极端子1040。
另外，在第二电路板1031b，以使第一电路板1031a处在中间的方式设置有一对源极端子1070、1080。在源极端子1070、1080上分别形成有台阶面1072、1082，在台阶面1072、1082上分别形成有螺栓孔1071、1081。
另外，在第二电路板1031b，设置有辅助源极端子1050、1060。辅助源极端子1050、1060例如使第一电路板1031a处在中间，并且与源极端子1070、1080并列设置。在辅助源极端子1050、1060，分别形成有螺栓孔1051、1061。应予说明，图3(A)所示的辅助源极端子1050、1060的设置位置仅为一个例子，只要在第二电路板1031b上就没有限制。
接着，如图4～图6所示，在多个半导体元件1020与第一电路板1031a以及第二电路板1031b之间，设置有印刷电路板1090、1100。在设置时，优化印刷电路板1090、1100的形状以使印刷电路板1090、1100和辅助源极端 子1050、1060不干扰。配置于印刷电路板1090、1100的正面的栅极布线层1091、1101和多个半导体元件1020的各栅电极经由导电柱1092a、1102a分别进行电连接。另外，栅极布线层1091、1101和层积基板1030的第一电路板1031a经由栅极连接部1095、1105而电连接。
另外，配置于印刷电路板1090、1100的背面的源极布线层1093、1103和多个半导体元件1020的各源电极经由导电柱1092b、1102b分别进行电连接。另外，源极布线层1093、1103和层积基板1030的第二电路板1031b经由源极连接部1096、1106而电连接。
这样，使用印刷电路板1090、1100以及导电柱1092a、1092b、1102a、1102b，半导体元件1020和层积基板1030电连接。
应予说明，在源极布线层1093、1103形成有贯通孔1094、1104。与印刷电路板1090、1100的栅极布线层1091、1101连接的导电柱1092a、1102a被插入到贯通孔1094、1104。因此，导电柱1092a、1102a和源极布线层1093、1103的电绝缘性被保持。
将这样设置有各构成的漏极板1010如图7所示设置在四个角被覆盖的框1200内。
接着，覆盖在框1200上的盖1300如图8(A)所示，分别形成有开口1301和螺栓孔1305、1306。进而，盖1300形成为在图中上下方向直线状的导槽1303、1304与开口1301接触并延伸至外周部。
若将这样的盖1300覆盖于框1200，则成为图8(B)所示的半导体模块1000。在半导体模块1000中，栅极端子1040、源极端子1070、1080、辅助源极端子1050、1060位于开口1301，配置成至少一部分从开口1301露出。另外，螺栓孔1305、1306对准源极端子1070、1080的螺栓孔1071、1081，盖1300利用螺栓1073、1083被固定。
应予说明，形成于盖1300的导槽1303、1304的槽的深度例如与栅极端子1040和辅助源极端子1050、1060的高度一致。
接着，如图9以及图10所示，在盖1300的导槽1303上配置绝缘层1600a，配置辅助源极板1500a。在配置时，辅助源极板1500a的螺栓孔1501a对准辅助源极端子1060的螺栓孔1061，并利用螺栓1063固定。辅助源极板1500b也同样地经由绝缘层1600a配置于导槽1304。此时，辅助源极板1500b的螺栓孔1501b对准辅助源极端子1050的螺栓孔1051，并利用螺栓1053固定。
另外，在配置于导槽1303、1304的辅助源极板1500a、1500b上配置绝缘层1600b，配置如图9(A)所示的栅极板1400。在配置时，栅极板1400的螺栓孔1401对准栅极端子1040的螺栓孔1041，并利用螺栓1043固定。在栅极板1400上还配置绝缘层1600c。
即，在导槽1303中，如图10所示，依次层积绝缘层1600a、辅助源极板1500a、绝缘层1600b、栅极板1400、绝缘层1600c。另外，在导槽1304中，依次层积绝缘层1600a、辅助源极板1500b、绝缘层1600b、栅极板1400、绝缘层1600c。
若在这样设置的辅助源极板1500a、1500b上连接栅极驱动单元，则栅极驱动单元可以测出与栅极电压相对应的源极电流。
在第一实施方式的半导体模块1000中，通过在盖1300上设置导槽1303、1304，能够在低于源极端子1070、1080的上表面的位置配置栅极板1400。由此，能够确保配置将栅极板1400和栅极端子1040接合的螺栓1043所需的空间。并且，通过利用螺栓1043进行稳固地接合，能够抑制动作时的栅极端子1040的磨损的产生。因此，可抑制栅极端子1040的电阻的增加以及发热的产生，从而可防止半导体模块1000的动作不良的产生。
另外，在半导体模块1000中，配置辅助源极端子1050、1060，使与辅助源极端子1050、1060接合的辅助源极板1500a、1500b从导槽1303，1304延伸。因此，能够测出相对于栅极电压的源极电流，能够正确地控制施加的栅极电压以使期望的源极电流被输出。
另外，在导槽1303、1304上层积配置栅极板1400以及辅助源极板1500a、1500b。因此，能够减少栅极布线的布线电感，能够进行半导体模块的高速动作。
另外，在半导体模块1000中，由于半导体元件1020、层积基板1030等被导电性的盖1300覆盖，所以能够阻挡在半导体模块内部产生的噪声。
另外，半导体模块1000为了使栅极板1400和辅助源极板1500a、1500b收纳于导槽1303、1304而小型化。
应予说明，在第一实施方式中，例举出了在导槽1303、1304上先配置辅助源极板1500a、1500b，再配置栅极板1400的情况并进行了说明。但并不限于该情况，也可以先配置栅极板1400，再配置辅助源极板1500a、1500b。
另外，在第一实施方式中，虽然对半导体元件1020使用功率MOSFET 的情况进行了说明，但并不限于此，半导体元件1020也可以使用IGBT。在该情况下，上述实施方式中的漏电极可以被替换为集电极，源电极可以被替换为发射极。另外，也可以使用其他开关元件。
即，在本申请的说明书以及权利要求中，“漏电极”是半导体元件1020的阳极侧的电极的统称，“源电极”是半导体元件1020的阴极侧的电极的统称。
[第二实施方式]
在第二实施方式中，使用图11以及图12说明组合多个在第一实施方式中示出的半导体模块而成的半导体装置。
图11是表示第二实施方式的半导体装置的图。
另外，图12是表示第二实施方式的半导体装置的布线板的图。
图12(A)表示栅极板的平面图，图12(B)表示辅助源极板的平面图。
准备多个(第二实施方式为3个)半导体模块(图8(B))，配置成导槽1303彼此连结，并且导槽1304彼此连结。
对于这样地将导槽彼此连结而成的多个半导体模块，准备图12所示的一体化的栅极板2400和一体化的辅助源极板2500a、2500b。
在将多个组合而成的半导体模块的连结的导槽1303上，经由绝缘层配置一体化的辅助源极板2500a。在配置时，使辅助源极板2500a的螺栓孔2501a对准辅助源极端子1060的螺栓孔1061。辅助源极板2500b也同样地经由绝缘层配置在连结的导槽1304上。此时，使辅助源极板2500b的螺栓孔2501b对准辅助源极端子1050的螺栓孔1051。
接着，与第一实施方式同样地，在辅助源极板2500a、2500b上，配置绝缘层。
进而，经由连结的导槽1303、1304的绝缘层，配置一体化的栅极板2400。在配置时，使栅极板2400的螺栓孔2401对准栅极端子1040的螺栓孔1041。
另外，如图11所示，栅极板2400利用螺栓1043被固定。另外，辅助源极板2500a、2500b利用螺栓1053、1063被固定。
利用源极导体(未图示)按压这样组合而成的半导体装置100的多个源极端子1070、1080。而且同样地，利用漏极导体(未图示)按压半导体装置100的多个漏极板1010。由此，能够容易地并列连接多个半导体模块1000。
这样，在第二实施方式中，对于多个半导体模块1000，能够构成以使导 槽1303、1304连结的方式组合而并列连接的半导体装置100。由此，能够容易地实现半导体装置100的大电流化。
[第三实施方式]
在第三实施方式中，使用图13对能够得到辅助源极电流而不设置辅助源极端子的半导体模块进行说明。
图13是表示第三实施方式的半导体模块的图。
图13(A)表示盖2300的平面图，图13(B)表示第三实施方式的半导体模块2000的平面图。
在半导体模块2000中，不配置第一实施方式的半导体模块1000中所示的辅助源极端子1050、1060。另外，半导体模块2000的盖2300如图13(A)所示，形成有供源极端子1070、1080和栅极端子1040露出的开口2301。另外，盖2300具备位于与导槽1303、1304相同深度(高度)的凹部2302、2303和设置于凹部2302、2303的螺栓孔2306、2307。另外，形成与半导体模块1000相同的构成。
将这样的盖2300与第一实施方式同样地，覆盖在收纳半导体元件1020、层积基板1030等的框1200。对准源极端子1070、1080的螺栓孔1071、1081，用螺栓1083、1073拧入螺栓孔1304、1305。由此，盖2300被固定于源极端子1070、1080。
另外，与第一实施方式同样地，将辅助源极板1500a、1500b经由绝缘层配置于导槽1303、1304。而且，使辅助源极板1500a、1500b的螺栓孔1501a、1501b对准螺栓孔2307、2306。而且，将辅助源极板1500a、1500b用螺栓1053、1063拧入而固定并电连接到盖2300。栅极板1400也与第一实施方式同样地，将栅极端子1040的螺栓孔1041对准螺栓孔1401，用螺栓1043拧入，从而被固定于栅极端子1040。
此时，由于盖2300与源极端子1070、1080电连接，所以盖2300与源极端子1070、1080同电位。在该状态下，由于辅助源极板1500a、1500b与盖2300电连接，所以辅助源极板1500a、1500b与源极端子1070、1080也同电位。因此，第二电路板1031b和辅助源极板1500a、1500b之间经由源极端子1070、1080以及盖2300而电连接。由此，能够与第一实施方式同样地，从辅助源极板1500a、1500b得到辅助源极电流。
通过第三实施方式，能够抑制构成部件的增加而得到辅助源极电流。
[第四实施方式]
在第四实施方式中，使用图14对使半导体模块的导槽的深度比栅极端子以及辅助源极端子浅的情况进行说明。
图14是表示第四实施方式的半导体模块的图。
图14(A)表示第四实施方式的半导体模块3000的平面图，图14(B)表示图14(A)的点划线X-X的侧视图。
半导体模块3000构成为导槽3303、3304比第一实施方式的导槽1303、1304浅。应予说明，半导体模块3000的其它构成是与第一实施方式的半导体模块相同的构成。因此，如图14(B)所示，导槽3303的底面3303a位于比栅极端子1040的上端部更上方的位置，在导槽3303和栅极端子1040的上端部产生了台阶差。
因此，在配置于导槽3303、3304的栅极板3400的中心部，与该台阶差相应地设有倾斜。通过该倾斜，从而栅极板3400的螺栓孔对准栅极端子1040的螺栓孔1041，栅极板3400利用螺栓1043被固定于栅极端子1040。
另外，辅助源极板3500a、3500b虽然省略了图示，但在形成有螺栓孔的位置，与栅极板3400同样地设有倾斜。
由此，能够使供栅极板3400和辅助源极板3500a、3500b配置的导槽3303、3304的间隙(空间)变小。因此，能够实现半导体模块3000的低电感化。因此，导槽3303，3304的深度为间隙最小，优选为栅极板3400、辅助源极板3500a、3500b以及绝缘层的合计厚度的程度。
另外，半导体模块3000与第二实施方式的半导体模块(图11)同样地，可以以导槽3303、3304连结的方式组合多个。
[第五实施方式]
在第五实施方式中，使用图15对将第一实施方式的栅极板1400和辅助源极板1500a、1500b设在印刷电路板上而一体化的情况进行说明。
图15是表示第五实施方式的半导体模块所使用的包括栅极板和辅助源极板的印刷电路板的图。
图15(A)表示包括栅极板1400和辅助源极板1500a、1500b的印刷电路板的平面图，图15(B)表示从图15(A)的箭头Y观察的侧视图。
印刷电路板4500在第一实施方式的栅极板1400与辅助源极板1500a、1500b之间夹设有由绝缘材料构成的基材4520。在栅极板1400上形成有抗蚀 层4510a、4510b，另外，螺栓孔1041部分被开口。另外，在辅助源极板1500a、1500b，形成有抗蚀层4510a、4510b，形成有与螺栓孔1501a、1501b对置的开口4531a、4531b。
并且，在第一实施方式的半导体模块1000的开口1301、导槽1303、1304嵌设印刷电路板4500，而通过螺栓1043、1053、1063被固定。
通过使用这样的印刷电路板4500，从而栅极板1400和辅助源极板1500a、1500b的安装变得容易。
应予说明，在组合多个半导体模块的情况下，例如，能够将第四实施方式所示的栅极板2400和辅助源极板2500a、2500b作为印刷电路板而一体化。
[第六实施方式]
使用图16对在第六实施方式中组合了六个半导体模块的情况进行说明。
图16是表示第六实施方式的半导体装置的图。
半导体模块1000a～1000f形成为与半导体模块1000同样的构成。但在半导体模块1000a～1000f的盖4300，还形成有从导槽1303、1304的中心部与外周部相通的导槽1308、1309。应予说明，在图16中，仅对半导体模块1000a标记符号，省略对半导体模块1000b～1000f标记符号。
使这样的半导体模块1000a～1000f如图16所示纵向并列三个、横向并列两个而配置。
并且，栅极板5400a配置于半导体模块1000a的导槽1303，并且利用螺栓1043被固定到半导体模块1000a的栅极端子1040。
栅极板5500a配置于半导体模块1000a的导槽1304和半导体模块1000b的导槽1304、1308，并且利用螺栓1043被固定到半导体模块1000b的栅极端子1040。
栅极板5600a配置于半导体模块1000b的导槽1304和半导体模块1000c的导槽1304，并且利用螺栓1043被固定到半导体模块1000c的栅极端子1040。
另外，栅极板5600b配置于半导体模块1000d的导槽1303和半导体模块1000e的导槽1303在，并且利用螺栓1043被固定到半导体模块1000d的栅极端子1040。
栅极板5500b配置于半导体模块1000e的导槽1303、1309和半导体模块1000f的导槽1303，并且利用螺栓1043被固定到半导体模块1000e的栅极端子1040。
栅极板5400b配置于半导体模块1000f的导槽1304，并且利用螺栓1043被固定到半导体模块1000f的栅极端子1040。
连接板5700a配置于半导体模块1000a的导槽1309和半导体模块1000d的导槽1308。连接板5700a和栅极板5400a、5500a利用螺栓5801被固定，连接板5700a和栅极板5600b利用螺栓5804被固定。
连接板5700b配置于半导体模块1000b的导槽1309和半导体模块1000e的导槽1308。连接板5700b和栅极板5500a、5600a利用螺栓5802被固定，连接板5700b和栅极板5600b、5500b利用螺栓5805被固定。
连接板5700c配置于半导体模块1000c的导槽1309和半导体模块1000f的导槽1308。连接板5700c和栅极板5600a利用螺栓5803被固定，连接板5700c和栅极板5500b、5400b利用螺栓5806被固定。
在这样组合了多个半导体模块1000a～1000f而成的半导体装置200中，从背面的漏极板1010施加漏极电压。而且，若从栅极驱动单元在栅极板5400a、5500a、5500b、5400b分别施加栅极电压，从各源极端子1070、1080输出源极电流。
这样，通过在半导体模块的盖4300上配置与外周部相通的导槽1308、1309，能够增加多个半导体模块的配置图案数。由此，能够更灵活地实现半导体装置200的大电流化。
[第七实施方式]
在第七实施方式中，对在第一实施方式的半导体模块1000中新设置配置有辅助源极板的导槽的情况进行说明。
图17是表示第七实施方式的半导体模块的图。
在半导体模块5000中，除了盖5300以外，形成为与半导体模块1000同样的构成。
盖5300具备与栅极端子1040相邻，与开口1301接触地形成的导槽5303。还形成有与该导槽5303平行地配置且具备螺栓孔5305a、5305b的导槽5304。而且，沿导槽5304而配置有未图示的辅助源极板，辅助源极板使用螺栓孔5305a、5305b而被固定。
另外，盖5300在源极端子1070、1080利用螺栓1073、1083而被固定。因此，盖5300与源极端子1070，1080同电位。因此，能够使第二电路板1031b与辅助源极板为同电位。
应予说明，供栅极板配置的导槽5303并不限于图17的形成位置，可以与第一实施方式同样地形成于开口5301的两侧，或者也可以仅形成在开口5301的图中的左侧。
另外，使用图18对组合了多个半导体模块5000的情况进行说明。
图18是表示组合了多个第七实施方式的半导体模块的半导体装置的图。
准备多个(第七实施方式中为三个)半导体模块5000，配置成导槽5303、5304分别连结。
在连结的导槽5303经由绝缘层配置栅极板5400，将栅极板5400利用螺栓1043固定于栅极端子1040。
同样地，在连结的导槽5304经由绝缘层，配置辅助源极板5500，将辅助源极板5500利用螺栓5503a、5503b固定于导槽5304。
在这样组合了多个半导体模块5000而成的半导体装置300中，从各半导体模块5000输出的源极电流被合成，从而能够实现半导体装置的大电流化。
[第八实施方式]
在第八实施方式中，对在第七实施方式的半导体模块5000中在其它位置设置供辅助源极板配置的导槽的情况进行说明。
图19是表示第八实施方式的半导体模块的图。
图19(A)表示设置有盖6300的半导体模块6000的平面图，图19(B)表示半导体模块6000的内部平面图。
半导体模块6000形成为除了盖6300以及辅助源极端子6060以外，与半导体模块1000相同的构成。
盖6300具备与栅极端子1040相邻，且与开口6301接触而形成的导槽6303。进而，在开口6301的图中的左侧，形成有与导槽6303平行配置且具备螺栓孔6305a的辅助导槽6304。
辅助源极端子6060配置在第二电路板1031b上。若盖6300设置于框1200，则辅助导槽6304的螺栓孔6305a和辅助源极端子6060的螺栓孔6061对位。
而且，沿辅助导槽6304，未图示的辅助源极板经由绝缘层而配置，使用螺栓孔6305a而通过未图示的螺栓被固定。
另外，使用图20对组合了多个这样的半导体模块6000而成的半导体装置400进行说明。
图20是表示组合了多个第八实施方式的半导体模块而成的半导体装置的图。
准备多个(第八实施方式中为三个)半导体模块6000，配置成导槽6303和辅助导槽6304连结。
并且，在连结的导槽6303经由绝缘层配置栅极板6400，将栅极板6400利用螺栓1043被固定于栅极端子1040。
同样地，在连结的辅助导槽6304经由绝缘层，配置辅助源极板6500，将辅助源极板6500利用螺栓6503拧入而固定于辅助导槽6304的螺栓孔6305a。
在这样组合了半导体模块6000而成的半导体装置400中，从各半导体模块6000输出的源极电流被合成，从而能够实现半导体装置400的大电流化。
[第九实施方式]
在第九实施方式中，使用图21以及图22对串联组合半导体模块1000的情况进行说明。
图21以及图22是表示第九实施方式的半导体装置的侧视图。
应予说明，在图21中，纵向排列多个半导体模块，图22是表示横向排列多个半导体模块分别串联组合而成的半导体装置的侧视图。
如图21所示，在金属制的散热片7600b上载置第一实施方式的半导体模块1000g，使半导体模块1000g的漏极板1010和散热片7600b电连接。在该半导体模块1000g上载置散热片7600a，使半导体模块1000g的源极端子1070、1080和散热片7600a电连接。
在散热片7600a还载置半导体模块1000h，使半导体模块1000h的漏极板1010和散热片7600a电连接。使源极板7500压接到半导体模块1000h的源极端子1070、1080。
应予说明，在散热片7600a、7600b，有水流通的管7610a、7610b形成于内部。散热片7600a、7600b通过在管7610a，7610b中流通水，能够更为有效地冷却半导体模块1000h、1000g。
这样使半导体模块1000h、1000g层积而组合的半导体装置500从散热片7600b施加漏极电压，在各半导体模块1000g、1000h的栅极板1400从栅极驱动单元施加栅极电压。如此，经由半导体模块1000g、散热片7600a、以及半导体模块1000h而输出的源极电流由源极板7500得到。即，第九实施方式 的半导体装置500的额定电压是半导体模块1000的额定电压的二倍。
应予说明，在第九实施方式中，半导体模块1000h、1000g不限于两个、即两层，也可以为三层以上积层而串联连接。另外，也可以将如第二实施方式、第六实施方式那样并列组合的半导体模块1000进一步以任意的层数串联而设置。例如，在串联层积三层的情况，也可以从漏极板1010向源极端子1070、1080依次在第一层并列设置两个半导体模块1000，在第二层并列设置四个半导体模块1000，在第三层并列设置三个半导体模块1000，总计设置九个半导体模块1000。此时半导体装置的额定电压、额定电流在九个半导体模块1000中需要一致。在额定电压为不一致的情况下，半导体装置的额定电压与各层中的额定电压为最低的三个半导体模块1000的和相等。另外，在额定电流不一致的情况下，半导体装置的额定电流与各层的三个额定电流中的最低的层的额定电流相等。
另外，不限于散热片7600a、7600b，还能够经由导电部件而层积和/或将半导体模块1000h、1000g彼此直接层积。
接着，使用图22对串联连接多个半导体模块1000时横向配置半导体模块1000的情况进行说明。
半导体装置600如图22所示，并列配置散热片7600a、7600b，在散热片7600a配置半导体模块1000h，在散热片7600b配置半导体模块1000g。将与半导体模块1000h的漏极板连接的散热片7600a和半导体模块1000g的源极端子1070、1080利用金属板7700压接而电连接。但是在散热片7600a、7600b与金属板7700之间隔着绝缘层7800a、7800b而电绝缘。
这样能够将半导体模块1000横向排列并串联连接。

Claims (14)

1.一种半导体模块，其特征在于，具备：
漏极板；
半导体元件，在其正面具备栅电极和源电极，在背面具备漏电极，并且所述半导体元件配置于所述漏极板的正面，所述漏电极与所述漏极板电连接；
层积基板，其具备绝缘板和设置于所述绝缘板的正面的第一电路板以及第二电路板，并且所述层积基板配置于所述漏极板的正面，所述第一电路板与所述栅电极电连接，所述第二电路板与所述源电极电连接；
栅极端子，其配置在所述第一电路板上；
源极端子，其配置在所述第二电路板上；和
盖，其具备开口以及导槽，所述盖与所述漏极板的正面对置地配置，所述栅极端子以及所述源极端子位于所述开口，所述导槽与所述开口接触并延伸至外周部。
2.根据权利要求1所述的半导体模块，其还具有：
栅极板，其与所述栅极端子电连接，并且沿所述导槽延伸至外周部。
3.根据权利要求2所述的半导体模块，其还具有：
辅助源极端子，其配置在所述第二电路板上，并且位于所述开口；和
辅助源极板，其与所述辅助源极端子电连接，并且沿所述导槽与所述栅极板电绝缘并延伸至外周部。
4.根据权利要求2所述的半导体模块，其中，还具有：
辅助导槽，其设置于所述盖；和
辅助源极板，其沿所述辅助导槽并延伸至外周部，
其中，所述导槽与所述开口的一侧接触而形成，
所述辅助导槽与所述开口的另一侧接触而形成，
所述第二电路板与所述辅助源极板之间经由所述源极端子以及所述盖而电连接。
5.根据权利要求1～4中任一项所述的半导体模块，其中，
所述第二电路板包围所述第一电路板而配置于所述绝缘板的正面。
6.根据权利要求5所述的半导体模块，其中，
所述栅极端子以位于与所述导槽的中间点正交的线上的方式设置在所述第一电路板上。
7.根据权利要求6所述的半导体模块，其中，
所述源极端子在所述第二电路板上设置为一对，
所述栅极端子和一对所述源极端子与所述导槽平行地直线状地配置。
8.根据权利要求1～4中任一项所述的半导体模块，其中，
所述导槽的底部位于比所述栅极端子的上端部更上方的位置。
9.一种半导体装置，其特征在于，具备多个权利要求2所述的半导体模块，
多个所述半导体模块以所述导槽彼此连结的方式配置，
沿着该连结的所述导槽配置有一体化的所述栅极板。
10.一种半导体装置，其特征在于，具备多个权利要求3所述的半导体模块，
多个所述半导体模块以所述导槽彼此连结的方式配置，
沿该连结的所述导槽配置有一体化的所述栅极板以及一体化的所述辅助源极板。
11.一种半导体装置，其特征在于，具备多个权利要求4所述的半导体模块，
多个所述半导体模块以所述导槽彼此连结的方式配置，并且以所述辅助导槽彼此连结的方式配置，
沿该连结的所述导槽配置有一体化的所述栅极板，
沿该连结的所述辅助导槽配置有一体化的所述辅助源极板。
12.一种半导体装置，其特征在于，具备多个权利要求1所述的半导体模块，
在多个所述半导体模块中，所述半导体模块的所述源极端子与其它的所述半导体模块的所述漏极板电连接。
13.根据权利要求12所述的半导体装置，其中，
多个所述半导体模块层积而配置，
所述半导体模块的所述源极端子和相邻的所述半导体模块的所述漏极板电连接。
14.根据权利要求12所述的半导体装置，其中，
多个所述半导体模块并列地配置，
所述半导体模块的所述源极端子和相邻的所述半导体模块的所述漏极板经由导电部件而电连接。
CN201610130201.2A 2015-04-01 2016-03-08 半导体模块及半导体装置 Active CN106057740B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015075251A JP6439552B2 (ja) 2015-04-01 2015-04-01 半導体モジュール及び半導体装置
JP2015-075251 2015-04-01

Publications (2)

Publication Number Publication Date
CN106057740A CN106057740A (zh) 2016-10-26
CN106057740B true CN106057740B (zh) 2019-12-10

Family

ID=56937228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610130201.2A Active CN106057740B (zh) 2015-04-01 2016-03-08 半导体模块及半导体装置

Country Status (4)

Country Link
US (1) US9524919B2 (zh)
JP (1) JP6439552B2 (zh)
CN (1) CN106057740B (zh)
DE (1) DE102016203819B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022078707A (ja) * 2020-11-13 2022-05-25 株式会社日立製作所 電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796076A (en) * 1986-02-28 1989-01-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5410450A (en) * 1991-12-10 1995-04-25 Fuji Electric Co., Ltd. Internal wiring structure of a semiconductor device
CN102683303A (zh) * 2011-03-15 2012-09-19 株式会社丰田自动织机 半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB930704A (en) * 1960-09-05 1963-07-10 Sony Corp A balanced esaki diode pair
JPH0666411B2 (ja) * 1987-11-06 1994-08-24 富士電機株式会社 平形半導体装置
JPH0734457B2 (ja) * 1988-04-05 1995-04-12 株式会社東芝 半導体装置
JPH0312410A (ja) 1989-06-08 1991-01-21 Mitsui Petrochem Ind Ltd フツ素含有共重合体及びそれよりなるコンタクトレンズ
JP3228043B2 (ja) 1994-03-24 2001-11-12 富士電機株式会社 平形半導体スイッチの並列接続構造
DE69509428T2 (de) * 1994-03-24 1999-09-30 Fuji Electric Co Ltd Struktur einer Parallelschaltverbindung für flache Halbleiterschalter
JP3228021B2 (ja) 1994-09-13 2001-11-12 富士電機株式会社 インバータユニット及びインバータ装置
DE102004044619B4 (de) * 2004-09-13 2009-07-16 Infineon Technologies Ag Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben
JP6330436B2 (ja) * 2014-04-01 2018-05-30 富士電機株式会社 パワー半導体モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796076A (en) * 1986-02-28 1989-01-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5410450A (en) * 1991-12-10 1995-04-25 Fuji Electric Co., Ltd. Internal wiring structure of a semiconductor device
CN102683303A (zh) * 2011-03-15 2012-09-19 株式会社丰田自动织机 半导体装置

Also Published As

Publication number Publication date
US9524919B2 (en) 2016-12-20
CN106057740A (zh) 2016-10-26
US20160293517A1 (en) 2016-10-06
DE102016203819A1 (de) 2016-10-06
JP6439552B2 (ja) 2018-12-19
JP2016195216A (ja) 2016-11-17
DE102016203819B4 (de) 2021-03-18

Similar Documents

Publication Publication Date Title
US11532538B2 (en) Component structure, power module and power module assembly structure
EP3107120B1 (en) Power semiconductor module
KR101926854B1 (ko) 반도체 장치
EP2546874B1 (en) Stacked Half-Bridge Power Module
US9106124B2 (en) Low-inductance power semiconductor assembly
US11538794B2 (en) Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member
US20100328833A1 (en) Power module with additional transient current path and power module system
US20140334203A1 (en) Power converter and method for manufacturing power converter
US9780684B2 (en) Power converter
JP2020515034A (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
EP3104412B1 (en) Power semiconductor module
CN109428498B (zh) 组件结构、功率模块及功率模块组装结构
US11387180B2 (en) Power module including a carrier assembly with combination of circuit board and lead frame
US9590622B1 (en) Semiconductor module
JPWO2015053142A1 (ja) ドライバ基板および電力変換装置
CN106057740B (zh) 半导体模块及半导体装置
CN112928562A (zh) 电子电路单元
US20190208659A1 (en) Electronic assembly with enhanced high power density
JP3741002B2 (ja) 半導体装置の実装構造
US9999146B2 (en) Semiconductor module
CN112992845A (zh) 功率模块及其制造方法
CN108738368B (zh) 电子设备
US20230282632A1 (en) Semiconductor module
CN216749891U (zh) 功率模块
CN215528886U (zh) 逆变器装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant