JPH0666411B2 - 平形半導体装置 - Google Patents

平形半導体装置

Info

Publication number
JPH0666411B2
JPH0666411B2 JP62280604A JP28060487A JPH0666411B2 JP H0666411 B2 JPH0666411 B2 JP H0666411B2 JP 62280604 A JP62280604 A JP 62280604A JP 28060487 A JP28060487 A JP 28060487A JP H0666411 B2 JPH0666411 B2 JP H0666411B2
Authority
JP
Japan
Prior art keywords
electrode
conductor
thyristor
conductors
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62280604A
Other languages
English (en)
Other versions
JPH01122146A (ja
Inventor
年弘 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP62280604A priority Critical patent/JPH0666411B2/ja
Publication of JPH01122146A publication Critical patent/JPH01122146A/ja
Publication of JPH0666411B2 publication Critical patent/JPH0666411B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、圧接によって電極を外部回路に接続するよう
にして小形化と配線の低インピーダンス化とを図るよう
にした電力用の平形半導体装置、とくに構造が簡単なた
め製造が容易であって、かつこの平形半導体装置の複数
個を並列で使用する際通電電流の配分を一様にすること
ができる装置に関する。
〔従来の技術〕
第5図は従来の平形サイリスタ装置の縦断面図である。
図において、1は上面にカソード電極1aとゲート電極1b
とが設けられ下面にアノード電極1cが設けられた円板状
の三端子サイリスタ素子、2はサイリスタ素子1の上面
に円環板状軟質導体3を介して載置した段付き円板状の
銅製第1電極導体で、この電極導体2には一端が導体3
の内側に対向するように開口し他端が自身の側面に開口
する導孔2aが設けられている。またこの場合、サイリス
タ素子1のゲート電極1bは軟質導体3に接触しないよう
に該導体3の内側に対向して配置されていて、このよう
に配置されたゲート電極1bには導線4の一端に取りつけ
た導電性接触子5が図示していない手段で当接させられ
ている。そうして、導線4の他端は導孔2aを通して電極
導体2外に引き出されゲート端子Gに接続されている。
6はカソード端子Kと電極導体2とを接続した導線、7
は電極導体2の上面に当接させた板状の外部導体で、8,
9,10はサイリスタ素子1の下面側に順次配置した円板状
モリブデン板、銅製の厚板円板状第2電極導体、板状の
外部導体である。そうして、この場合、図示していない
手段で外部導体7,10に図示の圧接力Fが加えられてい
て、導体7,2及び3と素子1とモリブデン板8と導体9
及び10とが挟みつけられている。力Fは上述の外部導体
7,10を素子1の軸心に沿って圧接するようにした力であ
る。
11は上述の力Fを加えた時素子1とモリブデン板8とが
横ずれしないようにする絶縁材料製の有底円筒状案内部
材で、この場合、部材11の底部に設けた貫通孔内に電極
導体2の小径部が配置されるようになっている。12は内
縁が電極導体9の側面にろう付けされた金属薄板製円環
板、13は一端13aに円環板12が同軸になるようにして固
着された絶縁碍子、14は一端が電極導体2の側面に固定
された他端が絶縁碍子13の他端13bに固定された一山の
ベローで、導体2及び3と素子1とモリブデン板8と導
体9とが上記のようにして圧接された時、円環板12と碍
子13とベロー14とで取り囲んだ空所が気密となるように
要部が構成されている。これは素子1の表面に空気中の
水分等が接触することによって素子1の電気的特性等が
劣化しないようにするためである。この場合導線4は碍
子13に設けた気密端子を介して碍子13外に引き出されて
いる。15は外部導体7及び10を除く図示の各部からなる
平形サイリスタ装置で、外部導体7,10は圧接力Fを加え
て上述の各部を固定して各当接面における電気的及び熱
的接触を良好ならしめると共に、サイリスタ装置15をこ
れらの外部導体7,10を介して所望の外部電気回路に接続
するために設けられている。サイリスタ装置15において
は、各部を圧接した後に素子1に樹脂モールド等を施す
ことができないので、上述の気密機構が設けられてい
る。
サイリスタ装置15は上述のように構成されているので、
その電気的等価回路は第6図に示したようになる。ま
た、この場合、サイリスタ素子1が大面積を有している
ので主回路電流を大きくすることができて、このような
サイリスタ装置は大電力の用途に使用することができ
る。さらに、この場合、外部電気回路に外部導体7,10を
介してサイリスタ装置15を接続することになるので外部
電気回路への接続配線を低インピーダンスにすることが
でき、したがって、このようなサイリスタ装置は高周波
の用途にも使用することができる。また、サイリスタ装
置15は圧接によって外部電気回路に接続されるので、小
形になることが明らかである。
〔発明が解決しようとする問題点〕
サイリスタ装置15は上述のように構成されているが、こ
の場合モリブデン板8が省略されていると、素子1と導
体9との間に大きい熱膨脹係数の差があると同時に素子
1が大面積であるので、温度変動に伴って素子1と導体
9とが摺動して素子1の特性が劣化する。したがって、
この特性劣化現象を防止するために、サイリスタ装置15
には、熱膨脹係数が素子1のそれに近いモリブデン板8
が設けられている。軟質導体3も、熱膨脹係数の差もと
づく摺動に起因するカソード電極1aの損傷を防止しかつ
導体2と素子1との間の電気的及び熱的導通を良好にす
るために設けられている。またサイリスタ装置15では圧
接によって要部の電気的及び熱的導通が図られるように
なっているので、素子1が数百〔A〕の容量を有する場
合数〔t〕の圧接力Fが必要で、しかも、この場合、素
子1の上面及び下面の各全面にわたって均一な圧接力を
要するから、力Fを素子1の軸心に精密に沿った軸圧力
とする必要がある。つまり、サイリスタ装置15において
は精密な大軸圧力Fを有する機構が必要で、当然、この
場合、案内部材11のような横ずれ防止機構が必要であり
また素子1は円板状であることが必要である。また、サ
イリスタ装置15では、上述したように、円環板12と碍子
13とベロー14とを使用した気密機構も必要である。
すなわち、サイリスタ装置15においては、上述したよう
に、モリブデン板8や軟質導体3のような介在物が必要
であり、精密な大軸圧力Fを発生する機構が必要であ
り、また横ずれ防止機構や気密機構も必要である。した
がって、このようなサイリスタ装置15には構造が複雑で
製造が面倒であるという問題点がある。またサイリスタ
装置15には、ゲート電極1bと接触子5との電気的接続が
構造的に困難であるという問題点もある。
さらに、サイリスタ装置15においては、素子1の形状に
伴って導体2、モリブデン板8、導体9がすべて円形に
なっている。したがって、このような装置15には、該装
置の複数個を並列に接続して使用する場合、以下に説明
する理由で装置15の電流分担が一様にならないという問
題点もある。
すなわち、第7図はこの電流分担のアンバランスを説明
する説明図で、同図(A)は複数個の平形サイリスタ装
置15を一個の外部導体7と一個の外部導体10とで並列に
圧接して形成したサイリスタ装置16の側面図、同図
(B)は同図(A)におけるP矢視図である。そうし
て、第7図(B)における17は対応するサイリスタ装置
15の金属部分が存在する領域を示している。第7図
(B)から明らかなように、サイリスタ装置16において
は、平形サイリスタ装置15を密接配置しても隣接する領
域17間の距離Wがかなり大きくなるので、導体7,10を流
れる電流による磁束が距離W間を大量に通ることにな
る。したがって、サイリスタ装置16の場合、導体7,10を
流れる電流の周波数が高くなると、第7図(C)の等価
回路に示した導体7,10におけるインダクタンスLが大き
くなって、各サイリスタ装置15の電流分担にアンバラン
スを生じることになる。
本発明の目的は、平形半導体装置の構造を簡単にして製
造が容易になるようにすることにある。また、ゲート電
極等の半導体素子における制御電極の外部への引き出し
を圧接機構によらないようにして、この面からも平形半
導体装置の製造が容易に行えるようにすることにある。
さらに、平形半導体装置の形状を方形板状あるいは方形
柱状にして該装置の複数個を並列接続で使用する際電流
分担のアンバランスが生じないようにすることにある。
〔問題点を解決するための手段〕
上記問題点を解決するために、本発明によれば、少なく
とも一個の半導体装置と、前記半導体装置の第1主回路
電極に接続された第1電極導体と、前記半導体装置の第
2主回路電極に接続された第2電極導体とを備え、前記
半導体装置を前記第1,第2電極導体の周辺部に配置し、
前記第1,第2電極導体に外部導体を介して圧接力を加
え、前記第1,第2電極導体と外部導体とを接続して平形
半導体装置を構成するものとする。
〔作用〕
上記のように構成すると、従来装置におけるように半導
体素子の主回路電極及び制御電極が圧接によって外部に
引き出されるということはなくなるので、平形半導体装
置の構造が簡単になって該装置の製造が容易になる。ま
た、この場合、平形半導体装置の形状を方形板状あるい
は方形柱状にすることができて、該装置の複数個を並列
接続で使用する際電流分担のアンバランスが生じなくな
る。
〔実施例〕
第1図は本発明の第1実施例の構成説明図で、同図
(A)は側面図、同図(B)は上面図、同図(C)は等
価回路図である。第1図において、18は前述のサイリス
タ素子1とは異なる小面積のサイリスタ素子で、この素
子18には上面に3個のカソード電極18aと1個のゲート
電極18bとが設けられ下面にアノード電極18cが設けられ
ている。19は10個のサイリスタ素子18のそれぞれが上面
に固定された方形厚板状の第2電極導体で、素子18はア
ノード電極18cを導体19にろう付けすることによって該
導体に固定されている。電極導体19の上面には、さら
に、アルミナ磁器製絶縁板20が接着され、さらにその上
に2個の直方体突出部21aを有する板状の第1電極導体2
1が接着されている。そうして、10個のサイリスタ素子1
8の各々における3個のカソード電極18aがすべてボンデ
ィング線22によって電極導体21に接続されている。24は
10個の素子18の各々におけるゲート電極18bがそれぞれ
ボンディング線23を介して接続されたH字状の中継導体
で、この場合、カソード端子Kは導線6を介して電極導
体21に接続され、ゲート端子Gは導線4を介して中継導
体24に接続されている。25は素子18に空気が触れること
を防止するために該素子を封入するようにしたモールド
樹脂で、この場合中継導体24と導線4,6の各一部も共に
樹脂25でモールドされて固定されている。第1図におい
ても、第5図におけると同様に、圧接力Fによって第1
電極導体21の突出部21aと外部導体7との圧接が行わ
れ、第2電極導体19と外部導体10との圧接が行われてい
る。26は外部導体7及び10を除く図示の各部からなる平
形サイリスタ装置である。
第1図においては各部が上述のように構成されていて、
この場合サイリスタ素子18自体に圧接力が加えられてい
ないことは明らかである。また、この場合素子18の面積
が小さいので、この素子18と導体19との熱膨脹係数の差
にもとづいて素子18のアノード電極18cの面に働く摺動
力も当然小さくなる。したがって、このようなサイリス
タ装置26では前述したサイリスタ装置15におけるような
モリブデン板8や軟質導体3等の介在物は不要である。
さらに、サイリスタ装置26においては、導体21と7との
間及び導体19と10との間の電気的及び熱的接触が単に確
実に行われていればよいので、サイリスタ装置15におけ
るような精密な大軸圧力発生機構は不要であり、またサ
イリスタ素子18は導体19にろう付けされているので、サ
イリスタ装置15におけるような素子1の横ずれ防止機構
も不要である。また、第1図では素子18が樹脂25内にモ
ールドされているのでサイリスタ装置15におけるような
気密機構が不要で、さらにこの場合ゲート電極18bの外
部への引き出しを容易に行えることが明らかである。し
たがって、平形サイリスタ装置を第1図のように構成す
ると第5図の構成の場合よりも構造が簡単になるので平
形サイリスタ装置の製造が容易になる。またこの時ゲー
ト電極の引き出しが容易に行えることは上述した通りで
ある。
また、サイリスタ装置26は図示したように平面形状が方
形となっている。したがって、このような形状のサイリ
スタ装置26を第2図(A)に示したように複数個外部導
体7と10とで挟んで圧接して第7図(A)におけると同
様な並列接続のサイリスタ装置28を形成した場合、第2
図(A)におけるQ矢視図としての第2図(B)に示し
た領域27、つまり各領域27に対応するサイリスタ装置26
における金属部分が存在する領域27を密接して配置する
ことができるので、隣接する領域27,27間の距離Wを第
7図(B)の場合に比べて極めて短くすることができ
る。したがって、このようにサイリスタ装置26,26を配
置すると、導体7,10を通して各装置26,26に通電した場
合幅Wの領域を通る磁束が第7図におけるよりも少なく
なるので、第2図(C)に示したサイリスタ装置28の等
価回路におけるインダクタンスLを小さくすることがで
きる。故に、導体7,10に高周波電流を通じた場合、イン
ダクタンスLによる電圧降下が少なくなるのでサイリス
タ装置26の各々の通電電流の一様化が図れることにな
る。
第3図は本発明の第2実施例の構成説明図で、同図
(A)は上面図、同図(B)は側面図、同図(C)は等
価回路図である。第3図において、29は同心になる仮想
円29b上に複数個の貫通孔29aを設けた熱伝導性と電気絶
縁性とを有する円板状基板で、各貫通孔29aにはいずれ
もダイオード30が嵌装されて接着剤で固定されている。
そうして、すべてのダイオード30が直列に接続された
後、一端のカソード電極が基板29の上面に接着固定され
た第1電極導体31に接続され、他端のアノード電極が基
板29の下面に接着固定された第2電極導体32に接続され
ている。33は上述のダイオード30と基板29とを埋めこむ
ようにした保護樹脂である。電極導体31及び32は同軸に
なるように配置されている。35は図示の各部からなる平
形ダイオード装置である。ダイオード装置35は、図示し
ていないが、第1図(A)におけると同様に外部導体7
と10との間に挟持されて使用される。
平形ダイオード装置35は上述のように構成されているの
で、第1図に示した平形サイリスタ装置26と同様に製造
が容易であることが明らかである。
第4図は本発明の第3実施例としての平形ダイオード装
置36の構成説明図で、同図(A)は上面図、同図(B)
は側面図、同図(C)は等価回路図である。第4図にお
いて、37は金属厚板製底板、38は底板37の上面に該底板
と電気的に絶縁されるようにして接着固定されたダイオ
ードチップ、39,40はそれぞれ一端が底板37の上面に該
底板と電気的に絶縁されるようにして接着固定された柱
体状の第1電極導体、第2電極導体で、チップ38のそれ
ぞれには底板37に対向しない上面にアノード電極3bとカ
ソード電極38aとが設けられている。そうして、すべて
のアノード電極38bがボンディングワイヤ41aで電極導体
40に接続され、すべてのカソード電極38aがボンディン
グワイヤ41bで電極導体39に接続されて、チップ38とワ
イヤ41a,41bのすべてが保護樹脂42の中に埋めこまれて
いる。この時電極導体39,40の各上端面は樹脂42外に露
出させられていて、図示していない手段で圧接力Fを加
えることにより、導体39と外部導体7とが圧接され導体
40と外部導体10とが圧接されて、導体7,10を除く図示の
各部からなる平形ダイオード装置36が使用されるように
なっている。
平形ダイオード装置36は上述のように構成されているの
で、この装置36も第1図に示したサイリスタ装置26と同
様に製造の容易な装置であるということができる。ま
た、このダイオード装置36は第1図のサイリスタ装置26
と同じく大部分が方形の金属部材で構成されているの
で、ダイオード装置36の複数個を第2図(A)に示した
サイリスタ装置28におけるように並列に接続して導体7
と10との間に高周波電流を通した時、前述と同様の理由
で各ダイオード装置36の通電電流の配分を一様にするこ
とができる。
〔発明の効果〕
上述したように、本発明においては、少なくとも一個の
半導体装置と、前記半導体装置の第1主回路電極に接続
された第1電極導体と、前記半導体装置の第2主回路電
極に接続された第2電極導体とを備え、前記半導体装置
を前記第1,第2電極導体の周辺部に配置し、前記第1,第
2電極導体に外部導体を介して圧接力を加え、前記第1,
第2電極導体と外部導体とを接続して平形半導体装置を
構成した。
このため、上記のように構成すると、従来装置における
ように半導体素子の主回路電極及び制御電極が圧接によ
って外部に引き出されるということはなくなるので、本
発明には平形半導体装置の構造が簡単になって該装置の
製造が容易になるという効果がある。また、この場合、
平形半導体装置の形状を方形板状あるいは方形柱状にす
ることができて、該装置の複数個を並列接続で使用する
際電流分担のアンバランスが生じなくなる効果もある。
【図面の簡単な説明】
第1図は本発明の第1実施例の構成説明図で、同図
(A)は側面図、同図(B)は上面図、同図(C)は等
価回路図である。第2図は第1図に示した第1実施例の
効果説明図で、同図(A)は側面図、同図(B)は同図
(A)におけるQ矢視図、同図(C)は等価回路図であ
る。第3図は本発明の第2実施例の構成説明図で、同図
(A)は上面図、同図(B)は側面図、同図(C)は等
価回路図である。第4図は本発明の第3実施例の構成説
明図で、同図(A)は上面図、同図(B)は側面図、同
図(C)は等価回路図である。第5図は従来の平形サイ
リスタ装置の縦断面図、第6図は第5図の等価回路図、
第7図は第5図に示した平形サイリスタ装置の問題点説
明図で、同図(A)は側面図、同図(B)は同図(A)
におけるP矢視図、同図(C)は等価回路図である。 1,18……サイリスタ素子、1a,18a,38a……カソード電
極、1c,18c,38b……アノード電極、2,21,31,39……第1
電極導体、7,10……外部導体、9,19,32,40……第2電極
導体、15,26……平形サイリスタ装置、30,38……ダイオ
ード、35,36……平形ダイオード装置。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】少なくとも一個の半導体装置と、前記半導
    体装置の第1主回路電極に接続された第1電極導体と、
    前記半導体装置の第2主回路電極に接続された第2電極
    導体とを備え、 前記半導体装置を前記第1,第2電極導体の周辺部に配置
    し、前記第1,第2電極導体に外部導体を介して圧接力を
    加え、前記第1,第2電極導体と外部導体とを接続するこ
    とを特徴とする平形半導体装置。
JP62280604A 1987-11-06 1987-11-06 平形半導体装置 Expired - Lifetime JPH0666411B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62280604A JPH0666411B2 (ja) 1987-11-06 1987-11-06 平形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62280604A JPH0666411B2 (ja) 1987-11-06 1987-11-06 平形半導体装置

Publications (2)

Publication Number Publication Date
JPH01122146A JPH01122146A (ja) 1989-05-15
JPH0666411B2 true JPH0666411B2 (ja) 1994-08-24

Family

ID=17627346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62280604A Expired - Lifetime JPH0666411B2 (ja) 1987-11-06 1987-11-06 平形半導体装置

Country Status (1)

Country Link
JP (1) JPH0666411B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2634981B2 (ja) * 1991-10-30 1997-07-30 東洋電機製造株式会社 複合形半導体素子の構造
JP6330436B2 (ja) * 2014-04-01 2018-05-30 富士電機株式会社 パワー半導体モジュール
JP6248803B2 (ja) 2014-05-20 2017-12-20 富士電機株式会社 パワー半導体モジュール
JP6344197B2 (ja) * 2014-10-30 2018-06-20 富士電機株式会社 半導体装置
JP6439552B2 (ja) * 2015-04-01 2018-12-19 富士電機株式会社 半導体モジュール及び半導体装置
JP6701641B2 (ja) * 2015-08-13 2020-05-27 富士電機株式会社 半導体モジュール
JP7494613B2 (ja) 2020-07-17 2024-06-04 富士電機株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171478A (ja) * 1982-10-15 1984-09-27 シ−メンス・アクチエンゲゼルシヤフト 平形素子の加圧装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171478A (ja) * 1982-10-15 1984-09-27 シ−メンス・アクチエンゲゼルシヤフト 平形素子の加圧装置

Also Published As

Publication number Publication date
JPH01122146A (ja) 1989-05-15

Similar Documents

Publication Publication Date Title
KR100305227B1 (ko) 턴오프고전력반도체컴포넌트
JPS6358376B2 (ja)
JP2003100987A (ja) 半導体装置
JP3319569B2 (ja) 圧接型半導体装置
US4161740A (en) High frequency power transistor having reduced interconnection inductance and thermal resistance
US6281569B1 (en) Pressure-contact semiconductor device
JPH0666411B2 (ja) 平形半導体装置
US5874774A (en) Flat package semiconductor device
JP3714954B2 (ja) 高電圧ブレークオーバダイオード
US5043795A (en) Semiconductor device
JP2001298152A (ja) 圧接型半導体装置
US5115300A (en) High-power semiconductor device
JPS6156628B2 (ja)
JPS6154262B2 (ja)
JPH06232303A (ja) 電力用半導体素子
JPS6050354B2 (ja) 樹脂封止型半導体装置
US3710202A (en) High frequency power transistor support
JP4077130B2 (ja) ゲート転流型ターンオフサイリスタモジュール
EP0660396B1 (en) Power MOS device chip and package assembly
US7087990B2 (en) Power semiconductor device
US5798287A (en) Method for forming a power MOS device chip
US5233503A (en) Pressure-contact type semiconductor device
IE34642B1 (en) Improvements in or relating to the fabrication of electrical circuit devices
JP2634981B2 (ja) 複合形半導体素子の構造
US20240213106A1 (en) Semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070824

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 14