JP7215402B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7215402B2
JP7215402B2 JP2019215049A JP2019215049A JP7215402B2 JP 7215402 B2 JP7215402 B2 JP 7215402B2 JP 2019215049 A JP2019215049 A JP 2019215049A JP 2019215049 A JP2019215049 A JP 2019215049A JP 7215402 B2 JP7215402 B2 JP 7215402B2
Authority
JP
Japan
Prior art keywords
bus bar
layer
pattern
semiconductor element
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019215049A
Other languages
English (en)
Other versions
JP2021087303A (ja
Inventor
賢一郎 伊東
薫 吉川
拓矢 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2019215049A priority Critical patent/JP7215402B2/ja
Publication of JP2021087303A publication Critical patent/JP2021087303A/ja
Application granted granted Critical
Publication of JP7215402B2 publication Critical patent/JP7215402B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置に関するものである。
半導体素子で発生する熱を放熱しやすくすべく金属ベース基板を用いて半導体素子を実装する技術が知られている(例えば、特許文献1)。具体的構成の一例を図5に示す。図5において、ヒートシンク100上に金属ベース基板110が配置されている。金属ベース基板110は、アルミ製の金属板111の上に絶縁層112を介して銅製の導体パターン113,114が形成され、導体パターン113,114はレジスト層である絶縁層115で被覆されている。金属ベース基板110に半導体素子120が導体パターン113,114と電気的に接続された状態で実装されている。これにより半導体素子120を通して電流i11が金属ベース基板110の導体パターン113,114を介して流れるとともに半導体素子120の発する熱Qを金属ベース基板110を介してヒートシンク100に放熱する。
特開2019-117878号公報
ところで、図5において金属ベース基板110にアルミ製の丸棒130を立設して丸棒130を通して導体パターン114に電流i12を流す構成にすることができる。ここで、小型化を図るべく丸棒130に代わり金属板であるバスバーを基板に内蔵する構成とすることができる。具体的には、図6(a),(b)に示すように、ヒートシンク220の上に、配線材及び放熱部材となるバスバー210を内蔵した多層基板200を配置するとともに多層基板200に半導体素子230が導体パターン201,202と電気的に接続された状態で実装されている。より詳しくは、バスバー210を内蔵した多層基板200におけるバスバー210上及び導体パターン201,202上にはめっき層205が形成され、半導体素子230の下面電極231とめっき層205とは、はんだS10により接合されている。バスバー210上にめっき層205が形成されるのは、多層基板200のスルーホールに銅めっき処理する工程があるためである。そして、半導体素子230を通して電流i21がバスバー210からめっき層205とはんだS10を経て導体パターン202に流れる。また、電流i22が導体パターン201からめっき層205を通してバスバー210に流れる。半導体素子230の発する熱Qは、はんだS10、めっき層205、バスバー210を介してヒートシンク220に放熱される。
このような構造を採用した場合には、表層が銅製のめっき層205でしか繋がらない部位があるので、銅製のめっき層205が例えば35μm程度の厚さなので電流経路を確保することが困難となることが懸念される。詳しくは、図6(b)において電流i22が流れた際に、大電流がめっき層205(例えば厚さ35μm)のみで流れることになり、電流経路の断面積が十分に大きく取れずに電流経路断面積が不足ぎみになる。
本発明の目的は、電流経路を確保することができる半導体装置を提供することにある。
上記課題を解決するための半導体装置は、ヒートシンクの上に配置され、パターニングされた導体層が形成されるとともに表面にめっき層が形成された基板と、前記ヒートシンクと熱的に接続された状態で前記基板に内蔵されたバスバーと、下面電極が前記バスバー上に前記めっき層を介して接合されるとともに、端子が前記導体層の一部に前記めっき層を介して接合された半導体素子と、を備えた半導体装置であって、前記バスバーは、前記半導体素子の端子側とは反対の側面に切欠部を有し、前記導体層の他部は、前記切欠部に延在するパターン延在部を有し、前記下面電極が前記パターン延在部に前記めっき層を介して接合されてなることを要旨とする。
これによれば、半導体素子の下面電極とバスバーの間と、導体層の他部とが、パターン延在部を通して直接導通することによって、めっき層のみで導通する場合に比べ、電流経路を確保することができる。
また、半導体装置において、前記バスバーは、前記半導体素子の端子側の側面に端子側切欠部を有し、前記導体層の一部は、前記端子側切欠部に延在する端子側パターン延在部を有しているとよい。
また、半導体装置において、前記基板は多層基板であるとよい。
本発明によれば、電流経路を確保することができる。
(a)は実施形態における半導体装置の平面図、(b)は(a)のA-A線での断面図。 図1(b)のB-B線での断面図。 インバータ回路を示す図。 (a)は別例の半導体装置の平面図、(b)は(a)のA-A線に対応する部位での断面図。 背景技術を説明するための半導体装置の断面図。 (a)は課題を説明するための半導体装置の平面図、(b)は(a)のA-A線での断面図。
以下、本発明を具体化した一実施形態を図面に従って説明する。
図1(a)、図1(b)、図2には本実施形態における半導体装置の構造を示す。図3は、本発明が適用されるインバータ回路を示す。なお、図1(a)、図1(b)、図2において、水平面を、直交するX,Y方向で規定するとともに、上下方向をZ方向で規定している。
図3に示すように、インバータ回路10は、スイッチング素子11,12,13,14,15,16を有する。各スイッチング素子11,12,13,14,15,16は、それぞれ、MOSFETである。正極母線Lpと負極母線Lnとの間において、u相上アーム用スイッチング素子11とu相下アーム用スイッチング素子12とが直列接続されている。正極母線Lpと負極母線Lnとの間において、v相上アーム用スイッチング素子13とv相下アーム用スイッチング素子14とが直列接続されている。正極母線Lpと負極母線Lnとの間において、w相上アーム用スイッチング素子15とw相下アーム用スイッチング素子16とが直列接続されている。u相上アーム用スイッチング素子11とu相下アーム用スイッチング素子12との間の中点Puは三相モータMと接続されている。v相上アーム用スイッチング素子13とv相下アーム用スイッチング素子14との間の中点Pvは三相モータMと接続されている。w相上アーム用スイッチング素子15とw相下アーム用スイッチング素子16との間の中点Pwは三相モータMと接続されている。
そして、例えば、スイッチング素子11がオフ、スイッチング素子13又はスイッチング素子15がオン、スイッチング素子12がオン、スイッチング素子14,16がオフすることにより、電流i1が、三相モータM→中点Pu→スイッチング素子12→負極母線Lnの経路で流れる。また、スイッチング素子11がオン、スイッチング素子13,15がオフ、スイッチング素子12がオフ、スイッチング素子14又はスイッチング素子16がオンすることにより、電流i2が、正極母線Lp→スイッチング素子11→中点Pu→三相モータMの経路で流れる。
図1(a)、図1(b)、図2に示すように、半導体装置20は、基板30と、基板30に内蔵されるバスバー50と、基板30に実装される半導体素子60と、ヒートシンク70と、を備える。半導体素子60は、図3でのスイッチング素子12を構成している。
ヒートシンク70は、熱伝導性に優れる金属、例えばアルミよりなる金属板である。
基板30は、ヒートシンク70の上に配置されている。
基板30は、多層基板であり、下から順に、パターニングされた銅製の導体層32、絶縁層(樹脂層)33、パターニングされた銅製の導体層34、絶縁層(樹脂層)35、パターニングされた銅製の導体層36が積層されることにより構成されている。導体層32、導体層34及び導体層36は、それぞれ、銅製の層を所望の形状にパターニングしたものである。つまり、基板30は、導体層が3層ある多層基板である。導体層32、導体層34及び導体層36の厚さは、それぞれ、70~105μmである。
基板30は、下側の表面に銅製のめっき層37が形成されているとともに上側の表面に銅製のめっき層38が形成されている。基板30は、めっき層37の表面にレジスト層39が形成されているとともにめっき層38の表面にレジスト層40が形成されている。めっき層37,38の厚さは、それぞれ、35μmである。
このように、基板30は、パターニングされた導体層32,34,36が形成されるとともに表面にめっき層37,38が形成されている。めっき層37,38は、基板30のスルーホールの銅めっき処理に伴い形成される。
導体層36は、図1(a),(b)、図2に示すようにX方向に延びるパターン36a及びX方向に延びるパターン36bを有する。パターン36aとパターン36bとは一直線上に形成されている。
バスバー50は、銅板を所定の形状に成形することにより構成されている。銅製のバスバー50は、基板30に内蔵されている。詳しくは、基板30における導体層32、絶縁層33、導体層34、絶縁層35、導体層36の積層体の所定領域に空間Spが形成され、この空間Spにバスバー50が配置されている。バスバー50は、図1(a)、図2に示すように、Y方向に延びている。
図1(a),(b)に示すように、半導体素子60は、MOSFETであり、ドレイン電極としての下面電極61、及び、側面から延びるソース電極端子62を有する。
半導体素子60は、下面電極61が、バスバー50上にめっき層38を介して、はんだS1より接合されている。
バスバー50は、図3におけるスイッチング素子(MOSFET)12のドレイン電極と三相モータMを繋ぐ配線材となっている。即ち、u相上アーム用スイッチング素子11とu相下アーム用スイッチング素子12との間の中点Puから配線材及び放熱部材(熱マス)としてのバスバー50が分岐している。
図1(b)に示すように、バスバー50の下面には、めっき層37が形成されている。
図1(a)、図1(b)、図2に示すように、バスバー50は、上面のX方向の角のうちの左側の側面、即ち、ソース電極端子62側とは反対の側面に第1切欠部51が形成されている。また、バスバー50は、上面のX方向の角のうちの右側の側面、即ち、ソース電極端子62側の側面に端子側切欠部としての第2切欠部52が形成されている。
導体層36におけるパターン36aは、第1切欠部51に延在する第1パターン延在部36cを有している。具体的には、第1パターン延在部36cの下部の絶縁層35及び導体層34とともに第1切欠部51に延在している。導体層36におけるパターン36bは、第2切欠部52に延在する端子側パターン延在部としての第2パターン延在部36dを有している。具体的には、第2パターン延在部36dの下部の絶縁層35及び導体層34とともに第2切欠部52に延在している。第2パターン延在部36dは非連続状態で延在している。導体層36の第1パターン延在部36cは、はんだS1により、めっき層38を介して半導体素子60の下面電極61に接合されている。半導体素子60のソース電極端子62は、はんだS2により、めっき層38を介して基板30の導体層36の一部であるパターン36bに接合されている。
半導体素子60の下面電極61とバスバー50とは、めっき層38及びはんだS1により電気的に接続され、この半導体素子60の下面電極61とバスバー50の間と、導体層36の他部であるパターン36aとが、第1パターン延在部36cを通して直接導通している。一方、図6(a),(b)に示した構成とした場合においては、半導体素子230の下面電極231とバスバー210とは、めっき層205及びはんだS10により電気的に接続され、この半導体素子230の下面電極231とバスバー210の間と、導体パターン201とが、めっき層205のみで導通している。
そして、図3に示すスイッチング素子11がオフ、スイッチング素子13又はスイッチング素子15がオン、スイッチング素子12がオン、スイッチング素子14,16がオフするときに電流i1が図1(b)においてバスバー50→めっき層38→はんだS1→半導体素子60→はんだS2→めっき層38→導体層36のパターン36bの経路で流れる。また、図3に示すスイッチング素子11がオン、スイッチング素子13,15がオフ、スイッチング素子12がオフ、スイッチング素子14又はスイッチング素子16がオンするときに電流i2が図1(b)において導体層36のパターン36a→導体層36の第1パターン延在部36c→めっき層38及びはんだS1→バスバー50の経路で流れる。
また、図1(b)に示すように、ヒートシンク70の上面に電気絶縁性接合部材である接着シート80を介して基板30の下面が接着されている。
このとき、ヒートシンク70とバスバー50との間には、接着シート80とめっき層37とが位置しており、バスバー50はヒートシンク70と熱的に接続されている。また、バスバー50と半導体素子60との間には、めっき層38とはんだS1とが位置しており、バスバー50は半導体素子60と熱的に接続されている。そして、半導体素子60で発生した熱Qは、はんだS1→めっき層38→バスバー50→めっき層37→接着シート80を通してヒートシンク70に逃がされる。
なお、接着シート80に代わり、バスバー50の下面側をレジスト層39で覆い、接着剤で接着してもよい。
次に、作用について説明する。
図1(a)、図1(b)、図2において半導体素子60のスイッチング動作に伴い電流i1が、バスバー50から、めっき層38と、はんだS1と、半導体素子60を通して導体層36のパターン36bに流れる。また、電流i2が導体層36のパターン36aから、導体層36の第1パターン延在部36cと、めっき層38及びはんだS1を通してバスバー50に流れる。
また、半導体素子60は、スイッチング動作に伴い発熱する。この熱Qは、はんだS1と、めっき層38と、バスバー50と、めっき層37と、接着シート80を通してヒートシンク70に逃がされる。
図6(a),(b)に示した構成とした場合においては、半導体素子230を通して電流i21がバスバー210からめっき層205とはんだS10を通して導体パターン202に流れる。また、電流i22が導体パターン201からめっき層205を通してバスバー210に流れる。このとき、図6(b)において電流i22が流れた際に、大電流がめっき層205(例えば厚さ35μm)のみで流れることになり、電流経路の断面積が十分に大きく取れずに不足ぎみになる。
図6(b)では銅製のバスバー210は断面形状が直方体であったものを、図1(a),(b)、図2に示す本実施形態においては、銅製のバスバー50は、異形状化されており、断面形状として、半導体素子60の搭載側の両側面に切欠部(段差)51,52を設置している。
つまり、高さ方向に段差を設けて、この段差部に銅製の導体層36のパターン延在部36c,36dを延長している。これにより、電流経路として半導体素子60から直ぐの銅製の導体層36の第1パターン延在部36cに逃げる経路を確保することができる。よって、厚い銅製の導体層36のパターン36aに電流が流れやすく発熱も抑えられる。
また、図6(a),(b)に示した構成とした場合においては、バスバー210の周辺には銅製のめっき層205しかないので基板200の樹脂層207と銅製のパターン201,202及び銅製のバスバー210との熱衝撃による熱収縮によりめっき層205が割れやすい。詳しくは、半導体素子230の実装箇所周辺の層構成がめっき層205のみで支えられていることになり、めっき層205において熱衝撃によるクラックCLが発生するおそれがある。
図1(a),(b)、図2に示す本実施形態においては、薄いめっき層38が銅製の導体層36の第1パターン延在部36cによって支えられており、熱衝撃に対する耐久性が向上する。
このように半導体素子60の直下のバスバー50における切欠部(段差)51,52による空間を活用して導体層36をパターン延在部36c,36dとして半導体素子60の直下まで拡張している。このように、銅製のバスバー50及び銅製の導体層36の形状として切欠部51,52にパターン延在部36c,36dを設けることにより、電流経路の確保と耐熱衝撃性の向上を両立できる。詳しくは、銅製の導体層(パターン)36は、厚さが70~105μmであり、直接導通する経路を確保できる。また、銅製の導体層36のパターン拡張による剛性向上により、耐熱衝撃性を向上している。その結果、電流経路を確保しつつ強度向上を図ることが可能となる。
上記実施形態によれば、以下のような効果を得ることができる。
(1)半導体装置20の構成として、ヒートシンク70の上に配置され、パターニングされた導体層36が形成されるとともに表面にめっき層38が形成された基板30と、ヒートシンク70と熱的に接続された状態で基板30に内蔵されたバスバー50と、下面電極61がバスバー50上にめっき層38を介して接合されるとともに、端子62が導体層36の一部であるパターン36bにめっき層38を介して接合された半導体素子60と、を備える。バスバー50は、半導体素子60の端子62側とは反対の側面に第1切欠部51を有し、導体層36の他部であるパターン36aは、第1切欠部51に延在する第1パターン延在部36cを有し、下面電極61が第1パターン延在部36cにめっき層38を介して接合されている。よって、半導体素子60の下面電極61とバスバー50の間と、導体層36の他部であるパターン36aとが、第1パターン延在部36cを通して直接導通することによって、めっき層38のみで導通する場合に比べ、電流経路を確保することができる。つまり、本実施形態においては、薄いめっき層38のみの電流経路をなくして薄いめっき層38に厚い銅製の導体層36のパターン36aが重ねられることによる電流経路を構成することができる。
また、導体層36のパターンの拡張による剛性アップによって熱による衝撃性が向上して強度向上を図ることができる。つまり、厚い導体層36の第1パターン延在部36cが切欠部(段差部)51に入り込んでいるので熱収縮に対して強くなっている。
(2)バスバー50は、半導体素子60の端子62側の側面に端子側切欠部としての第2切欠部52を有し、導体層36の一部であるパターン36bは、第2切欠部52に延在する端子側パターン延在部としての第2パターン延在部36dを有しているので、より剛性が向上する。
(3)基板30は多層基板であるので、より好適である。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ バスバー50は、両側に切欠部51,52を有していたが、これに代わり、図4(a)、図4(b)に示すように、片側にのみ切欠部51を有する構成でもよい。つまり、図1(b)においては、半導体素子60における右側のソース電極端子62が延びている側に切欠部52が形成されるとともに半導体素子60における左側に切欠部51が形成されていたが、図4(b)に示したように半導体素子60における左側の切欠部51のみが形成されていてもよい。
○ 半導体素子はMOSFETであったが、これに代わり他の素子、例えばIGBT、バイポーラトランジスタ、ダイオード等でもよい。
20…半導体装置、30…基板、36…導体層、36a…パターン、36b…パターン、36c…第1パターン延在部、36d…第2パターン延在部、38…めっき層、50…バスバー、51…第1切欠部、52…第2切欠部、60…半導体素子、61…下面電極、62…端子、70…ヒートシンク。

Claims (3)

  1. ヒートシンクの上に配置され、パターニングされた導体層が形成されるとともに表面にめっき層が形成された基板と、
    前記ヒートシンクと熱的に接続された状態で前記基板に内蔵されたバスバーと、
    下面電極が前記バスバー上に前記めっき層を介して接合されるとともに、端子が前記導体層の一部に前記めっき層を介して接合された半導体素子と、
    を備えた半導体装置であって、
    前記バスバーは、前記半導体素子の端子側とは反対の側面に切欠部を有し、
    前記導体層の他部は、前記切欠部に延在するパターン延在部を有し、
    前記下面電極が前記パターン延在部に前記めっき層を介して接合されてなることを特徴とする半導体装置。
  2. 前記バスバーは、前記半導体素子の端子側の側面に端子側切欠部を有し、
    前記導体層の一部は、前記端子側切欠部に延在する端子側パターン延在部を有していることを特徴とする請求項1に記載の半導体装置。
  3. 前記基板は多層基板であることを特徴とする請求項1または2に記載の半導体装置。
JP2019215049A 2019-11-28 2019-11-28 半導体装置 Active JP7215402B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019215049A JP7215402B2 (ja) 2019-11-28 2019-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019215049A JP7215402B2 (ja) 2019-11-28 2019-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2021087303A JP2021087303A (ja) 2021-06-03
JP7215402B2 true JP7215402B2 (ja) 2023-01-31

Family

ID=76086000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019215049A Active JP7215402B2 (ja) 2019-11-28 2019-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JP7215402B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188271A (ja) 2008-02-07 2009-08-20 Jtekt Corp 多層回路基板およびモータ駆動回路基板
JP2011172356A (ja) 2010-02-17 2011-09-01 Autonetworks Technologies Ltd 回路構成体及び電気接続箱
JP2013106421A (ja) 2011-11-11 2013-05-30 Mitsubishi Heavy Ind Ltd インバータ一体型電動圧縮機
JP2015089300A (ja) 2013-11-01 2015-05-07 三菱電機株式会社 電源装置
WO2018038030A1 (ja) 2016-08-22 2018-03-01 株式会社オートネットワーク技術研究所 導電部材、回路構成体、及び、導電部材の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188271A (ja) 2008-02-07 2009-08-20 Jtekt Corp 多層回路基板およびモータ駆動回路基板
JP2011172356A (ja) 2010-02-17 2011-09-01 Autonetworks Technologies Ltd 回路構成体及び電気接続箱
JP2013106421A (ja) 2011-11-11 2013-05-30 Mitsubishi Heavy Ind Ltd インバータ一体型電動圧縮機
JP2015089300A (ja) 2013-11-01 2015-05-07 三菱電機株式会社 電源装置
WO2018038030A1 (ja) 2016-08-22 2018-03-01 株式会社オートネットワーク技術研究所 導電部材、回路構成体、及び、導電部材の製造方法

Also Published As

Publication number Publication date
JP2021087303A (ja) 2021-06-03

Similar Documents

Publication Publication Date Title
JP5975180B2 (ja) 半導体モジュール
JP3817453B2 (ja) 半導体装置
EP3107120B1 (en) Power semiconductor module
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
JP5434986B2 (ja) 半導体モジュールおよびそれを備えた半導体装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
CN108701677B (zh) 基于多层式电路板的功率模块
JP6358129B2 (ja) 電力変換装置
JP2010087400A (ja) 半導体装置
JP5930980B2 (ja) 半導体装置およびその製造方法
KR20140141494A (ko) 배선 기판
JP6226068B2 (ja) 半導体装置
CN109844939B (zh) 功率模块
KR20230142406A (ko) 배선 기판, 배선 기판을 가지는 반도체 패키지, 및 그 제조 방법
JP2021114893A (ja) 電子回路ユニット
JP7215402B2 (ja) 半導体装置
KR20170068271A (ko) 파워모듈
JP2013008748A (ja) 半導体装置
WO2013105456A1 (ja) 回路基板および電子デバイス
JP2010177710A (ja) 半導体装置
JP2016082092A (ja) 半導体装置
CN104867903B (zh) 电子模块
JP5682511B2 (ja) 半導体モジュール
JP2018152525A (ja) 部品実装体及び電子機器
JP6493751B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230102

R151 Written notification of patent or utility model registration

Ref document number: 7215402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151