JPH01255257A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01255257A JPH01255257A JP63082339A JP8233988A JPH01255257A JP H01255257 A JPH01255257 A JP H01255257A JP 63082339 A JP63082339 A JP 63082339A JP 8233988 A JP8233988 A JP 8233988A JP H01255257 A JPH01255257 A JP H01255257A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode
- emitter
- thin
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 112
- 229910052751 metal Inorganic materials 0.000 claims abstract description 112
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 238000003825 pressing Methods 0.000 claims description 3
- 229910001111 Fine metal Inorganic materials 0.000 abstract description 4
- 229920002050 silicone resin Polymers 0.000 abstract description 3
- 230000008018 melting Effects 0.000 abstract 2
- 238000002844 melting Methods 0.000 abstract 2
- 239000004411 aluminium Substances 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 6
- 239000010953 base metal Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000000155 melt Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 241000239290 Araneae Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、主として電力用半導体装置に関するもので、
特に50V以上の電圧が印加され、該装置が故障した場
合に該装置の素子に通常通電される電流の数倍以上の大
きな故障電流が流れる回路に使用される半導体装置に係
るものである。
特に50V以上の電圧が印加され、該装置が故障した場
合に該装置の素子に通常通電される電流の数倍以上の大
きな故障電流が流れる回路に使用される半導体装置に係
るものである。
(従来の技術)
本発明の前記電力用半導体装置には、1つの半導体薄片
に1つの素子を搭載した装置、或いは複数素子を搭載し
た装置等があるか、前者に属する電力用NPN形トラン
ジスタを例として従来技術について以下説明する。
に1つの素子を搭載した装置、或いは複数素子を搭載し
た装置等があるか、前者に属する電力用NPN形トラン
ジスタを例として従来技術について以下説明する。
第8図は従来の該トランジスタの模式的な断面図である
。 半導体薄片1の一方の面にはエミツタ層2とベース
層3とか形成され、それぞれの表面にはエミッタA I
電極4とベースA1電極5か形成されている。 該薄
片1の他方の血にはN形コレクタ層6か形成され、該コ
レクタは別基板7に半田付けされている。
。 半導体薄片1の一方の面にはエミツタ層2とベース
層3とか形成され、それぞれの表面にはエミッタA I
電極4とベースA1電極5か形成されている。 該薄
片1の他方の血にはN形コレクタ層6か形成され、該コ
レクタは別基板7に半田付けされている。
銅基板7の1には、絶縁物8Eを介して、エミツタ端子
台9Eと該端子台に接続されるエミッタ外部端子10B
とから成るエミッタ金属端子11Eが設けられる。 同
様に絶縁Th8Bを介してベース端子台9Bと該端子台
に接続されるベース外部端子10Bとから成るベース金
属端子11Bが設けられている。
台9Eと該端子台に接続されるエミッタ外部端子10B
とから成るエミッタ金属端子11Eが設けられる。 同
様に絶縁Th8Bを介してベース端子台9Bと該端子台
に接続されるベース外部端子10Bとから成るベース金
属端子11Bが設けられている。
エミッタ電極4とエミッタ端子台9E及びベース電極5
とベース端子台9Bとは、それぞれA1細線12及び1
3の両端を超音波溶接して接続されている。 全体がプ
ラスチックケース14で覆われ、ケース内15にはシリ
コン樹脂が充填されている。 このトランジスタでは、
エミッタ電極4と金属端子11E間が金属細線12で接
続されており、故障時に大電流が流れると溶断する。
とベース端子台9Bとは、それぞれA1細線12及び1
3の両端を超音波溶接して接続されている。 全体がプ
ラスチックケース14で覆われ、ケース内15にはシリ
コン樹脂が充填されている。 このトランジスタでは、
エミッタ電極4と金属端子11E間が金属細線12で接
続されており、故障時に大電流が流れると溶断する。
或いは故障時に大電流が流れると、金属細線と半導体薄
片上の電極又は金属細線と金属端子との接合部か離れ、
ここに100■以上の電圧が印加されると、アークが発
生して、金属細線は容易に溶断する。
片上の電極又は金属細線と金属端子との接合部か離れ、
ここに100■以上の電圧が印加されると、アークが発
生して、金属細線は容易に溶断する。
大電流通電により金属細線が溶断し、ここに100V以
上の電圧が印加されると、アークが発生し、ケース内の
温度が異常に高まってケースか飛散し、この半導体装置
のみならず、周囲の回路部品まで破損することが起こる
。
上の電圧が印加されると、アークが発生し、ケース内の
温度が異常に高まってケースか飛散し、この半導体装置
のみならず、周囲の回路部品まで破損することが起こる
。
これを避けるため、できるだけ金m細線の断面積を増す
ようにしているが、現在超音波溶接で信頼性よく接続で
きる太さは、A1線の場合、直径500μfφまでであ
って、限度がある。
ようにしているが、現在超音波溶接で信頼性よく接続で
きる太さは、A1線の場合、直径500μfφまでであ
って、限度がある。
更に太い線を例えば半田付は等で接続することも考えら
れるが、電極がA1の場合、半田付けか困難である。
れるが、電極がA1の場合、半田付けか困難である。
又複数の金属細線を並列に接続しても、故障時の大電流
に対しては、必ずしも本数に比例して電流容量が上がら
ず限度がある。
に対しては、必ずしも本数に比例して電流容量が上がら
ず限度がある。
(発明が解決しようとする課題)
以上電力用トランジスタを例として述べたが、金属端子
と金属電極とが細線で接続され、故障時に金属細線にそ
の溶断電流以1の大電流が通電する他の電力用半導体装
1等に対しても、故障時にアーク発生、ケースr!1損
の前記現象は発生ずる。
と金属電極とが細線で接続され、故障時に金属細線にそ
の溶断電流以1の大電流が通電する他の電力用半導体装
1等に対しても、故障時にアーク発生、ケースr!1損
の前記現象は発生ずる。
これまでに述べたように、例えばできるだけ太い細線を
使用したり或いは並列接続の細線本数を増加する等、種
々の対策が行われてきたが、従来技術では、大電流通電
により金属細線が溶断し、アークが発生し、ケースが飛
散するに至る故障防止の課題は充分解決されていない、
他方電力用半導体装置の応用分野は急速に拡大されつ
つあり、前記課題の解決は、市場の強いニーズとなって
いる。
使用したり或いは並列接続の細線本数を増加する等、種
々の対策が行われてきたが、従来技術では、大電流通電
により金属細線が溶断し、アークが発生し、ケースが飛
散するに至る故障防止の課題は充分解決されていない、
他方電力用半導体装置の応用分野は急速に拡大されつ
つあり、前記課題の解決は、市場の強いニーズとなって
いる。
本発明の目的は、前記課題を解決し、事故電流等でケー
ス内の余り細線が溶断しても、ケース内に過大なアーク
が発生するのを防ぐことのできる構造の半導体装置を提
供することである。
ス内の余り細線が溶断しても、ケース内に過大なアーク
が発生するのを防ぐことのできる構造の半導体装置を提
供することである。
[発明の構成]
(課題を解決するための手段と作用)
本発明の半導体装置においては、通常動作時の電流は、
信頼性高く接続された金属細線により通電し、この細線
が故障′:4流等の大電流で溶断したときは、並列に載
置された電流容量の大きな導体に′S流が流れるように
し、ケース内に過大なアーク等が発生してケースが飛散
する事故を防ぐものである。
信頼性高く接続された金属細線により通電し、この細線
が故障′:4流等の大電流で溶断したときは、並列に載
置された電流容量の大きな導体に′S流が流れるように
し、ケース内に過大なアーク等が発生してケースが飛散
する事故を防ぐものである。
本発明の第1請求項に係る半導体装置は、一方の表面に
金属電極を有する半導体薄片と、該半導体薄片と電気的
に絶縁された金属端子とが、金属細線によって電気的に
接続され、かつ該金属細線より大きな電流容量を有する
金属導体の一端が該金属端子と電気的に接続され、他端
が該半導体薄片の該表面上の金属電極(該金属細線が接
続されていないt Fbを含む)と接触ないし近接して
u置されていることを特徴とするものである。 なお接
触して載置されるとは、該金属導体他端が金属電極に近
づき互いに触れ合うことである。 又近接して載置する
のは、接触することが本来望ましいが、製造工程中の機
械的又は熱的等の無作為要因により、製品としては僅少
な間隙を介して載置される場合を主とするか、意図的に
例えは数十)trn程度の間隙を介して近接載置する場
合も含まれる。
金属電極を有する半導体薄片と、該半導体薄片と電気的
に絶縁された金属端子とが、金属細線によって電気的に
接続され、かつ該金属細線より大きな電流容量を有する
金属導体の一端が該金属端子と電気的に接続され、他端
が該半導体薄片の該表面上の金属電極(該金属細線が接
続されていないt Fbを含む)と接触ないし近接して
u置されていることを特徴とするものである。 なお接
触して載置されるとは、該金属導体他端が金属電極に近
づき互いに触れ合うことである。 又近接して載置する
のは、接触することが本来望ましいが、製造工程中の機
械的又は熱的等の無作為要因により、製品としては僅少
な間隙を介して載置される場合を主とするか、意図的に
例えは数十)trn程度の間隙を介して近接載置する場
合も含まれる。
1記構成の半導体装置においては、該装置外或いは該装
置内の故障により該金属細線に大電流が流れ、該細線が
溶断又はその接合部が離れても、該大電流は該細線より
電流容量(溶l!Ii電流)の大きい該金属導体を流れ
る。 即ち該金属導体は大電流のバイパス電路として作
用し、ケース内に過大なアーク等が発生しケース内の温
度が異常に高まって、ケースが飛散する事故を防止する
ことができる。
置内の故障により該金属細線に大電流が流れ、該細線が
溶断又はその接合部が離れても、該大電流は該細線より
電流容量(溶l!Ii電流)の大きい該金属導体を流れ
る。 即ち該金属導体は大電流のバイパス電路として作
用し、ケース内に過大なアーク等が発生しケース内の温
度が異常に高まって、ケースが飛散する事故を防止する
ことができる。
本発明の第2請求項の半導体装置は、第1請求項の半導
体装置において、バイパス電路として作用する該金属導
体のfl!1端が、該金属細線が接続されている金属電
極と同じ電極上に載置されたものである。 この構成は
、多くの装置において、該金属導体の前記作用と効果が
、より確実に得られ、多用される最も望ましい構成であ
る。
体装置において、バイパス電路として作用する該金属導
体のfl!1端が、該金属細線が接続されている金属電
極と同じ電極上に載置されたものである。 この構成は
、多くの装置において、該金属導体の前記作用と効果が
、より確実に得られ、多用される最も望ましい構成であ
る。
本発明の第3請求項の半導体装置は、前記第1又は第2
請求項記載の半導体装置において、該金属導体の該fl
!!端を、該半導体薄片の該表面の金属電極に押圧する
手段を有する半導体装置である。
請求項記載の半導体装置において、該金属導体の該fl
!!端を、該半導体薄片の該表面の金属電極に押圧する
手段を有する半導体装置である。
該抑圧手段は、該金属導体の該他端と該金属電極とが、
より確実に接触するようにしたもので、バイパス電路と
しての該金属導体の前記作用及び効果がより確実に得ら
れる。
より確実に接触するようにしたもので、バイパス電路と
しての該金属導体の前記作用及び効果がより確実に得ら
れる。
(実施例)
以下実施例に基づき、本発明について詳述する。
第1図ないし第7図は、本発明の実施例として取り1げ
た電力用バイポーラトランジスタの模式的な断面図で、
同じ符号は同じ部分又は対応する部分をあられす、 又
第2図ないし第5図ではケース(外囲器)の図示が省略
されているが、他の実施例で示したものとほぼ等しい。
た電力用バイポーラトランジスタの模式的な断面図で、
同じ符号は同じ部分又は対応する部分をあられす、 又
第2図ないし第5図ではケース(外囲器)の図示が省略
されているが、他の実施例で示したものとほぼ等しい。
第1図に示す本発明の第1実施例の半導体装置は、一方
の表面にエミッタA+ti4とベースA1電極5とを有
する半導体薄片1と、 半導体薄片1と絶縁物8E及び
8Bにより電気的に絶縁されたエミッタ金属端子11E
及びベース金属端子11Bと、 エミッタ金属端子11
Eの端子台9EとエミッタA1電極4、及びベース金属
端子11Bの端子台9BとベースA1電極5を、それぞ
れ電気的に接続するA1細線12及び13とを具備し、
かつエミッタ側のA1細線12より大きな電流容量を有
し、一端21がエミッタ金属端子11Eの外部端子10
Bに電気的に接続され、他端22がエミッタA1電極4
と接触して載置される金属導体23を付加したトランジ
スタである。
の表面にエミッタA+ti4とベースA1電極5とを有
する半導体薄片1と、 半導体薄片1と絶縁物8E及び
8Bにより電気的に絶縁されたエミッタ金属端子11E
及びベース金属端子11Bと、 エミッタ金属端子11
Eの端子台9EとエミッタA1電極4、及びベース金属
端子11Bの端子台9BとベースA1電極5を、それぞ
れ電気的に接続するA1細線12及び13とを具備し、
かつエミッタ側のA1細線12より大きな電流容量を有
し、一端21がエミッタ金属端子11Eの外部端子10
Bに電気的に接続され、他端22がエミッタA1電極4
と接触して載置される金属導体23を付加したトランジ
スタである。
なお金属端子は、端子台と外部端子とより成るものとす
る。 又、エミッタAI電41i4及びベースA1電極
5は、それぞれ半導体薄片1の一方の表面側に形成され
るNエミツタ層2及びPベース層3と、オーミックコン
タクトをしている。 該薄片1の他方の面にはNコレク
タ層6が形成され、該コレクタ層6は銅基板7に半田付
け16により接着されている。 全体はプラスチックケ
ース14で覆われ、ケース内15にはシリコン樹脂が充
填されている(金属ケースにN2ガス等が気密訂正され
る場合らある)、 なお本実施例は、本発明の第1請求
項に含まれる第2請求項に1系る半導体装置である。
る。 又、エミッタAI電41i4及びベースA1電極
5は、それぞれ半導体薄片1の一方の表面側に形成され
るNエミツタ層2及びPベース層3と、オーミックコン
タクトをしている。 該薄片1の他方の面にはNコレク
タ層6が形成され、該コレクタ層6は銅基板7に半田付
け16により接着されている。 全体はプラスチックケ
ース14で覆われ、ケース内15にはシリコン樹脂が充
填されている(金属ケースにN2ガス等が気密訂正され
る場合らある)、 なお本実施例は、本発明の第1請求
項に含まれる第2請求項に1系る半導体装置である。
本実施例においては、金属細線12は直径500μmφ
、溶断電流490AのAI細線を、又金属導体23は断
面積1112、溶断電流356OAのCu片を使用した
。 一般に金属導体23の電流容量は、少なくとも金属
細線1本につきその2倍以上の電流容量を有することが
望ましい。
、溶断電流490AのAI細線を、又金属導体23は断
面積1112、溶断電流356OAのCu片を使用した
。 一般に金属導体23の電流容量は、少なくとも金属
細線1本につきその2倍以上の電流容量を有することが
望ましい。
上記構成のトランジスタでは通常のエミッタ電流は金属
細線12を介して流れる。したがって金属導体23の他
端22とエミッタA1電極との結合は必ずしも高い信頼
性を必要としない、 例えば後述の第6実施例のように
加圧接触される場合でも、押圧手段は軽い接触が保たれ
ている程度でよい、 故障時大電流が流れ金属細線12
が溶断され、金属端子11Eと電極4間に、例えば10
0V以上の電、圧が印加されても、直ちに該大電流は金
属導体23を流れて溶断箇所間の電圧は著しく低下し、
ケースを破損するほどの過大なアーク発生は防止される
」 第2図に本発明の第2実施例を示す、 第1実施例のN
エミツタ層が、エミツタ層2A及び2Bに分割され、エ
ミッタA1電極4も、エミッタA1電極4A及び4Bに
分割され、これに接続するA1細線もそれぞれA1細線
12A及び12Bにより端子台9Eに接続されている。
細線12を介して流れる。したがって金属導体23の他
端22とエミッタA1電極との結合は必ずしも高い信頼
性を必要としない、 例えば後述の第6実施例のように
加圧接触される場合でも、押圧手段は軽い接触が保たれ
ている程度でよい、 故障時大電流が流れ金属細線12
が溶断され、金属端子11Eと電極4間に、例えば10
0V以上の電、圧が印加されても、直ちに該大電流は金
属導体23を流れて溶断箇所間の電圧は著しく低下し、
ケースを破損するほどの過大なアーク発生は防止される
」 第2図に本発明の第2実施例を示す、 第1実施例のN
エミツタ層が、エミツタ層2A及び2Bに分割され、エ
ミッタA1電極4も、エミッタA1電極4A及び4Bに
分割され、これに接続するA1細線もそれぞれA1細線
12A及び12Bにより端子台9Eに接続されている。
金属導体23のfl!l!@22は、一方の電f!4
B上に載置された例である。 なおエミッタ外部端子1
0Bと金属導体23は同一金属板よりプレスにより同体
として作られ、その境界が連続する場合が多い。
B上に載置された例である。 なおエミッタ外部端子1
0Bと金属導体23は同一金属板よりプレスにより同体
として作られ、その境界が連続する場合が多い。
このトランジスタにおいては、故障時の大電流により糸
出線12Aがン容断しても、Nエミ・ツタ層2Aと2B
はPベース層3内に並設されているので、該大電流はN
エミツタ層2B及びエミッタAI電極4Bを介して金属
導体23を通って流れるので、本実施例のトランジスタ
は、第1実施例とほぼ同等の作用と効果が得られる。
出線12Aがン容断しても、Nエミ・ツタ層2Aと2B
はPベース層3内に並設されているので、該大電流はN
エミツタ層2B及びエミッタAI電極4Bを介して金属
導体23を通って流れるので、本実施例のトランジスタ
は、第1実施例とほぼ同等の作用と効果が得られる。
第3図に本発明の第3実施例を示す、 このトランジス
タは、第2実施例で金属導体23の他端22が接触して
載置されているエミッタ電&4Bには金X41B線が接
続されていない例である。 このトランジスタは、通常
動作時においては、エミツタ層2B及びエミッタA1電
極4Bを介して、エミッタを流が外部端子10Eに流出
する必要があり、後述の第6実施例における抑圧手段を
設け、金属導体23の他端22とエミッタAI電極4B
とが確実に接触されるようにすることが望ましい。
タは、第2実施例で金属導体23の他端22が接触して
載置されているエミッタ電&4Bには金X41B線が接
続されていない例である。 このトランジスタは、通常
動作時においては、エミツタ層2B及びエミッタA1電
極4Bを介して、エミッタを流が外部端子10Eに流出
する必要があり、後述の第6実施例における抑圧手段を
設け、金属導体23の他端22とエミッタAI電極4B
とが確実に接触されるようにすることが望ましい。
第4図に本発明の第4実施例を示す、 これはエミッタ
A1電極4と端子台9Eとが金属細線12により接続さ
れ、エミッタ外部端子10Eに連接する金属導体23の
曲!4A22はエミッタとほぼ等電位となるが、該他端
22をこれと電位の異なるベース電極5に意図的に近接
して載置される例である。 即ち通常動作状慇では、該
他端22とベース電極5との間の電気的絶縁が保たれ、
故障時、金属細線12が溶断したときにのみ、該他端2
2とベースな極5との間が導通となるよう近接して&I
!置される例である。 本実施例では該曲@22とベー
ス電極5との間1(ffl 24を約数十μm程度とし
、所望の結果が得られた。 このようなf澁かな間隙か
存在する場合には、故lII[電流通電によって金属細
線が溶断したときに、例えば100V以上の電圧が印加
されると、この間隙は放電でつながるので、それ以降の
電流通電には大きな支障とならない。 本実施例は、通
常動作時における金m導木の該fl!!端と近接して載
置する金属電極との間の電位差が本例のように数V程度
以下であり、故障時において大電流のバイパス電路とな
り得る金属電極を有するその他の半導体装置に対しても
適用可能である。
A1電極4と端子台9Eとが金属細線12により接続さ
れ、エミッタ外部端子10Eに連接する金属導体23の
曲!4A22はエミッタとほぼ等電位となるが、該他端
22をこれと電位の異なるベース電極5に意図的に近接
して載置される例である。 即ち通常動作状慇では、該
他端22とベース電極5との間の電気的絶縁が保たれ、
故障時、金属細線12が溶断したときにのみ、該他端2
2とベースな極5との間が導通となるよう近接して&I
!置される例である。 本実施例では該曲@22とベー
ス電極5との間1(ffl 24を約数十μm程度とし
、所望の結果が得られた。 このようなf澁かな間隙か
存在する場合には、故lII[電流通電によって金属細
線が溶断したときに、例えば100V以上の電圧が印加
されると、この間隙は放電でつながるので、それ以降の
電流通電には大きな支障とならない。 本実施例は、通
常動作時における金m導木の該fl!!端と近接して載
置する金属電極との間の電位差が本例のように数V程度
以下であり、故障時において大電流のバイパス電路とな
り得る金属電極を有するその他の半導体装置に対しても
適用可能である。
第5図に本発明の第5実施例を示す、 半導体薄片1上
にほぼ平板の金属板25が載置され、金属板25旦に金
属導体23の他@22が載置された例である。 本実施
例においては、金属板25には、ベースA1電極5及び
ベース接続用の金属細線13と接触しない充分大きな切
り欠き部(孔を含む)と、エミッタ接続用の金属細線1
2が通過できる切り欠き部とを設け、金属板周縁部をエ
ミッタA1電極4A、4B上に載置している。
にほぼ平板の金属板25が載置され、金属板25旦に金
属導体23の他@22が載置された例である。 本実施
例においては、金属板25には、ベースA1電極5及び
ベース接続用の金属細線13と接触しない充分大きな切
り欠き部(孔を含む)と、エミッタ接続用の金属細線1
2が通過できる切り欠き部とを設け、金属板周縁部をエ
ミッタA1電極4A、4B上に載置している。
金属板15の全面がエミッタA1電極4A、4Bに接触
ないし近接して載置されていても勿論差支えない、 又
金属板25の位置ずれを防止するため、後述の第7実施
例で示すように、接着剤で金属板25をエミッタA1電
極4A、4Bに固定してらよい。 なお金属板25自体
の一部を金属導体23として金属端子10Eに接続して
もよい。
ないし近接して載置されていても勿論差支えない、 又
金属板25の位置ずれを防止するため、後述の第7実施
例で示すように、接着剤で金属板25をエミッタA1電
極4A、4Bに固定してらよい。 なお金属板25自体
の一部を金属導体23として金属端子10Eに接続して
もよい。
ス例えば池@22と金属板25とを半田付は等で固着し
、金属板25を金属導体23の他端とみなしても差支え
ない。
、金属板25を金属導体23の他端とみなしても差支え
ない。
本実施例は、金属導体23とエミッタAI電極4A、4
Bの実効的な接触面積を増加し、故障時の大電流の密度
分布を一様とし、素子内の局部加熱等による2次的な災
害を避けることができ、本来のバイパス電路としての金
属導体の作用、効果がより確実に得られる。
Bの実効的な接触面積を増加し、故障時の大電流の密度
分布を一様とし、素子内の局部加熱等による2次的な災
害を避けることができ、本来のバイパス電路としての金
属導体の作用、効果がより確実に得られる。
第6図に本発明の第6実施例を示す、 同図で金属導体
23はバネ26により下方に加圧され、該他端22は半
導体薄片1上のエミッタA(電極4に押圧され、より確
実に接触される。 この接触は前述のように軽く接触す
る程度でよく、抑圧手段(バネ26)も簡易なものでよ
い。 その他例えば金属導体23又はその一部を弾性金
属片として、その該他端と電極とを接触させる等の種々
の簡易な抑圧手段が考えられる。
23はバネ26により下方に加圧され、該他端22は半
導体薄片1上のエミッタA(電極4に押圧され、より確
実に接触される。 この接触は前述のように軽く接触す
る程度でよく、抑圧手段(バネ26)も簡易なものでよ
い。 その他例えば金属導体23又はその一部を弾性金
属片として、その該他端と電極とを接触させる等の種々
の簡易な抑圧手段が考えられる。
第7図は本発明の第7実施例を示す。 本実施例は、第
5実施例で示した金属板25と金属導体23の該fl!
!端22とを接着剤27を使用して金属な蜘4を含む半
導体薄片1上に固定した例である。
5実施例で示した金属板25と金属導体23の該fl!
!端22とを接着剤27を使用して金属な蜘4を含む半
導体薄片1上に固定した例である。
以上筒1ないし第7実施例に示した本発明の課題解決手
段は、単独で使用される場合もあれば、複数手段を組合
わせ便用されることもある。 これらは半導体装置の構
造、製造条件、コストを含む生産性等を勘案して決めら
れる。
段は、単独で使用される場合もあれば、複数手段を組合
わせ便用されることもある。 これらは半導体装置の構
造、製造条件、コストを含む生産性等を勘案して決めら
れる。
上記実施例においては、電力用NPNバイポーラトラン
ジスタを例として取上げたが、PNPバイポーラトラン
ジスタ、MOSトランジスタ、IGBT、サイリスタ、
ダイオード等、或いはこれら複数素子を搭載した半導体
装置のうち、金属端子と半導体薄片上の電極とか金属細
線で接続され、故障時大電流により該細線が溶断し、ア
ークを生ずる半導体装置に対し、本発明を適用できるこ
とは勿論である。
ジスタを例として取上げたが、PNPバイポーラトラン
ジスタ、MOSトランジスタ、IGBT、サイリスタ、
ダイオード等、或いはこれら複数素子を搭載した半導体
装置のうち、金属端子と半導体薄片上の電極とか金属細
線で接続され、故障時大電流により該細線が溶断し、ア
ークを生ずる半導体装置に対し、本発明を適用できるこ
とは勿論である。
[発明の効果]
これまで述べたように、本発明の半導体装置では、信頼
性高く接続された金g細線と、簡易的に接触ないし近接
して載置された金属導体とを並置することにより、通常
動作時のみならず、故障により大電流が通電され、ケー
ス内の金属細線が溶断又は断線しても、ケース内に過大
なアークが発生することを防止でき、ケースの飛散等が
避けられる。 これにより、池の回路部品の損傷が避け
られるだけでなく、回路設計上短時間で動作する速断ヒ
ユーズの使用が不要となり、通常の電流遮断器により保
護できるので、回路の小型、低廉化にもきわめて有効で
ある。
性高く接続された金g細線と、簡易的に接触ないし近接
して載置された金属導体とを並置することにより、通常
動作時のみならず、故障により大電流が通電され、ケー
ス内の金属細線が溶断又は断線しても、ケース内に過大
なアークが発生することを防止でき、ケースの飛散等が
避けられる。 これにより、池の回路部品の損傷が避け
られるだけでなく、回路設計上短時間で動作する速断ヒ
ユーズの使用が不要となり、通常の電流遮断器により保
護できるので、回路の小型、低廉化にもきわめて有効で
ある。
第1図ないし第7図は、本発明の半導体装置の第1ない
し第7実施例を示す模式的断面図、第8図は従来の半導
体装置の断面図である。 1・・・半導体薄片、 2.2A、2B・・・エミツタ
層、 3・・・ベース層、 4.4A、4B・・・エミ
ッタ金属電極、 5・・・ベース金属電極、 6・・・
コレクタ層、 7・・・銅基板、 8E、8B・・・絶
縁物、9E、9B・・・端子台、 IOE、IOB・・
・外部端子、 IIE、ilB・・・金属端子、 12
.12A、12B、13・・・金属細線、 21・・・
金属導体の一端、 22・・・金属導体の他端、 23
・・・金属導体、 24・・・間隙、 25・・・金属
板、 26・・・押恥手段(バネ)、 27・・・接着
剤。 特許出願人 株式会社 東 芝 干1 」 第1図 2A 328 2B 第2図 第3図 第4図 第5図 第6図 第7図 第8図
し第7実施例を示す模式的断面図、第8図は従来の半導
体装置の断面図である。 1・・・半導体薄片、 2.2A、2B・・・エミツタ
層、 3・・・ベース層、 4.4A、4B・・・エミ
ッタ金属電極、 5・・・ベース金属電極、 6・・・
コレクタ層、 7・・・銅基板、 8E、8B・・・絶
縁物、9E、9B・・・端子台、 IOE、IOB・・
・外部端子、 IIE、ilB・・・金属端子、 12
.12A、12B、13・・・金属細線、 21・・・
金属導体の一端、 22・・・金属導体の他端、 23
・・・金属導体、 24・・・間隙、 25・・・金属
板、 26・・・押恥手段(バネ)、 27・・・接着
剤。 特許出願人 株式会社 東 芝 干1 」 第1図 2A 328 2B 第2図 第3図 第4図 第5図 第6図 第7図 第8図
Claims (1)
- 【特許請求の範囲】 1 一方の表面に金属電極を有する半導体薄片と、該半
導体薄片と電気的に絶縁された金属端子と、該金属端子
と該表面の金属電極とを電気的に接続する金属細線と、
該金属細線より大きな電流容量を有し、一端が該金属端
子に電気的に接続され、他端が該半導体薄片の該表面上
の金属電極と接触ないし近接して載置される金属導体と
を、具備することを特徴とする半導体装置。 2 該金属導体の該他端が、該金属細線に電気的に接続
される該金属電極上に載置される特許請求の範囲第1項
記載の半導体装置。 3 該金属導体の該他端を、該半導体薄片の該表面の金
属電極に押圧する手段を有する特許請求の範囲第1項又
は第2項記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63082339A JPH0734457B2 (ja) | 1988-04-05 | 1988-04-05 | 半導体装置 |
KR1019890004443A KR920005319B1 (ko) | 1988-04-05 | 1989-04-04 | 반도체장치 |
DE1989619263 DE68919263T2 (de) | 1988-04-05 | 1989-04-05 | Halbleiteranordnung mit Zuleitungen. |
EP19890105967 EP0340466B1 (en) | 1988-04-05 | 1989-04-05 | Semiconductor device comprising leads |
US07/617,275 US5130784A (en) | 1988-04-05 | 1990-11-23 | Semiconductor device including a metallic conductor for preventing arcing upon failure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63082339A JPH0734457B2 (ja) | 1988-04-05 | 1988-04-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01255257A true JPH01255257A (ja) | 1989-10-12 |
JPH0734457B2 JPH0734457B2 (ja) | 1995-04-12 |
Family
ID=13771808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63082339A Expired - Fee Related JPH0734457B2 (ja) | 1988-04-05 | 1988-04-05 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5130784A (ja) |
EP (1) | EP0340466B1 (ja) |
JP (1) | JPH0734457B2 (ja) |
KR (1) | KR920005319B1 (ja) |
DE (1) | DE68919263T2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123644A (ja) * | 2005-10-31 | 2007-05-17 | Mitsubishi Electric Corp | 電力半導体装置 |
WO2010131679A1 (ja) * | 2009-05-14 | 2010-11-18 | ローム株式会社 | 半導体装置 |
CN106057740A (zh) * | 2015-04-01 | 2016-10-26 | 富士电机株式会社 | 半导体模块及半导体装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2782647B2 (ja) * | 1991-08-06 | 1998-08-06 | 富士電機株式会社 | 半導体装置 |
JP2936855B2 (ja) * | 1991-12-26 | 1999-08-23 | 富士電機株式会社 | 電力用半導体装置 |
US5559374A (en) * | 1993-03-25 | 1996-09-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit |
EP0971412B1 (en) * | 1998-07-10 | 2013-03-13 | Kabushiki Kaisha Toyota Jidoshokki | Power Semiconductor with Attachable Protection Circuit |
DE10204403A1 (de) * | 2002-02-04 | 2003-08-21 | Infineon Technologies Ag | Vorrichtung zur Verbindung eines IC-Anschlusses mit einem Bezugspotential |
DE10244748A1 (de) * | 2002-09-25 | 2003-09-11 | Siemens Ag | Leistungshalbleitermodul und Verfahren zur Herstellung desselben |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5866640U (ja) * | 1981-10-29 | 1983-05-06 | 新電元工業株式会社 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4009485A (en) * | 1974-12-23 | 1977-02-22 | General Electric Company | Semiconductor pellet assembly mounted on ceramic substrate |
DE7512573U (de) * | 1975-04-19 | 1975-09-04 | Semikron Gesellschaft Fuer Gleichri | Halbleitergleichrichteranordnung |
US4314270A (en) * | 1977-12-02 | 1982-02-02 | Mitsubishi Denki Kabushiki Kaisha | Hybrid thick film integrated circuit heat dissipating and grounding assembly |
US4518982A (en) * | 1981-02-27 | 1985-05-21 | Motorola, Inc. | High current package with multi-level leads |
DE3309679A1 (de) * | 1983-03-17 | 1984-09-20 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit giessharzfuellung |
JPS63265461A (ja) * | 1986-12-15 | 1988-11-01 | Fuji Electric Co Ltd | 半導体装置 |
-
1988
- 1988-04-05 JP JP63082339A patent/JPH0734457B2/ja not_active Expired - Fee Related
-
1989
- 1989-04-04 KR KR1019890004443A patent/KR920005319B1/ko not_active IP Right Cessation
- 1989-04-05 DE DE1989619263 patent/DE68919263T2/de not_active Expired - Fee Related
- 1989-04-05 EP EP19890105967 patent/EP0340466B1/en not_active Expired - Lifetime
-
1990
- 1990-11-23 US US07/617,275 patent/US5130784A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5866640U (ja) * | 1981-10-29 | 1983-05-06 | 新電元工業株式会社 | 半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123644A (ja) * | 2005-10-31 | 2007-05-17 | Mitsubishi Electric Corp | 電力半導体装置 |
WO2010131679A1 (ja) * | 2009-05-14 | 2010-11-18 | ローム株式会社 | 半導体装置 |
JP5643752B2 (ja) * | 2009-05-14 | 2014-12-17 | ローム株式会社 | 半導体装置 |
JP2015035627A (ja) * | 2009-05-14 | 2015-02-19 | ローム株式会社 | 半導体装置 |
US9147666B2 (en) | 2009-05-14 | 2015-09-29 | Rohm Co., Ltd. | Semiconductor device |
US9490200B2 (en) | 2009-05-14 | 2016-11-08 | Rohm Co., Ltd. | Semiconductor device |
CN106057740A (zh) * | 2015-04-01 | 2016-10-26 | 富士电机株式会社 | 半导体模块及半导体装置 |
JP2016195216A (ja) * | 2015-04-01 | 2016-11-17 | 富士電機株式会社 | 半導体モジュール及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0340466A3 (en) | 1991-01-09 |
DE68919263D1 (de) | 1994-12-15 |
EP0340466A2 (en) | 1989-11-08 |
DE68919263T2 (de) | 1995-04-13 |
KR890016678A (ko) | 1989-11-29 |
US5130784A (en) | 1992-07-14 |
EP0340466B1 (en) | 1994-11-09 |
JPH0734457B2 (ja) | 1995-04-12 |
KR920005319B1 (ko) | 1992-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101165602B1 (ko) | 보호소자 | |
US7718308B2 (en) | Temperature fuse and battery using the same | |
KR101688671B1 (ko) | 보호 소자 | |
CN1322524C (zh) | 熔断器、使用该熔断器的电池组及制造该熔断器的方法 | |
US4533896A (en) | Fuse for thick film device | |
JP2018166099A (ja) | ヒューズ素子 | |
US10727019B2 (en) | Fuse device | |
US4275432A (en) | Thermal switch short circuiting device for arrester systems | |
US3706915A (en) | Semiconductor device with low impedance bond | |
US20220084773A1 (en) | Protective element | |
KR102442404B1 (ko) | 퓨즈 소자 | |
US20220199346A1 (en) | Protective element | |
JPH01255257A (ja) | 半導体装置 | |
KR20230022131A (ko) | 솔더 링크 및 디웨팅 기판이 있는 표면 장착 퓨즈 | |
CN109716515B (zh) | 半导体装置 | |
JPH0433230A (ja) | チップ型ヒューズ | |
CN108780718A (zh) | 保护元件 | |
CN107112312B (zh) | 具有短路故障模式的功率半导体模块 | |
EP0305993A2 (en) | Power semiconductor device having electrode structures | |
JP3019679B2 (ja) | 半導体装置の内部配線構造 | |
US3418543A (en) | Semiconductor device contact structure | |
US4327370A (en) | Resilient contact ring for providing a low impedance connection to the base region of a semiconductor device | |
JPS5919361A (ja) | 半導体装置 | |
CN216565625U (zh) | 一种可焊接的高温ptc加热元件 | |
JP5981163B2 (ja) | 電流ヒューズおよび電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |