JP6363825B2 - 半導体装置及びリードフレーム - Google Patents
半導体装置及びリードフレーム Download PDFInfo
- Publication number
- JP6363825B2 JP6363825B2 JP2013157002A JP2013157002A JP6363825B2 JP 6363825 B2 JP6363825 B2 JP 6363825B2 JP 2013157002 A JP2013157002 A JP 2013157002A JP 2013157002 A JP2013157002 A JP 2013157002A JP 6363825 B2 JP6363825 B2 JP 6363825B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- ceramic substrate
- thickness direction
- bent
- bent portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
ところで、近年、絶縁特性に優れる、比較的安価であるという点から樹脂封止型の半導体装置にも配線基板にセラミックス基板が使用され始めた。
前記セラミックス基板に搭載される半導体チップと、
導電性を有しかつ帯板状に形成されて、その長手方向の一端部が前記セラミックス基板に形成された配線パターンに接合されるリードと、
前記セラミックス基板、前記半導体チップ及び前記リードの一端側を封止するモールド樹脂とを備え、
前記モールド樹脂によって封止される前記リードのインナーリード部に、折れ曲がった形状の折曲部が形成され、
前記インナーリード部の折曲部が、前記リードの面方向に沿って折れ曲がる面方向折曲部と、前記リードの厚さ方向に沿って折れ曲がる厚さ方向折曲部とを備え、
前記厚さ方向折曲部が、
前記インナーリード部の一端を前記セラミックス基板から離間させる方向へ折れ曲がる厚さ方向第1折曲部と、
前記厚さ方向第1折曲部よりも前記インナーリード部の一端側に配置され、前記インナーリード部の一端を前記セラミックス基板に近づける方向へ折れ曲がる厚さ方向第2折曲部とを備え、
前記厚さ方向第2折曲部が、前記リードの長手方向に沿って2つ連続して並べられ、
2つの前記厚さ方向第2折曲部の間のリード部分は、前記セラミックス基板の上面とほぼ平行になっており、前記リードの長手方向に沿って2つ連続して並べられた厚さ方向第2折曲部よりも前記インナーリード部の一端側に配置されるとともに、前記インナーリード部の一端を前記セラミックス基板から離間させる方向へ折れ曲がる厚さ方向第3折曲部を備え、前記インナーリード部の前記厚さ方向第3折曲部よりも一端側に位置する部分が、一端に向かうに従い前記セラミックス基板に近づくように前記セラミックス基板に対して傾斜していると共に、押し付けられた状態で前記インナーリード部の一端が前記セラミックス基板の前記配線パターンに面接触して接合されており、
前記面方向折曲部が、2つの前記厚さ方向第2折曲部の間の前記リード部分に設けられることにより、前記インナーリード部の延在する方向が、前記リード部分において変化していることを特徴とする。
前記リードのインナーリード部の一端部に、折れ曲がった形状の折曲部が形成され前記折曲部が、前記リードの面方向に沿って折れ曲がる面方向折曲部と、前記リードの厚さ方向に沿って折れ曲がる厚さ方向折曲部とを備え、
前記厚さ方向折曲部が、
前記インナーリード部の一端を前記セラミックス基板から離間させる方向へ折れ曲がる厚さ方向第1折曲部と、
前記厚さ方向第1折曲部よりも前記インナーリード部の一端側に配置され、前記インナーリード部の一端を前記セラミックス基板に近づける方向へ折れ曲がる厚さ方向第2折曲部とを備え、
前記厚さ方向第2折曲部が、前記リードの長手方向に沿って2つ連続して並べられ、
2つの前記厚さ方向第2折曲部の間のリード部分は、前記セラミックス基板の上面とほぼ平行になっており、
前記リードの長手方向に沿って2つ連続して並べられた厚さ方向第2折曲部よりも前記インナーリード部の一端側に配置されるとともに、前記インナーリード部の一端を前記セラミックス基板から離間させる方向へ折れ曲がる厚さ方向第3折曲部を備え、前記インナーリード部の前記厚さ方向第3折曲部よりも一端側に位置する部分が、一端に向かうに従い前記セラミックス基板に近づくように前記セラミックス基板に対して傾斜していると共に、押し付けられた状態で、前記インナーリード部の一端が前記セラミックス基板の前記配線パターンに面接触して接合されており、
前記面方向折曲部が、2つの前記厚さ方向第2折曲部の間の前記リード部分に設けられることにより、前記インナーリード部の延在する方向が、前記リード部分において変化していることを特徴とする。
図1は本発明の一実施形態の半導体装置の製造途中段階の示す平面図、図2は本発明の一実施形態の半導体装置の一部の断面図である。
これらの図に示すように、この実施形態の半導体装置1は、セラミックス基板2と、セラミックス基板2に搭載される半導体チップ3及び受動素子4と、導電性を有しかつ帯板状に形成されたリード5とを備える。セラミックス基板2、半導体チップ3、受動素子4及びリード5の一端側は、モールド樹脂6によって封止されている。つまり、この実施形態の半導体装置1は、樹脂封止型の半導体装置である。
なお、図1において、符号Pはモールド樹脂6が形成される部分の外側のラインを示している。
なお、所定の半導体チップ3と所定の配線パターン2A同士も、ワイヤ7を介してそれぞれ電気接続されている。
なお、図3は、この実施形態の半導体装置の第1のリード5Aの一端部分の拡大図である。
上記半導体装置1によれば、リード5のインナーリード部51に折曲部が形成され、このインナーリード部51の折曲部が、リード5の面方向に沿って折れ曲がる面方向折曲部53を備えるので、リード5に荷重が加わる際に該リード5の荷重伝達がこの面方向折曲部53によって低下する。したがって、セラミックス基板2と接合されるリード5の一端には小さな荷重値となって伝達されることとなり、セラミックス基板2のリード5との接合部分の損傷を未然に防止できる。
また、リード5のインナーリード部51の折曲部が、リード5の厚さ方向に沿って折れ曲がる厚さ方向折曲部54を備えるので、リード5に荷重が加わる際に該リード5の荷重伝達がこの厚さ方向折曲部54によって低下する。したがって、セラミックス基板2と接合されるリード5の一端には小さな荷重値となって伝達されることとなり、この意味においても、セラミックス基板2のリード5との接合部分の損傷を未然に防止できる。
この場合、インナーリード部51の厚さ方向第3折曲部54Cよりも一端側に位置する部分55のセラミックス基板2に対する傾斜角度θaが、図3で示す所定の角度θよりも小さくなる。
このとき、前述したように、インナーリード部51がセラミックス基板2に対して相対的に近づくように押し付けて接合すれば、インナーリード部51の弾性作用によって、複数のインナーリード部51の一端全てを、セラミックス基板2に対し同じ高さ位置に設定することができ、インナーリード部51の一端のセラミックス基板2への接合が容易となる。
このような接合方法を実施するには、インナーリード部51をセラミックス基板2に対して相対的に近づくよう、図4に示すときよりもより強い力で押し付ける方法、あるいは、図4に示す例の場合と同程度の押し付け力で、インナーリード部51をセラミックス基板2に対して押し付けるものの、インナーリード部51の厚さ方向第3折曲部54Cよりも一端側に位置する部分55のセラミックス基板2に対する傾斜角度θを、予め小さな角度に設定する方法が考えられる。
また、前記実施形態では、第1のリード5Aのインナーリード部51に設ける厚さ方向折曲部54として、厚さ方向第1折曲部54A、厚さ方向第2折曲部54B及び厚さ方向第3折曲部54Cを備えるが、これに限られることなく、厚さ方向第1折曲部54Aと厚さ方向第2折曲部54Bのみを備える構成でも、あるいは厚さ方向第2折曲部54Bのみを備える構成でもよい。
また、リード5や半導体チップ3の配列や数、あるいは、セラミックス基板2の形状等は、上記実施形態のものに限らず、半導体装置1の仕様に応じて任意に変更可能である。
2 セラミックス基板
3 半導体チップ
5 リード
5A 第1のリード
5B 第2のリード
6 モールド樹脂
7 ワイヤ
51 インナーリード部
52 アウターリード部
53 面方向折曲部
54 厚さ方向折曲部
54A 厚さ方向第1折曲部
54B 厚さ方向第2折曲部
54C 厚さ方向第3折曲部
55 インナーリード部の厚さ方向第3折曲部よりも一端側に位置する部分
Claims (3)
- セラミックス基板と、
前記セラミックス基板に搭載される半導体チップと、
導電性を有しかつ帯板状に形成されて、その長手方向の一端部が前記セラミックス基板に形成された配線パターンに接合されるリードと、
前記セラミックス基板、前記半導体チップ及び前記リードの一端側を封止するモールド樹脂とを備え、
前記モールド樹脂によって封止される前記リードのインナーリード部に、折れ曲がった形状の折曲部が形成され、
前記インナーリード部の折曲部が、前記リードの面方向に沿って折れ曲がる面方向折曲部と、前記リードの厚さ方向に沿って折れ曲がる厚さ方向折曲部とを備え、
前記厚さ方向折曲部が、
前記インナーリード部の一端を前記セラミックス基板から離間させる方向へ折れ曲がる厚さ方向第1折曲部と、
前記厚さ方向第1折曲部よりも前記インナーリード部の一端側に配置され、前記インナーリード部の一端を前記セラミックス基板に近づける方向へ折れ曲がる厚さ方向第2折曲部とを備え、
前記厚さ方向第2折曲部が、前記リードの長手方向に沿って2つ連続して並べられ、
2つの前記厚さ方向第2折曲部の間のリード部分は、前記セラミックス基板の上面とほぼ平行になっており、前記リードの長手方向に沿って2つ連続して並べられた厚さ方向第2折曲部よりも前記インナーリード部の一端側に配置されるとともに、前記インナーリード部の一端を前記セラミックス基板から離間させる方向へ折れ曲がる厚さ方向第3折曲部を備え、前記インナーリード部の前記厚さ方向第3折曲部よりも一端側に位置する部分が、一端に向かうに従い前記セラミックス基板に近づくように前記セラミックス基板に対して傾斜していると共に、押し付けられた状態で前記インナーリード部の一端が前記セラミックス基板の前記配線パターンに面接触して接合されており、
前記面方向折曲部が、2つの前記厚さ方向第2折曲部の間の前記リード部分に設けられることにより、前記インナーリード部の延在する方向が、前記リード部分において変化していることを特徴とする半導体装置。 - 前記モールド樹脂によって封止される前記リードのインナーリード部が、複数設けられていることを特徴とする請求項1に記載の半導体装置。
- 帯板状に形成されるとともに幅方向に間隔をあけて配列され、長さ方向の一端側がセラミックス基板の配線パターンに接合される複数のリードと、これら複数のリードを連結する枠体部とを備え、
前記リードのインナーリード部の一端部に、折れ曲がった形状の折曲部が形成され前記折曲部が、前記リードの面方向に沿って折れ曲がる面方向折曲部と、前記リードの厚さ方向に沿って折れ曲がる厚さ方向折曲部とを備え、
前記厚さ方向折曲部が、
前記インナーリード部の一端を前記セラミックス基板から離間させる方向へ折れ曲がる厚さ方向第1折曲部と、
前記厚さ方向第1折曲部よりも前記インナーリード部の一端側に配置され、前記インナーリード部の一端を前記セラミックス基板に近づける方向へ折れ曲がる厚さ方向第2折曲部とを備え、
前記厚さ方向第2折曲部が、前記リードの長手方向に沿って2つ連続して並べられ、
2つの前記厚さ方向第2折曲部の間のリード部分は、前記セラミックス基板の上面とほぼ平行になっており、
前記リードの長手方向に沿って2つ連続して並べられた厚さ方向第2折曲部よりも前記インナーリード部の一端側に配置されるとともに、前記インナーリード部の一端を前記セラミックス基板から離間させる方向へ折れ曲がる厚さ方向第3折曲部を備え、前記インナーリード部の前記厚さ方向第3折曲部よりも一端側に位置する部分が、一端に向かうに従い前記セラミックス基板に近づくように前記セラミックス基板に対して傾斜していると共に、押し付けられた状態で、前記インナーリード部の一端が前記セラミックス基板の前記配線パターンに面接触して接合されており、
前記面方向折曲部が、2つの前記厚さ方向第2折曲部の間の前記リード部分に設けられることにより、前記インナーリード部の延在する方向が、前記リード部分において変化していることを特徴とするリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013157002A JP6363825B2 (ja) | 2013-07-29 | 2013-07-29 | 半導体装置及びリードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013157002A JP6363825B2 (ja) | 2013-07-29 | 2013-07-29 | 半導体装置及びリードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015026791A JP2015026791A (ja) | 2015-02-05 |
JP6363825B2 true JP6363825B2 (ja) | 2018-07-25 |
Family
ID=52491200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013157002A Active JP6363825B2 (ja) | 2013-07-29 | 2013-07-29 | 半導体装置及びリードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6363825B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017154198A1 (ja) | 2016-03-11 | 2017-09-14 | 新電元工業株式会社 | 半導体装置及びその製造方法、リードフレーム |
CN111316428B (zh) * | 2017-10-26 | 2023-10-20 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
WO2019082343A1 (ja) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | 半導体装置 |
JP6752981B2 (ja) * | 2017-10-26 | 2020-09-09 | 新電元工業株式会社 | 半導体装置の製造方法 |
JP6999707B2 (ja) * | 2018-01-17 | 2022-01-19 | 新電元工業株式会社 | 電子モジュール |
CN115053338A (zh) * | 2020-02-07 | 2022-09-13 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS576251U (ja) * | 1980-06-11 | 1982-01-13 | ||
JPH03235360A (ja) * | 1990-02-09 | 1991-10-21 | Nec Corp | 樹脂封止型半導体装置 |
JPH04132249A (ja) * | 1990-09-21 | 1992-05-06 | Matsushita Electric Works Ltd | 半導体チップキャリア |
JPH04261054A (ja) * | 1991-02-05 | 1992-09-17 | Mitsubishi Electric Corp | 半導体パッケージのリード |
JPH05109920A (ja) * | 1991-10-14 | 1993-04-30 | Ibiden Co Ltd | 電子部品搭載用基板 |
JPH0685115A (ja) * | 1992-09-02 | 1994-03-25 | Ibiden Co Ltd | 電子部品搭載用基板 |
JP4102012B2 (ja) * | 2000-09-21 | 2008-06-18 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
JP2003046049A (ja) * | 2001-08-02 | 2003-02-14 | Nec Kansai Ltd | 半導体装置 |
-
2013
- 2013-07-29 JP JP2013157002A patent/JP6363825B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015026791A (ja) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6363825B2 (ja) | 半導体装置及びリードフレーム | |
CN105870080B (zh) | 半导体装置 | |
KR101728264B1 (ko) | 전력용 반도체 장치 | |
JP6193510B2 (ja) | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 | |
JP4705881B2 (ja) | リードフレーム及びそれを用いた半導体装置 | |
CN101996982A (zh) | 电子装置及其制造方法 | |
CN106952877B (zh) | 半导体装置 | |
JP6012533B2 (ja) | 電力用半導体装置 | |
JP5930565B1 (ja) | 半導体モジュール | |
JP4530863B2 (ja) | 樹脂封止型半導体装置 | |
KR100990527B1 (ko) | 휨저항성 기부판을 갖는 전력 반도체 모듈 | |
JP5218009B2 (ja) | 半導体装置 | |
CN104600038B (zh) | 半导体装置 | |
JP2008016469A (ja) | 半導体装置 | |
US8796837B2 (en) | Lead and lead frame for power package | |
US10211118B2 (en) | Semiconductor module | |
JP5793295B2 (ja) | 半導体装置 | |
JP2007088220A (ja) | 半導体装置の製造方法 | |
JP5708489B2 (ja) | 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置 | |
JP4622646B2 (ja) | 半導体装置 | |
US20130069217A1 (en) | Semiconductor device and electrode terminal | |
JP2004260065A (ja) | 混成集積回路装置 | |
JP5048627B2 (ja) | リードフレーム及び半導体装置 | |
JP4523425B2 (ja) | 半導体素子搭載用基板 | |
JP2006210792A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180417 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6363825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |