CN115053338A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN115053338A
CN115053338A CN202080095409.XA CN202080095409A CN115053338A CN 115053338 A CN115053338 A CN 115053338A CN 202080095409 A CN202080095409 A CN 202080095409A CN 115053338 A CN115053338 A CN 115053338A
Authority
CN
China
Prior art keywords
frame
state
connection surface
semiconductor device
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080095409.XA
Other languages
English (en)
Inventor
白鹤拓也
齐藤省二
近藤胜彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115053338A publication Critical patent/CN115053338A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

目的在于提供在半导体装置中，能够对基座板与壳体的嵌合不良进行抑制，并且能够确保框架的连接性的技术。就半导体装置(1)而言，框架(2、3)具有：第1框架部(2b、3b)，它们在与连接面平行的方向上延伸且与连接面连接；以及第2框架部(2a、3a)，它们将壳体(18)和第1框架部(2b、3b)连接。第1框架部(2b、3b)被分割为多个分割部(2c、2d)。第1框架部(2b、3b)的多个分割部(2c、2d)之中的至少1个分割部(2d)为弹性部，该弹性部能够从以前端部位于比连接面靠下方处的方式倾斜的第1状态弹性变形为在与连接面平行的方向上延伸的第2状态。作为弹性部的分割部(2d)在从第1状态弹性变形为第2状态的状态下与连接面连接。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
就现有的半导体装置而言，为了降低针对外部连接端子(相当于框架)和导电图案之间的连接部位的应力，有时在外部连接端子设置有干涉部(例如，参照专利文献1)。
另外，存在具有如下构造的半导体装置(例如，参照专利文献2)，
即，在自然状态下，金属配线板(相当于框架)的前端部以比直角大的角度朝向下方，前端部通过弹性变形被按压至导电图案，可导通地进行接触。
另外，以在通常状态下主端子(相当于框架)的最前端部分位于比导电图案的上表面靠下方处的方式设计其尺寸，在组装时进行焊接之时施加弹簧动作。即，具有如下构造，将导电图案的上表面与主端子的下端部压接，使主端子的下端部以不倾斜的状态整面地进行接触(例如，参照专利文献3)。
专利文献1：日本特开2017-228630号公报
专利文献2：日本特开2008-226920号公报
专利文献3：日本特开平11-177017号公报
发明内容
在现有的半导体装置中存在如下问题，即，在用焊料将框架和半导体元件或导电图案连接时，由于是在高温状态下进行连接，因此由于具有导电图案的绝缘基板与基座板的热膨胀系数的差异而在基座板产生翘曲，在框架与半导体元件或导电图案的连接面之间产生间隙，无法确保框架的连接性。
为了确保框架的连接性，想到的是，考虑到高温时的基座板的翘曲而将框架的长度延长，在框架与连接面之间减小间隙。但是，即使能够确保框架的连接性，也由于框架的刚性高，因此壳体被在壳体设置的框架的一端部拉拽，存在会产生基座板与壳体的嵌合不良这样的问题。
因此，本发明的目的在于提供在半导体装置中，能够对基座板与壳体的嵌合不良进行抑制，并且能够确保框架的连接性的技术。
本发明涉及的半导体装置具有：基座板；绝缘基板，其被固定于所述基座板之上，并且在该绝缘基板的上表面具有导电图案；半导体元件，其搭载于所述导电图案之上；壳体，其被固定于所述基座板，并且将所述绝缘基板及所述半导体元件围绕；以及框架，其一个端部设置于所述壳体，另一个端部连接于所述导电图案或所述半导体元件的连接面，所述框架具有：第1框架部，其在与所述连接面平行的方向上延伸且与所述连接面连接；以及第2框架部，其将所述壳体和所述第1框架部连接，所述第1框架部被分割为多个分割部，所述第1框架部的多个所述分割部之中的至少1个分割部为弹性部，该弹性部能够从以前端部位于比所述连接面靠下方处的方式倾斜的第1状态弹性变形为在与所述连接面平行的方向上延伸的第2状态，所述弹性部在从所述第1状态弹性变形为所述第2状态的状态下与所述连接面连接。
发明的效果
根据本发明，框架的弹性部在从第1状态弹性变形为第2状态的状态下，由于与连接面连接，因此在高温时在基座板产生了翘曲时，弹性部试图通过本身的复原力从第2状态恢复为第1状态，由此弹性部追随于基座板的翘曲。由此，能够确保框架的连接性。
并且，由于第1框架部被分割为多个分割部，因此第1框架部的刚性降低，因此能够对壳体被框架的一个端部拉拽进行抑制。由此，能够对基座板与壳体的嵌合不良进行抑制。
本发明的目的、特征、方案以及优点通过下面的详细说明和附图会更加清楚。
附图说明
图1是表示实施方式1涉及的半导体装置的一个例子的剖视图。
图2是表示实施方式1涉及的半导体装置的另一例子的剖视图。
图3是表示实施方式1涉及的半导体装置的其他例子的剖视图。
图4是实施方式1涉及的半导体装置所具有的框架的第1框架部及其周边部的侧视图。
图5是实施方式1涉及的半导体装置所具有的框架的第1框架部及其周边部的斜视图。
图6是实施方式2涉及的半导体装置所具有的框架的第1框架部及其周边部的斜视图。
图7是实施方式3涉及的半导体装置所具有的壳体及框架的剖视图。
图8是实施方式4涉及的半导体装置所具有的框架的第1框架部及其周边部的斜视图。
图9是实施方式4涉及的半导体装置所具有的框架的分割部及狭缝的正视图。
具体实施方式
<实施方式1>
下面使用附图对实施方式1进行说明。图1是表示实施方式1涉及的半导体装置1的一个例子的剖视图。图2是表示实施方式1涉及的半导体装置1的另一例子的剖视图。图3是表示实施方式1涉及的半导体装置1的其他例子的剖视图。
如图1所示，半导体装置1具有基座板19、绝缘基板16、半导体元件12、壳体18及框架2、3。
基座板19例如由铜等金属形成，在俯视观察时形成为矩形状。绝缘基板16例如由环氧树脂形成，经由焊料17被固定于基座板19的上表面。绝缘基板16例如在上表面具有由铜形成的导电图案15。
半导体元件12经由焊料13而搭载于导电图案15的上表面。壳体18在俯视观察时形成为矩形框状，与基座板19的上表面的周缘部嵌合。另外，基座板19将绝缘基板16及半导体元件12围绕。在壳体18的内部，例如填充有由热固性树脂构成的封装树脂(省略图示)，封装树脂对壳体18的内部进行封装。
框架2、3例如由铜的薄板形成。框架2的一个端部设置于壳体18的上部，另一个端部经由焊料14以导电图案15的上表面为连接面而进行连接。框架3的一个端部设置于壳体18的上部，另一个端部经由焊料11以半导体元件12的电极为连接面而进行连接。
具体而言，框架2具有第1框架部2b及第2框架部2a。第1框架部2b包含框架2的另一个端部。第1框架部2b在与连接面即导电图案15的上表面平行的方向上延伸，与该连接面连接。第2框架部2a包含框架2的一个端部，将壳体18和第1框架部2b连接。另外，在剖视时，第2框架部2a的在图1中沿左右方向延伸的水平部分和从水平部分的另一个端部向下方延伸的铅垂部分形成为L字状。
框架3具有第1框架部3b及第2框架部3a。第1框架部3b包含框架3的另一个端部。第1框架部3b在与连接面即半导体元件12的电极平行的方向上延伸，与该连接面连接。第2框架部3a包含框架3的一个端部，将壳体18和第1框架部3b连接。另外，在剖视时，第2框架部3a的在图1中沿左右方向延伸的水平部分和从水平部分的另一个端部向下方延伸的铅垂部分形成为L字状。
另外，如图2所示，导电图案15也可以被分割为两个，在该情况下两个导电图案15也可以通过导线20进行连接。或者，如图3所示，两个导电图案15也可以经由焊料22通过框架21进行连接。
接下来，使用图4和图5，对框架2的第1框架部2b进行详细的说明。图4是实施方式1涉及的半导体装置1所具有的框架2的第1框架部2b及其周边部的侧视图。图5是实施方式1涉及的半导体装置1所具有的框架2的第1框架部2b及其周边部的斜视图。此外，由于框架3的第1框架部3b为与框架2的第1框架部2b相同的结构，因此对于框架3的第1框架部3b，省略说明。另外，在实施方式2～4中也是同样的。
如图4和图5所示，第1框架部2b被分割为两个分割部2c、2d。分割部2c在与连接面平行的方向上延伸。分割部2d为弹性部，该弹性部能够从以前端部位于比连接面靠下方处的方式倾斜的第1状态(图4和图5所示的状态)弹性变形为在与连接面平行的方向延伸的第2状态(图1所示的状态)。
接下来，对第1框架部2b向连接面的连接进行说明。首先，准备具有处于第1状态的分割部2d的框架2。接下来，使用焊料14将分割部2c连接于连接面，并且在使分割部2d从第1状态弹性变形为第2状态的状态下，使用焊料14将分割部2d连接于连接面，由此第1框架部2b连接于连接面。
在通过焊料14将框架2和导电图案15连接时，由于是在高温状态下进行连接，因此由于绝缘基板16与基座板19的热膨胀系数的差异而在基座板19产生翘曲。此时，分割部2d试图通过本身的复原力从第2状态恢复为第1状态，由此分割部2d追随于高温时的基座板19的翘曲。
另外，在第1框架部2b的相邻的分割部2c、2d之间形成有狭缝4。狭缝4从第1框架部2b的前端部形成至根端部。由于通过狭缝4将第1框架部2b分割为两个，因此第1框架部2b的刚性降低。
这里，第1框架部2b也可以被分割为大于或等于3个。在该情况下，第1框架部2b的多个分割部之中的至少1个分割部为弹性部即可。通过增加分割部的数量，从而能够进一步使第1框架部2b的刚性降低。
如上所述，实施方式1涉及的半导体装置1具有：基座板19；绝缘基板16，其被固定于基座板19之上，并且在上表面具有导电图案15；半导体元件12，其搭载于导电图案15之上；壳体18，其被固定于基座板19，并且将绝缘基板16及半导体元件12围绕；以及框架2、3，它们的一个端部设置于壳体18，另一个端部连接于导电图案15或半导体元件12的连接面。框架2、3具有：第1框架部2b、3b，它们在与连接面平行的方向上延伸且与连接面连接；以及第2框架部2a、3a，它们将壳体18和第1框架部2b、3b连接，第1框架部2b、3b被分割为多个分割部2c、2d，第1框架部2b、3b的多个分割部2c、2d之中的至少1个分割部2d为弹性部，该弹性部能够从以前端部位于比连接面靠下方处的方式倾斜的第1状态弹性变形为在与连接面平行的方向上延伸的第2状态，作为弹性部的分割部2d在从第1状态弹性变形为第2状态的状态下与连接面连接。
另外，实施方式1涉及的半导体装置的制造方法具有：工序(a)，准备具有处于第1状态的弹性部的框架2、3；以及工序(b)，在使弹性部从第1状态弹性变形为第2状态的状态下，将第1框架部2b、3b连接于连接面。
因此，由于框架2、3的作为弹性部的分割部2d在从第1状态弹性变形为第2状态的状态下与连接面连接，因此在高温时在基座板19产生了翘曲时，分割部2d试图通过本身的复原力从第2状态恢复为第1状态，由此分割部2d追随于基座板19的翘曲。由此，能够确保框架2、3的连接性。
并且，由于第1框架部2b、3b被分割为多个分割部2c、2d，因此第1框架部2b、3b的刚性降低，因此能够对壳体18被框架2、3的一个端部拉拽进行抑制。由此，能够对基座板19与壳体18的嵌合不良进行抑制。根据以上内容，能够实现半导体装置1的成品率提高。
另外，由于焊料14、11分别攀升至框架2、3的第1框架部2b、3b中的形成有狭缝4的部位的侧面，因此容易进行框架2与导电图案15之间及框架3与半导体元件12之间的焊料14、11的量的外观确认。
<实施方式2>
接下来，对实施方式2涉及的半导体装置1进行说明。图6是实施方式2涉及的半导体装置所具有的框架2的第1框架部2b及其周边部的斜视图。此外，在实施方式2中，对与实施方式1中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图6所示，在实施方式2中，狭缝4从第1框架部2b的前端部形成至第2框架部2a中的第1框架部2b的周边部。具体而言，狭缝4从第1框架部2b的前端部形成至第2框架部2a中的铅垂部分的下部，狭缝4的长度比实施方式1的情况长。由此，能够进一步使第1框架部2b的刚性降低。这里，形成于框架3的狭缝4也与形成于框架2的狭缝4同样地形成得长。
如上所述，就实施方式2涉及的半导体装置1而言，在第1框架部2b、3b中的相邻的分割部之间形成狭缝4，狭缝4从第1框架部2b、3b的前端部形成至第2框架部2a、3a中的第1框架部2b、3b的周边部。
因此，能够使第1框架部2b、3b的刚性进一步降低，因此能够进一步对基座板19与壳体18的嵌合不良进行抑制。
<实施方式3>
接下来，对实施方式3涉及的半导体装置1进行说明。图7是实施方式3涉及的半导体装置1所具有的壳体18及框架2的剖视图。这里，在图7中，为了容易看清附图，省略了分割部2c的图示。此外，在实施方式3中，对与实施方式1、2中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图7所示，在实施方式3中，遍及框架2的分割部2d中的根端部的表面的宽度方向形成有切口5。切口5形成为小于或等于框架2的厚度的1/3。由此，能够进一步使框架2的刚性降低。这里，在框架3的第1框架部3b也形成有切口5。
如上所述，就实施方式3涉及的半导体装置1而言，在框架2、3的分割部2d的根端部的表面形成有小于或等于框架2、3的厚度的1/3的切口5。因此，能够使框架2、3的刚性进一步降低，因此能够进一步对基座板19与壳体18的嵌合不良进行抑制。
<实施方式4>
接下来，对实施方式4涉及的半导体装置1进行说明。图8是实施方式4涉及的半导体装置1所具有的框架2的第1框架部2b及其周边部的斜视图。图9是实施方式4涉及的半导体装置1所具有的框架2的分割部2c、2d及狭缝4的正视图。此外，在实施方式4中，对实施方式1～3中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图8所示，在实施方式4中，框架2的第1框架部2b中的各个分割部2c、2d在正视观察时为上底比下底长的梯形。因此，如图9所示，在分割部2d弹性变形为第2状态的状态下，处于分割部2c、2d之间的狭缝4在正视观察时为上底比下底短的梯形。由此，在通过焊料14进行连接时焊料14容易攀升至框架2中的形成有狭缝4的部位的侧面，框架2的连接性提高。这里，框架3的第1框架部3b中的分割部的形状也与框架2的第1框架部2b的情况相同。
如上所述，就实施方式4涉及的半导体装置1而言，第1框架部2b、3b中的各个分割部2c、2d在正视观察时为上底比下底长的梯形。因此，在通过焊料14、11进行连接时焊料14、11容易攀升至框架2、3中的形成有狭缝4的部位的侧面。由此，能够使框架2、3的连接性提高，并且容易进行框架2与导电图案15之间及框架3与半导体元件12之间的焊料14、11的量的外观确认。
虽然对本发明进行了详细说明，但上述的发明在全部的方面都只是例示，本发明并不限定于此。应当理解为，在不脱离本发明的范围的情况下，会设想到未例示的无数的变形例。
此外，可以将各实施方式自由地组合，对各实施方式适当进行变形、省略。
标号的说明
1半导体装置，2框架，2a第1框架部，2b第2框架部，2c、2d分割部，3框架，3a第1框架部，3b第2框架部，4狭缝，5切口，15导电图案，16绝缘基板，18壳体，19基座板。

Claims (5)

1.一种半导体装置，其具有：
基座板；
绝缘基板，其被固定于所述基座板之上，并且在该绝缘基板的上表面具有导电图案；
半导体元件，其搭载于所述导电图案之上；
壳体，其被固定于所述基座板，并且将所述绝缘基板及所述半导体元件围绕；以及
框架，其一个端部设置于所述壳体，另一个端部连接于所述导电图案或所述半导体元件的连接面，
所述框架具有：第1框架部，其在与所述连接面平行的方向上延伸且与所述连接面连接；以及第2框架部，其将所述壳体和所述第1框架部连接，
所述第1框架部被分割为多个分割部，
所述第1框架部的多个所述分割部之中的至少1个分割部为弹性部，该弹性部能够从以前端部位于比所述连接面靠下方处的方式倾斜的第1状态弹性变形为在与所述连接面平行的方向上延伸的第2状态，
所述弹性部在从所述第1状态弹性变形为所述第2状态的状态下与所述连接面连接。
2.根据权利要求1所述的半导体装置，其中，
在所述第1框架部的相邻的所述分割部之间形成狭缝，
所述狭缝从所述第1框架部的所述前端部形成至所述第2框架部中的所述第1框架部的周边部。
3.根据权利要求1或2所述的半导体装置，其中，
在所述弹性部的根端部的表面形成有小于或等于所述框架的厚度的1/3的切口。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
所述第1框架部中的各个所述分割部在正视观察时为上底比下底长的梯形。
5.一种半导体装置的制造方法，该半导体装置具有：基座板；绝缘基板，其被固定于所述基座板之上，并且在该绝缘基板的上表面具有导电图案；半导体元件，其搭载于所述导电图案之上；壳体，其被固定于所述基座板，并且将所述绝缘基板及所述半导体元件围绕；以及框架，其一个端部设置于所述壳体，另一个端部连接于所述导电图案或所述半导体元件的连接面，
所述框架具有：第1框架部，其在与所述连接面平行的方向上延伸且与所述连接面连接；以及第2框架部，其将所述壳体和所述第1框架部连接，
所述第1框架部被分割为多个分割部，
所述第1框架部的多个所述分割部之中的至少1个分割部为弹性部，该弹性部能够从以前端部位于比所述连接面靠下方处的方式倾斜的第1状态弹性变形为在与所述连接面平行的方向上延伸的第2状态，
该半导体装置的制造方法具有：
工序(a)，准备具有处于所述第1状态的所述弹性部的所述框架；以及
工序(b)，在使所述弹性部从所述第1状态弹性变形为所述第2状态的状态下，将所述第1框架部连接于所述连接面。
CN202080095409.XA 2020-02-07 2020-02-07 半导体装置及半导体装置的制造方法 Pending CN115053338A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/004722 WO2021157045A1 (ja) 2020-02-07 2020-02-07 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115053338A true CN115053338A (zh) 2022-09-13

Family

ID=77200563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080095409.XA Pending CN115053338A (zh) 2020-02-07 2020-02-07 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20220359325A1 (zh)
JP (1) JP7267469B2 (zh)
CN (1) CN115053338A (zh)
DE (1) DE112020006695T5 (zh)
WO (1) WO2021157045A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422696B2 (ja) 2021-02-09 2024-01-26 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261054A (ja) * 1991-02-05 1992-09-17 Mitsubishi Electric Corp 半導体パッケージのリード
JPH11177017A (ja) 1997-12-16 1999-07-02 Nippon Inter Electronics Corp 複合半導体装置
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP2008226920A (ja) 2007-03-08 2008-09-25 Sumitomo Electric Ind Ltd パワーモジュールの接続構造
JP4666185B2 (ja) * 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
JP6363825B2 (ja) * 2013-07-29 2018-07-25 新電元工業株式会社 半導体装置及びリードフレーム
JP6838298B2 (ja) 2016-06-22 2021-03-03 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20220359325A1 (en) 2022-11-10
WO2021157045A1 (ja) 2021-08-12
JP7267469B2 (ja) 2023-05-01
DE112020006695T5 (de) 2022-11-17
JPWO2021157045A1 (zh) 2021-08-12

Similar Documents

Publication Publication Date Title
US7762819B2 (en) Substrate connecting member and connecting structure
US6717275B2 (en) Semiconductor module
US7090502B2 (en) Board connecting component and three-dimensional connecting structure using thereof
US9564789B2 (en) Assembly having a substrate, an SMD component, and a lead frame part
KR101388792B1 (ko) 반도체 패키지 모듈
JP3396294B2 (ja) ケーブルコネクタ
US6940102B2 (en) Light-emitting diode and a method for its manufacture
JP5709739B2 (ja) パワー半導体装置
CN115053338A (zh) 半导体装置及半导体装置的制造方法
JP4599741B2 (ja) コネクタ
JP5845006B2 (ja) 電気接続構造
JP4930566B2 (ja) 中継基板、プリント基板ユニット、および、中継基板の製造方法
CN108257940B (zh) 半导体装置及其制造方法
US20110031004A1 (en) Board, mounting structure of surface mounting component, and electronic device
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2007103681A (ja) 半導体装置およびその製造方法
JP5574878B2 (ja) コンタクト及びコネクタ
KR102330375B1 (ko) 보호소자가 구비된 커넥터
JP4641762B2 (ja) 光半導体装置
JP5693387B2 (ja) コネクタ
JP2782640B2 (ja) 半導体装置の内部接続構造
KR101359346B1 (ko) 반도체 패키지 및 그의 제조 방법
JP2822984B2 (ja) 混成集積回路のシールド構造
JP3189807U (ja) コネクタ及びコネクタ装置
KR20230161672A (ko) 커넥터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination