DE112020006695T5 - Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112020006695T5
DE112020006695T5 DE112020006695.9T DE112020006695T DE112020006695T5 DE 112020006695 T5 DE112020006695 T5 DE 112020006695T5 DE 112020006695 T DE112020006695 T DE 112020006695T DE 112020006695 T5 DE112020006695 T5 DE 112020006695T5
Authority
DE
Germany
Prior art keywords
frame
state
divided
semiconductor device
frame portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112020006695.9T
Other languages
English (en)
Inventor
Takuya SHIRATSURU
Shoji Saito
Katsuhiko Kondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112020006695T5 publication Critical patent/DE112020006695T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

Die Aufgabe besteht darin, eine Technik bereitzustellen, die imstande ist, einen Fehler bei einer Anbringung einer Basisplatte und eines Gehäuses zu unterdrücken und die Anschlussfähigkeit eines Rahmens in einer Halbleitervorrichtung sicherzustellen. In einer Halbleitervorrichtung (1) umfasst ein Rahmen (2, 3) einen ersten Rahmenteilbereich (2b, 3b), der sich in einer Richtung parallel zu einer Verbindungsoberfläche erstreckt, um mit der Verbindungsoberfläche verbunden zu werden, und einen zweiten Rahmenteilbereich (2a, 3a), der ein Gehäuse (18) und den ersten Rahmenteilbereich (2b, 3b) verbindet. Die ersten Rahmenteilbereiche (2b, 3b) sind in eine Vielzahl geteilter Teilbereiche (2c und 2d) unterteilt. Zumindest ein geteilter Teilbereich (2d) in der Vielzahl geteilter Teilbereiche (2c, 2d) in den ersten Rahmenteilbereichen (2b, 3b) ist ein elastischer Teilbereich, der von einem ersten Zustand, in dem ein Spitzenendteilbereich so geneigt ist, dass er sich auf einer unteren Seite der Verbindungsoberfläche befindet, in einen zweiten Zustand, in dem sich der Spitzenendteilbereich in einer Richtung parallel zur Verbindungsoberfläche erstreckt, elastisch verformt werden kann. Der geteilte Teilbereich (2d) als der elastische Teilbereich ist mit der Verbindungsoberfläche verbunden, während er vom ersten Zustand in den zweiten Zustand elastisch verformt ist.

Description

  • Technisches Gebiet
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Hintergrundtechnik
  • Es gibt einen Fall, in dem in einer herkömmlichen Halbleitervorrichtung ein Eingriffs- bzw. Interferenzteilbereich in einem externen Verbindungsanschluss (der einem Leiterrahmen bzw. Rahmen entspricht) vorgesehen ist, um eine Belastung an einer Verbindungsposition zu reduzieren, an der der externe Verbindungsanschluss und eine leitfähige Struktur verbunden sind (siehe zum Beispiel Patentdokument 1).
  • Es gibt einen Fall, in dem eine Halbleitervorrichtung eine Struktur aufweist, in der ein Spitzenendteilbereich einer Metallverdrahtungsplatte (die einem Rahmen entspricht) in einem natürlichen Zustand zu einer niedrigeren Seite als ein rechter Winkel gerichtet ist und der Spitzenendteilbereich durch elastische Verformung gegen eine leitfähige Struktur gedrückt wird, wodurch er einen leitfähigen Kontakt mit der leitfähigen Struktur haben kann (siehe zum Beispiel Patentdokument 2).
  • Eine Abmessung eines distalen Spitzenendteilbereichs eines Hauptanschlusses (der einem Rahmen entspricht) ist so ausgelegt, dass er sich in einem normalen Zustand auf einer unteren Seite einer oberen Oberfläche einer leitfähigen Struktur befindet, sodass eine Federwirkung ausgeübt wird, wenn der distale Endteilbereich zum Zeitpunkt einer Montage verlötet wird. Das heißt, es gibt einen Fall, in dem eine Halbleitervorrichtung eine Struktur aufweist, in der eine obere Oberfläche einer leitfähigen Struktur und ein unterer Endteilbereich eines Hauptanschlusses gedrückt werden und miteinander Kontakt haben, sodass der untere Endteilbereich des Hauptanschlusses nicht geneigt ist, sondern die obere Oberfläche und der untere Endteilbereich an einer ganzen Oberfläche Kontakt miteinander haben (siehe zum Beispiel Patentdokument 3).
  • Dokumente nach dem Stand der Technik
  • Patentdokumente
    • Patentdokument 1: Offengelegte japanische Patentanmeldung Nr. 2017-228630
    • Patentdokument 2: Offengelegte japanische Patentanmeldung Nr. 2008-226920
    • Patentdokument 3: Offengelegte japanische Patentanmeldung Nr. 11-177017
  • Zusammenfassung
  • Durch die Erfindung zu lösendes Problem
  • Eine herkömmliche Halbleitervorrichtung hat das Problem, dass ein Verzug in einer Basisplatte aufgrund eines Unterschieds eines Wärmeausdehnungskoeffizienten zwischen einem isolierenden Substrat mit einer leitfähigen Struktur und der Basisplatte auftritt, da sich ein Rahmen und ein Halbleiterelement oder eine leitfähige Struktur in einem Hochtemperaturzustand befinden, wenn sie mittels Lötmetall verbunden werden, und ein Zwischenraum in einer Verbindungsoberfläche auftritt, wo der Rahmen und das Halbleiterelement oder die leitfähige Struktur verbunden werden, wodurch die Anschlussfähigkeit das Rahmens nicht sichergestellt werden kann.
  • Man geht davon aus, dass unter Berücksichtigung des Verzugs der Basisplatte im Hochtemperaturzustand die Länge des Rahmens vergrößert wird, um den Zwischenraum zwischen dem Rahmen und der Verbindungsoberfläche zu reduzieren, um die Verbindungs- bzw. Anschlussfähigkeit des Rahmens sicherzustellen. Jedoch besteht das Problem, dass, selbst wenn die Anschlussfähigkeit des Rahmens sichergestellt ist, ein Gehäuse durch einen Endteilbereich des Rahmens, der im Gehäuse vorgesehen ist, gezogen wird, da die Steifigkeit des Rahmens hoch ist, sodass bei der Anbringung der Basisplatte und des Gehäuses ein Fehler auftritt.
  • Dementsprechend besteht eine Aufgabe der vorliegenden Offenbarung darin, eine Technik bereitzustellen, die imstande ist, einen Fehler bei einer Anbringung des Basisplatte und des Gehäuses zu unterdrücken und die Anschlussfähigkeit des Rahmens in der Halbleitervorrichtung sicherzustellen.
  • Mittel zum Lösen des Problems
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst: eine Basisplatte; ein isolierendes Substrat, das auf der Basisplatte befestigt ist und eine leitfähige Struktur auf einer oberen Oberfläche aufweist; ein Halbleiterelement, das auf der leitfähigen Struktur montiert ist; ein Gehäuse, das an der Basisplatte befestigt ist und das isolierende Substrat und das Halbleiterelement umgibt; und einen Rahmen, der einen im Gehäuse angeordneten Endteilbereich und einen anderen Endteilbereich aufweist, der mit einer Verbindungsoberfläche der leitfähigen Struktur oder des Halbleiterelements verbunden ist, wobei der Rahmen einen ersten Rahmenteilbereich, der sich in einer Richtung parallel zur Verbindungsoberfläche erstreckt, um mit der Verbindungsoberfläche verbunden zu werden, und einen zweiten Rahmenteilbereich umfasst, der das Gehäuse und den ersten Rahmenteilbereich verbindet, der erste Rahmenteilbereich in eine Vielzahl geteilter Teilbereiche unterteilt ist, zumindest ein geteilter Teilbereich in der Vielzahl geteilter Teilbereiche im ersten Rahmenteilbereich ein elastischer Teilbereich ist, der von einem ersten Zustand, in dem ein Spitzenendteilbereich so geneigt ist, dass er auf einer unteren Seite der Verbindungsoberfläche liegt, in einen zweiten Zustand, in dem sich der Spitzenendteilbereich in einer Richtung parallel zur Verbindungsoberfläche erstreckt, elastisch verformt werden kann, und der elastische Teilbereich mit der Verbindungsoberfläche verbunden ist, während er vom ersten Zustand in den zweiten Zustand elastisch verformt ist.
  • Effekte der Erfindung
  • Gemäß der vorliegenden Offenbarung ist der elastische Teilbereich des Rahmens mit der Verbindungsoberfläche verbunden, während er vom ersten Zustand in den zweiten Zustand elastisch verformt ist, sodass, wenn in einem Hochtemperaturzustand in der Basisplatte ein Verzug auftritt, der elastische Teilbereich durch eine Rückstellkraft des elastischen Teilbereichs vom zweiten Zustand zum ersten Zustand zurückkehrt, wodurch er dem Verzug der Basisplatte folgt. Dementsprechend kann die Anschlussfähigkeit des Rahmens sichergestellt werden.
  • Darüber hinaus ist der erste Rahmenteilbereich in die Vielzahl geteilter Teilbereiche unterteilt, sodass die Steifigkeit des ersten Rahmenteilbereichs reduziert ist und ein Ziehen des Gehäuses durch einen Endteilbereich des Rahmens unterdrückt werden kann. Dementsprechend kann ein Fehler bei einer Anbringung der Basisplatte und des Gehäuses unterdrückt werden.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • [1] Eine Querschnittsansicht, die ein Beispiel einer Halbleitervorrichtung gemäß einer Ausführungsform 1 veranschaulicht.
    • [2] Eine Querschnittsansicht, die ein anderes Beispiel der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • [3] Eine Querschnittsansicht, die noch ein anderes Beispiel der Halbleitervorrichtung gemäß der Ausführungsform 1 veranschaulicht.
    • [4] Eine Seitenansicht eines ersten Rahmenteilbereichs eines Rahmens und eines peripheren Teilbereichs des ersten Rahmenteilbereichs, der in der Halbleitervorrichtung gemäß der Ausführungsform 1 enthalten ist.
    • [5] Eine perspektivische Ansicht des ersten Rahmenteilbereichs des Rahmens und des peripheren Teilbereichs des ersten Rahmenteilbereichs, der in der Halbleitervorrichtung gemäß der Ausführungsform 1 enthalten ist.
    • [6] Eine perspektivische Ansicht eines ersten Rahmenteilbereichs eines Rahmens und eines peripheren Teilbereichs des ersten Rahmenteilbereichs, der in einer Halbleitervorrichtung gemäß einer Ausführungsform 2 enthalten ist.
    • [7] Eine Querschnittsansicht eines Gehäuses und eines Rahmens, der in einer Halbleitervorrichtung gemäß einer Ausführungsform 3 enthalten ist.
    • [8] Eine perspektivische Ansicht eines ersten Rahmenteilbereichs eines Rahmens und eines peripheren Teilbereichs des ersten Rahmenteilbereichs, der in einer Halbleitervorrichtung gemäß einer Ausführungsform 4 enthalten ist.
    • [9] Eine Vorderansicht eines geteilten Teilbereichs des Rahmens und eines Schlitzes, die in der Halbleitervorrichtung gemäß der Ausführungsform 4 enthalten sind.
  • Beschreibung der Ausführungsform(en)
  • <Ausführungsform 1>
  • Eine Ausführungsform 1 wird hier im Folgenden unter Verwendung der Zeichnungen beschrieben. 1 ist eine Querschnittsansicht, die ein Beispiel einer Halbleitervorrichtung 1 gemäß der Ausführungsform 1 veranschaulicht. 2 ist eine Querschnittsansicht, die ein anderes Beispiel der Halbleitervorrichtung 1 gemäß der Ausführungsform 1 veranschaulicht. 3 ist eine Querschnittsansicht, die noch ein weiteres Beispiel der Halbleitervorrichtung 1 gemäß der Ausführungsform 1 veranschaulicht.
  • Wie in 1 veranschaulicht ist, weist die Halbleitervorrichtung 1 eine Basisplatte 19, ein isolierendes Substrat 16, ein Halbleiterelement 12, ein Gehäuse 18 und Leiterrahmen bzw. Rahmen 2 und 3 auf.
  • Die Basisplatte 19 besteht aus einem Metall wie etwa beispielsweise Kupfer und hat in Draufsicht eine rechteckige Form. Das isolierende Substrat 16 besteht beispielsweise aus Epoxidharz und ist über ein Lötmetall 17 an einer oberen Oberfläche der Basisplatte 19 befestigt. Das isolierende Substrat 16 weist auf seiner oberen Oberfläche eine beispielsweise aus Kupfer bestehende leitfähige Struktur 15 auf.
  • Das Halbleiterelement 12 ist über ein Lötmetall 13 auf einer oberen Oberfläche der leitfähigen Struktur 15 montiert. Das Gehäuse 18 ist in Draufsicht in eine rechteckige, rahmenartige Form ausgebildet und in einem peripheren Randteilbereich der oberen Oberfläche der Basisplatte 19 angebracht. Die Basisplatte 19 umgibt das isolierende Substrat 16 und das Halbleiterelement 12. Ein innerer Teilbereich des Gehäuses 18 ist beispielsweise mit einem aus thermoplastischem Harz bestehenden Versiegelungsharz (dessen Veranschaulichung weggelassen ist) gefüllt, und das Versiegelungsharz versiegelt den inneren Teil des Gehäuses 18.
  • Die Rahmen 2 und 3 werden beispielsweise von einer dünnen Kupferplatte gebildet. Ein Endteilbereich des Rahmens 2 ist auf einem oberen Teilbereich des Gehäuses 18 angeordnet, und dessen anderer Endteilbereich ist über ein Lötmetall 14 mit der oberen Oberfläche der leitfähigen Struktur 15 als Verbindungsoberfläche verbunden. Ein Endteilbereich des Rahmens 3 ist auf dem oberen Teilbereich des Gehäuses 18 angeordnet, und dessen anderer Endteilbereich ist über ein Lötmetall 11 mit einer Elektrode des Halbleiterelements 12 als Verbindungsoberfläche verbunden.
  • Konkret umfasst der Rahmen 2 einen ersten Rahmenteilbereich 2b und einen zweiten Rahmenteilbereich 2a. Der erste Rahmenteilbereich 2b umfasst den anderen Endteilbereich des Rahmens 2. Der erste Rahmenteilbereich 2b erstreckt sich in einer Richtung parallel zur oberen Oberfläche der leitfähigen Struktur 15 als die Verbindungsoberfläche, um mit der Verbindungsoberfläche verbunden zu werden. Der zweite Rahmenteilbereich 2a umfasst einen Endteilbereich des Rahmens 2, um das Gehäuse 18 und den ersten Rahmenteilbereich 2b zu verbinden. Der zweite Rahmenteilbereich 2a ist in einer Querschnittsansicht in eine L-artige Form ausgebildet, die aus einem sich in einer Rechts-Links-Richtung erstreckenden horizontalen Teilbereich und einem vertikalen Teilbereich zusammengesetzt ist, der sich vom anderen Endteilbereich des horizontalen Teilbereichs in 1 zu einer unteren Seite erstreckt.
  • Der Rahmen 3 umfasst einen ersten Rahmenteilbereich 3b und einen zweiten Rahmenteilbereich 3a. Der erste Rahmenteilbereich 3b umfasst den anderen Endteilbereich des Rahmens 3. Der erste Rahmenteilbereich 3b erstreckt sich in einer Richtung parallel zur Elektrode des Halbleiterelements 12 als die Verbindungsoberfläche, um mit der Verbindungsoberfläche verbunden zu werden. Der zweite Rahmenteilbereich 3a umfasst einen Endteilbereich des Rahmens 3, um das Gehäuse 18 und den ersten Rahmenteilbereich 3b zu verbinden. Der zweite Rahmenteilbereich 3a ist in einer Querschnittsansicht in eine L-artige Form ausgebildet, die aus einem sich in einer Rechts-Links-Richtung erstreckenden horizontalen Teilbereich und einem vertikalen Teilbereich zusammengesetzt ist, der sich vom anderen Endteilbereich des horizontalen Teilbereichs in 1 zu einer unteren Seite erstreckt.
  • Wie in 2 veranschaulicht ist, kann die leitfähige Struktur 15 in zwei Teilbereiche unterteilt sein, und in diesem Fall können die beiden leitfähigen Strukturen 15 durch einen Draht 20 verbunden sein. Wie in 3 veranschaulicht ist, können die beiden leitfähigen Strukturen 15 über ein Lötmetall 22 durch einen Rahmen 21 verbunden sein.
  • Als Nächstes wird der erste Rahmenteilbereich 2b des Rahmens 2 unter Verwendung von 4 und 5 im Detail beschrieben. 4 ist eine Seitenansicht des ersten Rahmenteilbereichs 2b des Rahmens 2 und eines peripheren Teilbereichs des ersten Rahmenteilbereichs 2b, der in der Halbleitervorrichtung 1 gemäß der Ausführungsform 1 enthalten ist. 5 ist eine perspektivische Ansicht des ersten Rahmenteilbereichs 2b des Rahmens 2 und des peripheren Teilbereichs des ersten Rahmenteilbereichs 2b, der in der Halbleitervorrichtung 1 gemäß der Ausführungsform 1 enthalten ist. Der erste Rahmenteilbereich 3b des Rahmens 3 weist die gleiche Konfiguration wie der erste Rahmenteilbereich 2b des Rahmens 2 auf, sodass die Beschreibung des ersten Rahmenteilbereichs 3b des Rahmens 3 weggelassen ist. Das Gleiche gilt für die Ausführungsformen 2 bis 4.
  • Wie in 4 und 5 veranschaulicht ist, ist der erste Rahmenteilbereich 2b in zwei geteilte Teilbereiche 2c und 2d unterteilt. Der geteilte Teilbereich 2c erstreckt sich in einer Richtung parallel zur Verbindungsoberfläche. Der geteilte Teilbereich 2d ist ein elastischer Teilbereich, der von einem ersten Zustand (einem in 4 und 5 veranschaulichten Zustand), in dem ein Spitzenendteilbereich so geneigt ist, dass er auf einer unteren Seite der Verbindungsoberfläche liegt, in einen zweiten Zustand (einen in 1 veranschaulichten Zustand), in dem sich der Spitzenendteilbereich in einer Richtung parallel zur Verbindungsoberfläche erstreckt, elastisch verformt werden kann.
  • Als Nächstes wird eine Verbindung des ersten Rahmenteilbereichs 2b mit der Verbindungsoberfläche beschrieben. Zunächst wird der Rahmen 2 mit dem geteilten Teilbereich 2d im ersten Zustand vorbereitet. Als Nächstes wird der geteilte Teilbereich 2c unter Verwendung des Lötmetalls 14 mit der Verbindungsoberfläche verbunden und wird der geteilte Teilbereich 2d unter Verwendung des Lötmetalls 14 mit der Verbindungsoberfläche verbunden, während der geteilte Teilbereich 2d vom ersten Zustand in den zweiten Zustand elastisch verformt wird, sodass der erste Rahmenteilbereich 2b mit der Verbindungsoberfläche verbunden wird.
  • Wenn der Rahmen 2 und die leitfähige Struktur 15 durch das Lötmetall 14 verbunden werden, tritt in der Basisplatte 19 aufgrund eines Unterschieds eines Wärmeausdehnungskoeffizienten zwischen dem isolierenden Substrat 16 und der Basisplatte 19 ein Verzug auf, da sie in einem Hochtemperaturzustand verbunden werden. Zu dieser Zeit kehrt der geteilte Teilbereich 2d durch eine Rückstellkraft des geteilten Teilbereichs 2d vom zweiten Zustand in den ersten Zustand zurück, wodurch er dem Verzug der Basisplatte 19 im Hochtemperaturzustand folgt.
  • Ein Schlitz 4 ist zwischen den einander benachbarten geteilten Teilbereichen 2c und 2d im ersten Rahmenteilbereich 2b ausgebildet. Der Schlitz 4 ist so ausgebildet, dass er sich von einem Spitzenendteilbereich zu einem Basisendteilbereich des ersten Rahmenteilbereichs 2b erstreckt. Der erste Rahmenteilbereich 2b ist durch den Schlitz 4 in zwei Teilbereiche unterteilt, sodass die Steifigkeit des ersten Rahmenteilbereichs 2b abnimmt.
  • Der erste Rahmenteilbereich 2b kann hierin in drei oder mehr Teilbereiche unterteilt sein. In diesem Fall reicht es aus, dass zumindest ein geteilter Teilbereich in der Vielzahl geteilter Teilbereiche im ersten Rahmenteilbereich 2b ein elastischer Teilbereich ist. Die Steifigkeit des ersten Rahmenteilbereichs 2b kann weiter reduziert werden, indem die Anzahl der geteilten Teilbereiche erhöht wird.
  • Wie oben beschrieben wurde, umfasst die Halbleitervorrichtung 1 gemäß der Ausführungsform 1: die Basisplatte 19, das isolierende Substrat 16, das auf der Basisplatte 19 befestigt ist und die leitfähige Struktur 15 auf der oberen Oberfläche aufweist; das Halbleiterelement 12, das auf der leitfähigen Struktur 15 montiert ist; das Gehäuse 18, das an der Basisplatte 19 befestigt ist und das isolierende Substrat 16 und das Halbleiterelement 12 umgibt; und die Rahmen 2 und 3, die jeweils einen im Gehäuse 18 angeordneten Endteilbereich und den anderen Endteilbereich aufweisen, der mit der Verbindungsoberfläche der leitfähigen Struktur 15 oder des Halbleiterelements 12 verbunden ist. Die Rahmen 2 und 3 umfassen die ersten Rahmenteilbereiche 2b und 3b, die sich in der Richtung parallel zur Verbindungsoberfläche erstrecken, um mit den Verbindungsoberflächen verbunden zu werden, und die zweiten Rahmenteilbereiche 2a und 3a, die das Gehäuse 18 und die ersten Rahmenteilbereiche 2b und 3b verbinden, wobei die ersten Rahmenteilbereiche 2b und 3b in die Vielzahl geteilter Teilbereiche 2c und 2d unterteilt sind, zumindest ein geteilter Teilbereich 2d in der Vielzahl geteilter Teilbereiche 2c und 2d in den ersten Rahmenteilbereichen 2b und 3b der elastische Teilbereich ist, der vom ersten Zustand, in dem der Spitzenendteilbereich so geneigt ist, dass er auf der unteren Seite der Verbindungsoberfläche liegt, in den zweiten Zustand, in dem sich der Spitzenendteilbereich in der Richtung parallel zur Verbindungsoberfläche erstreckt, elastisch verformt werden kann und der geteilte Teilbereich 2d als der elastische Teilbereich mit der Verbindungsoberfläche verbunden ist, während er vom ersten Zustand in den zweiten Zustand elastisch verformt ist.
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform 1 umfasst: einen Schritt (a) zum Vorbereiten der Rahmen 2 und 3 mit dem elastischen Teilbereich im ersten Zustand; und einen Schritt (b) zum Verbinden der ersten Rahmenteilbereiche 2b und 3b mit den Verbindungsoberflächen, während der elastische Teilbereich vom ersten Zustand in den zweiten Zustand elastisch verformt wird.
  • Dementsprechend ist der geteilte Teilbereich 2d als der elastische Teilbereich der Rahmen 2 und 3 mit der Verbindungsoberfläche verbunden, während er vom ersten Zustand in den zweiten Zustand elastisch verformt ist, sodass, wenn in der Basisplatte 19 in einem Hochtemperaturzustand ein Verzug auftritt, der geteilte Teilbereich 2d durch eine Rückstellkraft des geteilten Teilbereichs 2d vom zweiten Zustand zum ersten Zustand zurückkehrt, wodurch er dem Verzug der Basisplatte 19 folgt. Dementsprechend kann die Anschlussfähigkeit der Rahmen 2 und 3 sichergestellt werden.
  • Darüber hinaus sind die ersten Rahmenteilbereiche 2b und 3b in die Vielzahl geteilter Teilbereiche 2c und 2d unterteilt, sodass die Steifigkeit der ersten Rahmenteilbereiche 2b und 3b reduziert ist und ein Ziehen des Gehäuses 18 durch einen Endteilbereich der Rahmen 2 und 3 unterdrückt werden kann. Dementsprechend kann ein Fehler bei einer Anbringung der Basisplatte 19 und des Gehäuses 18 unterdrückt werden. Gemäß der obigen Konfiguration kann die Ausbeute der Halbleitervorrichtung 1 erhöht werden.
  • Die Lötmetalle 14 und 11 erstrecken sich entlang seitlichen Oberflächen von Positionen, an denen der Schlitz 4 ausgebildet ist, in jedem der ersten Rahmenteilbereiche 2b und 3b der Rahmen 2 und 3, sodass ein äußeres Erscheinungsbild einer Menge der Lötmetalle 14 und 11, die sich zwischen dem Rahmen 2 und der leitfähigen Struktur 15 und zwischen dem Rahmen 3 und dem Halbleiterelement 12 befinden, leicht bestätigt werden kann.
  • <Ausführungsform 2>
  • Die Halbleitervorrichtung 1 gemäß einer Ausführungsform 2 wird als Nächstes beschrieben. 6 ist eine perspektivische Ansicht des ersten Rahmenteilbereichs 2b des Rahmens 2 und des peripheren Teilbereichs des ersten Rahmenteilbereichs 2b, der in der Halbleitervorrichtung gemäß der Ausführungsform 2 enthalten ist. Bei der Beschreibung in der Ausführungsform 2 sind den gleichen Bestandteilelementen wie jenen, die in der Ausführungsform 1 beschrieben wurden, die gleichen Bezugsziffern zugeordnet, und deren Beschreibung wird weggelassen.
  • Wie in 6 veranschaulicht ist, ist in der Ausführungsform 2 der Schlitz 4 so ausgebildet, dass er sich vom Spitzenendteilbereich des ersten Rahmenteilbereichs 2b zu einem peripheren Teilbereich des ersten Rahmenteilbereichs 2b im zweiten Rahmenteilbereich 2a erstreckt. Konkret ist der Schlitz 4 so ausgebildet, dass er sich vom Spitzenendteilbereich des ersten Rahmenteilbereichs 2b zu einem unteren Teilbereich eines vertikalen Teils des zweiten Rahmenteilbereichs 2a erstreckt, und die Länge des Schlitzes 4 ist länger als jene im Fall der Ausführungsform 1. Dementsprechend kann die Steifigkeit des ersten Rahmenteilbereichs 2b weiter reduziert werden. Der im Rahmen 3 ausgebildete Schlitz 4 ist hierin ebenfalls so ausgebildet, dass er so lang wie der im Rahmen 2 ausgebildete Schlitz 4 ist.
  • Wie oben beschrieben wurde, ist in der Halbleitervorrichtung 1 gemäß der Ausführungsform 2 der Schlitz 4 zwischen den einander benachbarten geteilten Teilbereichen in den ersten Rahmenteilbereichen 2b und 3b ausgebildet, und der Schlitz 4 ist so ausgebildet, dass er sich von den Spitzenendteilbereichen der ersten Rahmenteilbereiche 2b und 3b zu den peripheren Teilbereichen der ersten Rahmenteilbereiche 2b und 3b in den zweiten Rahmenteilbereichen 2a und 3a erstreckt.
  • Dementsprechend kann die Steifigkeit der ersten Rahmenteilbereiche 2b und 3b weiter reduziert werden, sodass ein Fehler bei einer Anbringung der Basisplatte 19 und des Gehäuses 18 weiter unterdrückt werden kann.
  • <Ausführungsform 3>
  • Die Halbleitervorrichtung 1 gemäß einer Ausführungsform 3 wird als Nächstes beschrieben. 7 ist eine Querschnittsansicht des Gehäuses 18 und des Rahmens 2, die in der Halbleitervorrichtung 1 gemäß der Ausführungsform 3 enthalten sind. In 7 ist hierin zur einfachen Betrachtung der Zeichnung eine Veranschaulichung des geteilten Teilbereichs 2c weggelassen. In der Beschreibung in der Ausführungsform 3 sind dieselben Bezugsziffern denselben Bestandteilelementen wie jenen, die in den Ausführungsformen 1 und 2 beschrieben wurden, zugeordnet, und deren Beschreibung wird weggelassen.
  • Wie in 7 veranschaulicht ist, ist in der Ausführungsform 3 eine Kerbe 5 so ausgebildet, dass sie sich in einer Breitenrichtung einer Oberfläche eines Basisendteilbereichs des geteilten Teilbereichs 2d des Rahmens 2 erstreckt. Die Kerbe 5 ist so ausgebildet, dass sie eine Dicke von 1/3 oder weniger einer Dicke des Rahmens 2 hat. Dementsprechend kann die Steifigkeit des Rahmens 2 weiter reduziert werden. Die Kerbe 5 ist hierin auch im ersten Rahmenteilbereich 3b des Rahmens 3 ausgebildet.
  • Wie oben beschrieben wurde, ist in der Halbleitervorrichtung 1 gemäß der Ausführungsform 3 die Kerbe 5 mit der Dicke von 1/3 oder weniger der Dicke der Rahmen 2 und 3 in der Oberfläche des Basisendteilbereichs des geteilten Teilbereichs 2d der Rahmen 2 und 3 ausgebildet. Dementsprechend kann die Steifigkeit der Rahmen 2 und 3 weiter reduziert werden, sodass ein Fehler bei einer Anbringung der Basisplatte 19 und des Gehäuses 18 weiter unterdrückt werden kann.
  • <Ausführungsform 4>
  • Die Halbleitervorrichtung 1 gemäß einer Ausführungsform 4 wird als Nächstes beschrieben. 8 ist eine perspektivische Ansicht des ersten Rahmenteilbereichs 2b des Rahmens 2 und des peripheren Teilbereichs des ersten Rahmenteilbereichs 2b, der in der Halbleitervorrichtung 1 gemäß der Ausführungsform 4 enthalten ist. 9 ist eine Vorderansicht der geteilten Teilbereiche 2c und 2d und des Schlitzes 4, die in der Halbleitervorrichtung 1 gemäß der Ausführungsform 4 enthalten sind. Bei der Beschreibung in der Ausführungsform 4 sind dieselben Bezugsziffern denselben Bestandteilelementen wie jenen, die in den Ausführungsformen 1 bis 3 beschrieben wurden, zugeordnet, und deren Beschreibung wird weggelassen.
  • Wie in 8 veranschaulicht ist, hat in der Ausführungsform 4 jeder der geteilten Teilbereiche 2c und 2d im ersten Rahmenteilbereich 2b des Rahmens 2 eine Trapezform mit einer oberen Basis, die in einer Vorderansicht länger als eine untere Basis ist. Wie in 9 veranschaulicht ist, hat somit in einem Zustand, in dem der geteilte Teilbereich 2d in den zweiten Zustand elastisch verformt ist, der zwischen den geteilten Teilbereichen 2c und 2d gelegene Schlitz 4 eine Trapezform mit einer oberen Basis, die in einer Vorderansicht kürzer als eine untere Basis ist. Dementsprechend erstreckt sich zum Zeitpunkt einer Verbindung durch das Lötmetall 14 das Lötmetall 14 entlang der seitlichen Oberfläche der Position, an der der Schlitz 4 im Rahmen 2 ausgebildet ist, und ist die Anschlussfähigkeit des Rahmens 2 verbessert. Die Form des geteilten Teilbereichs im ersten Rahmenteilbereich 3b des Rahmens 3 ist hierin ebenfalls ähnlich dem ersten Rahmenteilbereich 2b des Rahmens 2.
  • Wie oben beschrieben wurde, weist in der Halbleitervorrichtung 1 gemäß der Ausführungsform 4 jeder der geteilten Teilbereiche 2c und 2d in den ersten Rahmenteilbereichen 2b und 3b eine Trapezform mit der oberen Basis, die in einer Vorderansicht länger als die untere Basis ist, auf. Dementsprechend erstrecken sich zur Zeit einer Verbindung durch die Lötmetalle 14 und 11 die Lötmetalle 14 und 11 einfach entlang den seitlichen Oberflächen der Positionen, an denen der Schlitz 4 in den Rahmen 2 und 3 ausgebildet ist. Dementsprechend kann die Anschlussfähigkeit der Rahmen 2 und 3 verbessert werden und kann ein äußeres Erscheinungsbild der Menge der Lötmetalle 14 und 11, die sich zwischen dem Rahmen 2 und der leitfähigen Struktur 15 und zwischen dem Rahmen 3 und dem Halbleiterelement 12 befinden, einfach bestätigt werden.
  • Obgleich die vorliegende Offenbarung im Detail oben beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und schränkt die Offenbarung nicht ein. Es versteht sich daher, dass zahlreiche Modifikationen konzipiert werden können, ohne vom Umfang der Offenbarung abzuweichen.
  • Jede Ausführungsform kann beliebig kombiniert werden, oder jede Ausführungsform kann geeignet variiert oder weggelassen werden.
  • Bezugszeichenliste
    • 1
    Halbleitervorrichtung,
    2
    Rahmen,
    2a
    zweiter Rahmenteilbereich,
    2b
    erster Rahmenteilbereich,
    2c, 2d
    geteilter Teilbereich,
    3
    Rahmen,
    3a
    zweiter Rahmenteilbereich,
    3b
    erster Rahmenteilbereich,
    4
    Schlitz,
    5
    Kerbe,
    15
    leitfähige Struktur,
    16
    isolierendes Substrat,
    18
    Gehäuse,
    19
    Basisplatte
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2017228630 [0004]
    • JP 2008226920 [0004]
    • JP 11177017 [0004]

Claims (5)

  1. Halbleitervorrichtung, aufweisend: eine Basisplatte; ein isolierendes Substrat, das auf der Basisplatte befestigt ist und eine leitfähige Struktur auf einer oberen Oberfläche aufweist; ein Halbleiterelement, das auf der leitfähigen Struktur montiert ist; ein Gehäuse, das an der Basisplatte befestigt ist und das isolierende Substrat und das Halbleiterelement umgibt; und einen Rahmen, der einen im Gehäuse angeordneten Endteilbereich und einen anderen Endteilbereich aufweist, der mit einer Verbindungsoberfläche der leitfähigen Struktur oder des Halbleiterelements verbunden ist, wobei der Rahmen einen ersten Rahmenteilbereich, der sich in einer Richtung parallel zur Verbindungsoberfläche erstreckt, um mit der Verbindungsoberfläche verbunden zu werden, und einen zweiten Rahmenteilbereich umfasst, der das Gehäuse und den ersten Rahmenteilbereich verbindet, der erste Rahmenteilbereich in eine Vielzahl geteilter Teilbereiche unterteilt ist, zumindest ein geteilter Teilbereich in der Vielzahl geteilter Teilbereiche im ersten Rahmenteilbereich ein elastischer Teilbereich ist, der von einem ersten Zustand, in dem ein Spitzenendteilbereich so geneigt ist, dass er auf einer unteren Seite der Verbindungsoberfläche liegt, in einen zweiten Zustand, in dem sich der Spitzenendteilbereich in einer Richtung parallel zur Verbindungsoberfläche erstreckt, elastisch verformt werden kann, und der elastische Teilbereich mit der Verbindungsoberfläche verbunden ist, während er vom ersten Zustand in den zweiten Zustand elastisch verformt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei ein Schlitz zwischen den einander benachbarten geteilten Teilbereichen im ersten Rahmenteilbereich ausgebildet ist und der Schlitz so ausgebildet ist, dass er sich vom Spitzenendteilbereich des ersten Rahmenteilbereichs zu einem peripheren Teilbereich des ersten Rahmenteilbereichs im zweiten Rahmenteilbereich erstreckt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Kerbe mit einer Dicke von 1/3 oder weniger einer Dicke des Rahmens in einer Oberfläche eines Basisendteilbereichs des elastischen Teilbereichs ausgebildet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei jeder der geteilten Teilbereiche im ersten Rahmenteilbereich eine Trapezform mit einer oberen Basis, die in einer Vorderansicht länger als eine untere Basis ist, aufweist.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung, die umfasst: eine Basisplatte, ein isolierendes Substrat, das auf der Basisplatte befestigt ist und eine leitfähige Struktur auf einer oberen Oberfläche aufweist; ein Halbleiterelement, das auf der leitfähigen Struktur montiert ist; ein Gehäuse, das an der Basisplatte befestigt ist und das isolierende Substrat und das Halbleiterelement umgibt; und einen Rahmen, der einen im Gehäuse angeordneten Endteilbereich und einen anderen Endteilbereich aufweist, der mit einer Verbindungsoberfläche der leitfähigen Struktur oder des Halbleiterelements verbunden ist, wobei der Rahmen einen ersten Rahmenteilbereich, der sich in einer Richtung parallel zur Verbindungsoberfläche erstreckt, um mit der Verbindungsoberfläche verbunden zu werden, und einen zweiten Rahmenteilbereich umfasst, der das Gehäuse und den ersten Rahmenteilbereich verbindet, der erste Rahmenteilbereich in eine Vielzahl geteilter Teilbereiche unterteilt ist und zumindest ein geteilter Teilbereich in der Vielzahl geteilter Teilbereiche im ersten Rahmenteilbereich ein elastischer Teilbereich ist, der von einem ersten Zustand, in dem ein Spitzenendteilbereich so geneigt ist, dass er auf einer unteren Seite der Verbindungsoberfläche liegt, in einen zweiten Zustand, in dem sich der Spitzenendteilbereich in einer Richtung parallel zur Verbindungsoberfläche erstreckt, elastisch verformt werden kann, wobei das Verfahren aufweist: (a) Vorbereiten des Rahmens mit dem elastischen Teilbereich im ersten Zustand; und (b) Verbinden des ersten Rahmenteilbereichs mit der Verbindungsoberfläche, während der elastische Teilbereich vom ersten Zustand in den zweiten Zustand elastisch verformt wird.
DE112020006695.9T 2020-02-07 2020-02-07 Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung Granted DE112020006695T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/004722 WO2021157045A1 (ja) 2020-02-07 2020-02-07 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112020006695T5 true DE112020006695T5 (de) 2022-11-17

Family

ID=77200563

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020006695.9T Granted DE112020006695T5 (de) 2020-02-07 2020-02-07 Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20220359325A1 (de)
JP (1) JP7267469B2 (de)
CN (1) CN115053338A (de)
DE (1) DE112020006695T5 (de)
WO (1) WO2021157045A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422696B2 (ja) * 2021-02-09 2024-01-26 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177017A (ja) 1997-12-16 1999-07-02 Nippon Inter Electronics Corp 複合半導体装置
JP2008226920A (ja) 2007-03-08 2008-09-25 Sumitomo Electric Ind Ltd パワーモジュールの接続構造
JP2017228630A (ja) 2016-06-22 2017-12-28 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261054A (ja) * 1991-02-05 1992-09-17 Mitsubishi Electric Corp 半導体パッケージのリード
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP4666185B2 (ja) * 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
JP6363825B2 (ja) * 2013-07-29 2018-07-25 新電元工業株式会社 半導体装置及びリードフレーム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177017A (ja) 1997-12-16 1999-07-02 Nippon Inter Electronics Corp 複合半導体装置
JP2008226920A (ja) 2007-03-08 2008-09-25 Sumitomo Electric Ind Ltd パワーモジュールの接続構造
JP2017228630A (ja) 2016-06-22 2017-12-28 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2021157045A1 (de) 2021-08-12
WO2021157045A1 (ja) 2021-08-12
CN115053338A (zh) 2022-09-13
US20220359325A1 (en) 2022-11-10
JP7267469B2 (ja) 2023-05-01

Similar Documents

Publication Publication Date Title
DE69423360T2 (de) Verbindungsvorrichtung zur elektrischen verbindung zwischen leiterplattenähnlichen elementen
DE102007008109B4 (de) Trägerplattenanordnung
DE69905337T2 (de) Elektrische Filterverbindergruppe mit einem Kontakt und einer Filterschaltungsgruppe
DE19709911B4 (de) Verfahren zum Ultraschallbonden eines Leiters eines Anschlußrahmens und Anschlußrahmenklemme zum Klemmen eines Anschlußrahmens beim Bonden
DE102008030101A1 (de) Lötanschlusselement
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE7022540U (de) Steckkontakt
DE212019000110U1 (de) Halbleiterbauteil
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19500655B4 (de) Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
DE2724236A1 (de) Loetfreies elektrisches kontaktstueck und verfahren zu seiner herstellung
DE112015003374B4 (de) Schaltungsanordnung
DE102013018518A1 (de) IC-Modul für unterschiedliche Verbindungstechniken
DE112020006695T5 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE112016000586T5 (de) Schaltungsanordnung
DE112016005773T5 (de) Anschlusspassstück und Verbinder
DE19732807B4 (de) Integriertes Schaltungsbauelement
DE112019003609T5 (de) Nebenschlusswiderstand und Nebenschlusswiderstands-Montagestruktur
DE102018124322A1 (de) Baugruppe einer elektrischen Einrichtung und Verfahren zum Herstellen einer solchen Baugruppe
DE102006058695B4 (de) Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement
DE102008045408A1 (de) Befestigungsstruktur für eine elektronische Vorrichtung und Verfahren zum Herstellen derselben
DE102008036090A1 (de) Elektrische Kontaktpaarung
DE3542464A1 (de) Anschlusseinrichtung
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE102020133968A1 (de) Elektrische anschlussanordnung mit vergrössertem kontaktbereich

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division