JP2822984B2 - 混成集積回路のシールド構造 - Google Patents
混成集積回路のシールド構造Info
- Publication number
- JP2822984B2 JP2822984B2 JP8167683A JP16768396A JP2822984B2 JP 2822984 B2 JP2822984 B2 JP 2822984B2 JP 8167683 A JP8167683 A JP 8167683A JP 16768396 A JP16768396 A JP 16768396A JP 2822984 B2 JP2822984 B2 JP 2822984B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- shield
- circuit board
- shield cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は混成集積回路のシー
ルド構造に関し、特に表面実装構造及びリードレス構造
の混成集積回路のＥＭＩ（電磁波障害）対策のシールド
構造に関するものである。
ルド構造に関し、特に表面実装構造及びリードレス構造
の混成集積回路のＥＭＩ（電磁波障害）対策のシールド
構造に関するものである。
【０００２】
【従来の技術】従来の電子部品実装済の基板のシールド
構造としては、シールドケースと蓋を具備する構造（特
開昭６２−２７１４９９号公報）のものが知られてい
る。以下図４を用いて説明する。
構造としては、シールドケースと蓋を具備する構造（特
開昭６２−２７１４９９号公報）のものが知られてい
る。以下図４を用いて説明する。
【０００３】図４の従来例の斜視図に於いて、マザーボ
ード５上にリード線あるいはコネクタにより電気部品２
１が実装されたサブ基板２２を、４コーナ上端に各々切
欠き部２３Ａを設けたシールドケース２３上に４コーナ
を嵌合して配置し、掛り止め半田付け片２４により保持
した後、シールドケース２３に設けた突出部２５とシー
ルドケースの蓋２６に設けた孔２７との嵌合によりシー
ルドケースの蓋２６を装着し、２段構造で取り付け全体
を安定にシールドするものである。
ード５上にリード線あるいはコネクタにより電気部品２
１が実装されたサブ基板２２を、４コーナ上端に各々切
欠き部２３Ａを設けたシールドケース２３上に４コーナ
を嵌合して配置し、掛り止め半田付け片２４により保持
した後、シールドケース２３に設けた突出部２５とシー
ルドケースの蓋２６に設けた孔２７との嵌合によりシー
ルドケースの蓋２６を装着し、２段構造で取り付け全体
を安定にシールドするものである。
【０００４】また簡易な手段として、シールドケースの
蓋のみを直接マザボードに半田付けし、マザボード上の
接地パターンに半田付け接続し固定接地する構造が取ら
れていた。
蓋のみを直接マザボードに半田付けし、マザボード上の
接地パターンに半田付け接続し固定接地する構造が取ら
れていた。
【０００５】
【発明が解決しようとする課題】この従来のシールド構
造は、ケースと蓋という２分割構造である為、取り付け
工数及び初期費用で難点があった。またシールドケース
が完全にマザーボードと接触する為、マザボード上で配
線の制約が生ずる。また、サブ基板とシールドケースと
の接続は半田付け作業により実現する為、自動化が困難
で洗浄作業も必要となっていた。さらに、サブ基板をマ
ザーボード上より隔間をとり保持した２段構造である事
より、両基板を接続するコネクタやリード線を必要とす
る為、結果として高さ寸法を要し小型化ができないとい
う問題点があった。
造は、ケースと蓋という２分割構造である為、取り付け
工数及び初期費用で難点があった。またシールドケース
が完全にマザーボードと接触する為、マザボード上で配
線の制約が生ずる。また、サブ基板とシールドケースと
の接続は半田付け作業により実現する為、自動化が困難
で洗浄作業も必要となっていた。さらに、サブ基板をマ
ザーボード上より隔間をとり保持した２段構造である事
より、両基板を接続するコネクタやリード線を必要とす
る為、結果として高さ寸法を要し小型化ができないとい
う問題点があった。
【０００６】本発明の第１の目的は、取付けが容易で自
動化ができ、かつ小型化できる混成集積回路のシールド
構造を提供することにある。
動化ができ、かつ小型化できる混成集積回路のシールド
構造を提供することにある。
【０００７】本発明の第２の目的は、初期費用が少な
く、かつマザーボード上での配線の設計の自由度を大き
くできる混成集積回路のシールド構造を提供することに
ある。
く、かつマザーボード上での配線の設計の自由度を大き
くできる混成集積回路のシールド構造を提供することに
ある。
【０００８】
【課題を解決するための手段】本発明による混成集積回
路のシールド構造は、表面実装型混成集積回路基板に対
して、デッドスペースである４コーナに切り欠き部を設
けると共に、少くともその１箇所に接地電位に接続する
端面電極を設ける。
路のシールド構造は、表面実装型混成集積回路基板に対
して、デッドスペースである４コーナに切り欠き部を設
けると共に、少くともその１箇所に接地電位に接続する
端面電極を設ける。
【０００９】シールドキャップの４コーナには、前記混
成集積回路基板の４コーナに嵌合するように突出コンタ
クト部又は曲げ加工による接片を設けおく事により、こ
れらで固定し且つ半田接続によらず電気的接続を実現す
るものである。またシールドキャップは混成集積回路基
板により保持される為、マザボードで支持する必要が無
く、さらに取り付け精度も確保される。
成集積回路基板の４コーナに嵌合するように突出コンタ
クト部又は曲げ加工による接片を設けおく事により、こ
れらで固定し且つ半田接続によらず電気的接続を実現す
るものである。またシールドキャップは混成集積回路基
板により保持される為、マザボードで支持する必要が無
く、さらに取り付け精度も確保される。
【００１０】
【発明の実施の形態】次に本発明を図面を参照して説明
する。図１（ａ），（ｂ）は本発明の第１の実施の形態
を説明する為の混成集積回路の裏面図及びシールドキャ
ップの一部を切り欠いた側面図である。
する。図１（ａ），（ｂ）は本発明の第１の実施の形態
を説明する為の混成集積回路の裏面図及びシールドキャ
ップの一部を切り欠いた側面図である。
【００１１】図１（ａ），（ｂ）を参照すると、エポキ
シ樹脂等からなる混成集積回路基板１Ａは４コーナ部に
切り欠き部２を有し、そのうちの１つのコーナ部には表
面実装用の裏面電極７の内、接地電位を有する電極と導
体パターン６で配線された端面電極３Ａ（斜線を施して
ある）を有する。混成集積回路基板１Ａは半導体チップ
８を搭載し、金線９により配線されており、さらに封止
剤１１により表面が保護されている。尚３Ｂは接地電位
以外の端面電極である。
シ樹脂等からなる混成集積回路基板１Ａは４コーナ部に
切り欠き部２を有し、そのうちの１つのコーナ部には表
面実装用の裏面電極７の内、接地電位を有する電極と導
体パターン６で配線された端面電極３Ａ（斜線を施して
ある）を有する。混成集積回路基板１Ａは半導体チップ
８を搭載し、金線９により配線されており、さらに封止
剤１１により表面が保護されている。尚３Ｂは接地電位
以外の端面電極である。
【００１２】次にシールドキャップ１０Ａは、４コーナ
が押し出し加工された突出部４を有しており、混成集積
回路基板１Ａがマザボード５に半田リフロー法等により
実装された後、上部よりはめ込む事により４コーナ部で
圧接され固定される。シールドキャップ１０Ａは基板１
Ａのコーナを基準とし±０．１ｍｍ程度の高精度で取付
けできる。この時コーナ部の端面電極３Ａと突出部４が
接触する事により、シールドキャップ１０Ａが接地電位
に接続される。シールドキャップ１０Ａの深さ寸法は、
マザボード５と接触しない値で設計されており、マザボ
ード５上でのパターンの逃げ等は不要となっている。
が押し出し加工された突出部４を有しており、混成集積
回路基板１Ａがマザボード５に半田リフロー法等により
実装された後、上部よりはめ込む事により４コーナ部で
圧接され固定される。シールドキャップ１０Ａは基板１
Ａのコーナを基準とし±０．１ｍｍ程度の高精度で取付
けできる。この時コーナ部の端面電極３Ａと突出部４が
接触する事により、シールドキャップ１０Ａが接地電位
に接続される。シールドキャップ１０Ａの深さ寸法は、
マザボード５と接触しない値で設計されており、マザボ
ード５上でのパターンの逃げ等は不要となっている。
【００１３】図２（ａ），（ｂ）は本発明の第２の実施
の形態を説明する為の混成集積回路の裏面図及びシール
ドキャップの一部を切り欠いた側面図、図３はシールド
キャップの曲げ加工接片近傍の斜視図である。
の形態を説明する為の混成集積回路の裏面図及びシール
ドキャップの一部を切り欠いた側面図、図３はシールド
キャップの曲げ加工接片近傍の斜視図である。
【００１４】図２（ａ），（ｂ）を参照すると、厚膜印
刷基板等からなる混成集積回路基板１Ｂ上には、半導体
チップ８が搭載され金線９により配線され、封止剤１１
により保護されている。本第２の実施の形態に於ては、
外部端子としてクリップ端子１２が用いられ基板１Ｂの
４方向に取り付けられている。又基板の４コーナには切
り欠き部２が設けられており、そのうちの１つのコーナ
には、接地電極１３から配線接続された端面電極３Ａを
具備している。
刷基板等からなる混成集積回路基板１Ｂ上には、半導体
チップ８が搭載され金線９により配線され、封止剤１１
により保護されている。本第２の実施の形態に於ては、
外部端子としてクリップ端子１２が用いられ基板１Ｂの
４方向に取り付けられている。又基板の４コーナには切
り欠き部２が設けられており、そのうちの１つのコーナ
には、接地電極１３から配線接続された端面電極３Ａを
具備している。
【００１５】シールドキャップ１０Ｂは図３に示すよう
に、４コーナを曲げ加工した接片１４を有しており、混
成集積回路基板１Ｂに装着時に前記端面電極３Ａを接触
しシールドキャップ１０Ｂが接地されるように構成され
ている。また封止剤１１とシールドキャップ１０Ｂとの
間には、サーマルコンパウンド剤１５を塗布する事によ
り、半導体素子の放熱経路が確保され熱抵抗Ｔｊａが１
０℃／Ｗ程度低減されている。
に、４コーナを曲げ加工した接片１４を有しており、混
成集積回路基板１Ｂに装着時に前記端面電極３Ａを接触
しシールドキャップ１０Ｂが接地されるように構成され
ている。また封止剤１１とシールドキャップ１０Ｂとの
間には、サーマルコンパウンド剤１５を塗布する事によ
り、半導体素子の放熱経路が確保され熱抵抗Ｔｊａが１
０℃／Ｗ程度低減されている。
【００１６】混成集積回路基板１Ｂのマザーボード５と
は、クリップ端子１２を介して半田リフロー法等により
実装される為、シールドキャップ１０Ｂはマザーボード
５に接触することはない。
は、クリップ端子１２を介して半田リフロー法等により
実装される為、シールドキャップ１０Ｂはマザーボード
５に接触することはない。
【００１７】また本第２の実施の形態においてもシール
ドキャップ１０Ｂは混成集積回路基板１Ｂの４コーナを
基準とし±０．１ｍｍ程度の高精度で取り付け可能であ
る為、従来困難であった４方向リード付き混成集積回路
の金属ケースによるシールドも容易に実現可能とするも
のである。
ドキャップ１０Ｂは混成集積回路基板１Ｂの４コーナを
基準とし±０．１ｍｍ程度の高精度で取り付け可能であ
る為、従来困難であった４方向リード付き混成集積回路
の金属ケースによるシールドも容易に実現可能とするも
のである。
【００１８】
【発明の効果】以上説明したように本発明は、混成集積
回路基板のデッドスペースであるコーナ部に切り欠き部
と接地用の端面電極を設け、シールドキャップを嵌合し
電気的接触をとるシールド構造とする事により、以下の
効果が得られる。
回路基板のデッドスペースであるコーナ部に切り欠き部
と接地用の端面電極を設け、シールドキャップを嵌合し
電気的接触をとるシールド構造とする事により、以下の
効果が得られる。
【００１９】（１）シールドキャップの取り付けが容易
であり且つ高精度で取り付可能である為、自動化や工数
低減、さらに小型化や薄型化が容易に実現出来る。
であり且つ高精度で取り付可能である為、自動化や工数
低減、さらに小型化や薄型化が容易に実現出来る。
【００２０】（２）シールドキャップがはめ込み方式で
ある為、半田付け作業が不要となり、工期を短縮するこ
とができる。
ある為、半田付け作業が不要となり、工期を短縮するこ
とができる。
【００２１】（３）混成集積回路の表面実装が可能であ
る為、従来のコネクタやリードが不要となり、トータル
コストダウンが可能である。
る為、従来のコネクタやリードが不要となり、トータル
コストダウンが可能である。
【００２２】（４）シールドキャップをマザーボードに
直付けする事が不要である為、マザーボード上での配線
制約がなくなり設計の自由度が大となる。
直付けする事が不要である為、マザーボード上での配線
制約がなくなり設計の自由度が大となる。
【００２３】（５）シールドキャップの成型が容易に実
現され、金型等の初期費用を少くできる。
現され、金型等の初期費用を少くできる。
【図１】本発明の第１の実施の形態を説明する為の混成
集積回路の裏面図及びシールドキャップを切り欠いた場
合の側面図。
集積回路の裏面図及びシールドキャップを切り欠いた場
合の側面図。
【図２】本発明の第２の実施の形態を説明する為の混成
集積回路の裏面図及びシールドキャップを切り欠いた場
合の側面図。
集積回路の裏面図及びシールドキャップを切り欠いた場
合の側面図。
【図３】シールドキャップの曲げ加工接片近傍の斜視
図。
図。
【図４】従来例の斜視図。
１Ａ，１Ｂ 混成集積回路基板 ２ 切り欠き部 ３Ａ，３Ｂ 端面電極 ４ 突出部 ５ マザーボード ６ 導体パターン ７ 裏面電極 ８ 半導体チップ ９ 金線 １０Ａ，１０Ｂ シールドキャップ １１ 封止剤 １２ クリップ端子 １３ 接地電極 １４ 曲げ加工接片 １５ サーマルコンパウンド ２１ 電気部品 ２２ サブ基板 ２３Ａ 切り欠き部 ２３ シールドケース ２４ 掛り止め片 ２５ 突出部 ２６ 蓋 ２７ 孔
Claims (4)
- 【請求項１】 混成集積回路基板の４コーナに切り欠き
部を設け、該切り欠き部の少くなくとも１箇所に接地電
位に配線された端面電極を具備し、該端面電極及び前記
切り欠き部に嵌合するようにコーナ部に突出部を有する
金属製のシールドキャップをはめ込み圧接する事によ
り、シールドキャップを接地固定するように構成した事
を特徴とする混成集積回路のシールド構造。 - 【請求項２】 混成集積回路基板が実装されるマザボー
ドと接触しないようにシールドキャップの下端は混成集
積回路基板の底面より上部に位置するように構成されて
いる請求項１記載の混成集積回路のシールド構造。 - 【請求項３】 混成集積回路基板と前記金属製シールド
キャップとの間に放熱抵抗を低減する為のサーマルコン
パウンド剤を充填した請求項１又は請求項２記載の混成
集積回路のシールド構造。 - 【請求項４】 混成集積回路基板が裏面電極もしくはク
リップリードを具備する表面実装可能な外部電極を有す
る請求項１乃至請求項３記載の混成集積回路のシールド
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167683A JP2822984B2 (ja) | 1996-06-27 | 1996-06-27 | 混成集積回路のシールド構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167683A JP2822984B2 (ja) | 1996-06-27 | 1996-06-27 | 混成集積回路のシールド構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013077A JPH1013077A (ja) | 1998-01-16 |
| JP2822984B2 true JP2822984B2 (ja) | 1998-11-11 |
Family
ID=15854299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8167683A Expired - Lifetime JP2822984B2 (ja) | 1996-06-27 | 1996-06-27 | 混成集積回路のシールド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822984B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449449B1 (ko) * | 2000-04-28 | 2004-09-22 | 마츠시다 덴코 가부시키가이샤 | 고주파 계전기 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0751830Y2 (ja) * | 1990-05-17 | 1995-11-22 | 松下電器産業株式会社 | 高周波発振装置 |
| JPH0514015A (ja) * | 1991-07-03 | 1993-01-22 | Tdk Corp | 高周波ｓｍｄモジユール |
-
1996
- 1996-06-27 JP JP8167683A patent/JP2822984B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1013077A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4475160B2 (ja) | 電子装置の製造方法 | |
| JP4264375B2 (ja) | パワー半導体モジュール | |
| KR100755093B1 (ko) | 제어장치 및 납땜방법 | |
| US9564789B2 (en) | Assembly having a substrate, an SMD component, and a lead frame part | |
| JPH0676894A (ja) | コネクタ | |
| US5352925A (en) | Semiconductor device with electromagnetic shield | |
| KR20100039342A (ko) | 표면 장착 소자를 상호연결하기 위한 연결기 및 회로 기판 | |
| JPH09285107A (ja) | 電力変換装置 | |
| JPH11288751A (ja) | プリント配線基板への端子の取付構造 | |
| JP2822984B2 (ja) | 混成集積回路のシールド構造 | |
| JP3693245B2 (ja) | 車両用電力用回路装置およびその製造方法 | |
| JP3853373B2 (ja) | 電気回路及び制御装置 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JPH07221419A (ja) | 混成集積回路装置 | |
| US20050206013A1 (en) | Chip module | |
| JPH042478Y2 (ja) | ||
| JP2924231B2 (ja) | 高周波部品 | |
| JPH11297430A (ja) | 電気コネクタ | |
| JPH0132377Y2 (ja) | ||
| JP2023146592A (ja) | 電子装置 | |
| JP2766401B2 (ja) | 表面実装型半導体装置 | |
| JP2913500B2 (ja) | 半導体装置 | |
| JP3019372B2 (ja) | コネクタ装置 | |
| JP2827950B2 (ja) | 混成集積回路装置 | |
| KR100853683B1 (ko) | 반도체 패키지 실장구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |