JPH11177017A - 複合半導体装置 - Google Patents
複合半導体装置Info
- Publication number
- JPH11177017A JPH11177017A JP9363253A JP36325397A JPH11177017A JP H11177017 A JPH11177017 A JP H11177017A JP 9363253 A JP9363253 A JP 9363253A JP 36325397 A JP36325397 A JP 36325397A JP H11177017 A JPH11177017 A JP H11177017A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductor pattern
- composite semiconductor
- insulating case
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 特別の治具を用いることなく主端子及び信号
端子が導体パターンの所定位置に正確に位置決めされ、
また、それらの端子の下端が全面で確実に導体パターン
上に接触し、傾斜して半田付けされることがないように
すること。 【解決手段】 導体パターン１７上に半導体チップ１９
等の電子部品を搭載し、所定の電気回路を構成した絶縁
基板１６と、この絶縁基板１６を搭載する放熱板１８
と、この放熱板１８に被せられる絶縁ケース１０とを有
する複合半導体装置において、前記絶縁ケース１０の側
壁１１ａ，１１ｂ，１１ｃ，１１ｄに、前記導体パター
ン１７上の所定位置に下端が固着され、他端が前記絶縁
ケース１０の外部に導出される主端子１３及び信号端子
１５をインサートモールドする。
端子が導体パターンの所定位置に正確に位置決めされ、
また、それらの端子の下端が全面で確実に導体パターン
上に接触し、傾斜して半田付けされることがないように
すること。 【解決手段】 導体パターン１７上に半導体チップ１９
等の電子部品を搭載し、所定の電気回路を構成した絶縁
基板１６と、この絶縁基板１６を搭載する放熱板１８
と、この放熱板１８に被せられる絶縁ケース１０とを有
する複合半導体装置において、前記絶縁ケース１０の側
壁１１ａ，１１ｂ，１１ｃ，１１ｄに、前記導体パター
ン１７上の所定位置に下端が固着され、他端が前記絶縁
ケース１０の外部に導出される主端子１３及び信号端子
１５をインサートモールドする。
Description
【０００１】
【産業上の利用分野】本発明は、放熱板に搭載固着され
た導体パターンを有する絶縁基板上に、半導体チップ等
の電子部品を固着し、前記放熱板の周囲を絶縁ケースで
覆う形式の複合半導体装置に関し、特に絶縁ケースの外
部に一端が導出される端子の位置決め及び組立上の取扱
いを容易にした複合半導体装置に関するものである。
た導体パターンを有する絶縁基板上に、半導体チップ等
の電子部品を固着し、前記放熱板の周囲を絶縁ケースで
覆う形式の複合半導体装置に関し、特に絶縁ケースの外
部に一端が導出される端子の位置決め及び組立上の取扱
いを容易にした複合半導体装置に関するものである。
【０００２】
【従来の技術】図５は従来のこの種の複合半導体装置の
外観図であり、図６はその縦断面図である。これらの図
において、１は複合半導体装置全体を示す。この複合半
導体装置１は両端開口の絶縁ケース２を有し、この絶縁
ケース２の下端開口部に放熱板６が配置されている。こ
の放熱板６上には、導体パターン７を形成した絶縁基板
８が載置・固定されている。この絶縁基板８の所定の位
置に半導体チップ、主端子３、信号端子４等の電子部品
が半田付けされている。そして、その下端が半田付けさ
れた前記の主端子３及び信号端子４の上端は、蓋体５の
透孔９を介して外部に導出された構造となっている。
外観図であり、図６はその縦断面図である。これらの図
において、１は複合半導体装置全体を示す。この複合半
導体装置１は両端開口の絶縁ケース２を有し、この絶縁
ケース２の下端開口部に放熱板６が配置されている。こ
の放熱板６上には、導体パターン７を形成した絶縁基板
８が載置・固定されている。この絶縁基板８の所定の位
置に半導体チップ、主端子３、信号端子４等の電子部品
が半田付けされている。そして、その下端が半田付けさ
れた前記の主端子３及び信号端子４の上端は、蓋体５の
透孔９を介して外部に導出された構造となっている。
【０００３】上記のような構造の複合半導体装置１を組
立てる場合、所定の電気回路を構成すべく前記主端子３
及び信号端子４を導体パターン７上の所定位置に正確に
位置決めして半田付けしなければならない。かかる場
合、従来では上記主端子３及び信号端子４の下端の位置
決めを特別の治具を用いて行なったり、蓋体５を主端子
３及び信号端子４が仮固定できる構造として、該主端子
３及び信号端子４の下端が導体パターン７の所定の位置
に位置決めされるようにしていた。
立てる場合、所定の電気回路を構成すべく前記主端子３
及び信号端子４を導体パターン７上の所定位置に正確に
位置決めして半田付けしなければならない。かかる場
合、従来では上記主端子３及び信号端子４の下端の位置
決めを特別の治具を用いて行なったり、蓋体５を主端子
３及び信号端子４が仮固定できる構造として、該主端子
３及び信号端子４の下端が導体パターン７の所定の位置
に位置決めされるようにしていた。
【０００４】
【発明が解決しようとする課題】上記のように従来の複
合半導体装置１ではその組立の際、特に絶縁基板８の導
体パターン７上に主端子３及び信号端子４を位置決めし
て半田付けする際に、特別の治具を用いたり、蓋体５の
仮固定構造を利用したりしている。このため、組立作業
が煩雑かつ時間が掛かっていた。また、蓋体５を利用し
た仮固定構造の場合、主端子３及び信号端子４が透孔に
遊嵌して吊り下がった状態となっている。このため半田
付けされる下端が正確に導体パターン７の所定位置に位
置決めされなかったり、導体パターン７の上面との接触
が均一になされず傾斜して半田付けされる場合等も生じ
ていた。
合半導体装置１ではその組立の際、特に絶縁基板８の導
体パターン７上に主端子３及び信号端子４を位置決めし
て半田付けする際に、特別の治具を用いたり、蓋体５の
仮固定構造を利用したりしている。このため、組立作業
が煩雑かつ時間が掛かっていた。また、蓋体５を利用し
た仮固定構造の場合、主端子３及び信号端子４が透孔に
遊嵌して吊り下がった状態となっている。このため半田
付けされる下端が正確に導体パターン７の所定位置に位
置決めされなかったり、導体パターン７の上面との接触
が均一になされず傾斜して半田付けされる場合等も生じ
ていた。
【０００５】
【発明の目的】本発明は、上記のような課題を解決する
ためになされたもので、特別の治具を用いることなく主
端子及び信号端子が導体パターンの所定位置に正確に位
置決めされ、また、それらの端子の下端が全面で確実に
導体パターン上に接触し、傾斜して半田付けされること
がないようにした複合半導体装置を提供することを目的
とする。
ためになされたもので、特別の治具を用いることなく主
端子及び信号端子が導体パターンの所定位置に正確に位
置決めされ、また、それらの端子の下端が全面で確実に
導体パターン上に接触し、傾斜して半田付けされること
がないようにした複合半導体装置を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明の複合半導体装置
は、導体パターン上に半導体チップ等の電子部品を搭載
し、所定の電気回路を構成した絶縁基板と、この絶縁基
板を搭載する放熱板と、この放熱板に被せられる絶縁ケ
ースとを有する複合半導体装置において、前記絶縁ケー
スの側壁に、前記導体パターン上の所定位置に下端が固
着され、他端が前記絶縁ケースの外部に導出される端子
をインサートモールドしたことを特徴とするものであ
る。
は、導体パターン上に半導体チップ等の電子部品を搭載
し、所定の電気回路を構成した絶縁基板と、この絶縁基
板を搭載する放熱板と、この放熱板に被せられる絶縁ケ
ースとを有する複合半導体装置において、前記絶縁ケー
スの側壁に、前記導体パターン上の所定位置に下端が固
着され、他端が前記絶縁ケースの外部に導出される端子
をインサートモールドしたことを特徴とするものであ
る。
【０００７】また、本発明の複合半導体装置は、前記端
子は複数の種類の異なる端子群から成り、少なくとも主
端子群及び信号端子群を備えたものである。
子は複数の種類の異なる端子群から成り、少なくとも主
端子群及び信号端子群を備えたものである。
【０００８】また、本発明の複合半導体装置は、前記端
子群に補助端子群が含まれることを特徴とするものであ
る。
子群に補助端子群が含まれることを特徴とするものであ
る。
【０００９】また、本発明の複合半導体装置は、前記イ
ンサートモールドした端子の下端は、半田付けされる導
体パターンの上面位置よりも僅かに下方に位置するよう
な寸法とし、半田付けの際に前記導体パターンの上面と
圧接されて半田付けされたことを特徴とするものであ
る。
ンサートモールドした端子の下端は、半田付けされる導
体パターンの上面位置よりも僅かに下方に位置するよう
な寸法とし、半田付けの際に前記導体パターンの上面と
圧接されて半田付けされたことを特徴とするものであ
る。
【００１０】また、本発明の複合半導体装置は、前記絶
縁ケースは両端が開口し、上端開口部から該絶縁ケース
の内部に封止用樹脂が充填・硬化されたことを特徴とす
るものである。
縁ケースは両端が開口し、上端開口部から該絶縁ケース
の内部に封止用樹脂が充填・硬化されたことを特徴とす
るものである。
【００１１】さらに、本発明の複合半導体装置は、前記
絶縁ケースの下面に、前記放熱板の外周に係合する段部
を形成し、この段部により前記放熱板の位置決めと前記
電子部品が搭載・固着された絶縁基板の位置決めをした
ことを特徴とするものである。
絶縁ケースの下面に、前記放熱板の外周に係合する段部
を形成し、この段部により前記放熱板の位置決めと前記
電子部品が搭載・固着された絶縁基板の位置決めをした
ことを特徴とするものである。
【００１２】
【実施例】以下、本発明の一実施例について図を参照し
て説明する。図１は本発明の複合半導体装置の組立図で
ある。図において、１０は絶縁ケース全体を示す。この
絶縁ケース１０は四方を側壁１１ａ，１１ｂ，１１ｃ及
び１１ｄによって囲まれ、上面及び下面の両端は開口し
ている。
て説明する。図１は本発明の複合半導体装置の組立図で
ある。図において、１０は絶縁ケース全体を示す。この
絶縁ケース１０は四方を側壁１１ａ，１１ｂ，１１ｃ及
び１１ｄによって囲まれ、上面及び下面の両端は開口し
ている。
【００１３】絶縁ケース１０の側壁１１ａ，１１ｂに
は、該側壁１１ａ，１１ｂと一体的に複数の主端子台１
２が形成されている。一方、側壁１１ｃには図示しない
補助端子台が形成され、また、側壁１１ｄは他の側壁１
１ａ，１１ｂよりも厚い幅を持つ信号端子台兼用の側壁
となっている。
は、該側壁１１ａ，１１ｂと一体的に複数の主端子台１
２が形成されている。一方、側壁１１ｃには図示しない
補助端子台が形成され、また、側壁１１ｄは他の側壁１
１ａ，１１ｂよりも厚い幅を持つ信号端子台兼用の側壁
となっている。
【００１４】上記の主端子台１２の上面１２ａからは、
主端子１３の上端部分１３ａが突出し、主端子台１２の
側面部分１２ｂからは、主端子１３の他端部分１３ｂが
突出している。このように主端子１２の両端部を突出さ
せるには、絶縁ケース１０を成形する際のインサートモ
ールドにより形成される。上記主端子１３の他端部分１
３ｂは、所定位置で下方に向かって直角に折曲げられ、
さらにその先端部において水平方向に折曲げられて下端
部１３ｃを形成している。
主端子１３の上端部分１３ａが突出し、主端子台１２の
側面部分１２ｂからは、主端子１３の他端部分１３ｂが
突出している。このように主端子１２の両端部を突出さ
せるには、絶縁ケース１０を成形する際のインサートモ
ールドにより形成される。上記主端子１３の他端部分１
３ｂは、所定位置で下方に向かって直角に折曲げられ、
さらにその先端部において水平方向に折曲げられて下端
部１３ｃを形成している。
【００１５】側壁１１ｃからも絶縁ケース１０の内部に
向かって補助端子１４の他端部分１４ａが突出してい
る。この他端部分１４ａは、所定位置で下方に向かって
直角に折曲げられ、さらにその先端部は水平方向に折曲
げられた下端部１４ｂを形成している。一方、補助端子
１４の一端部分１４ｃは、側壁１１ｃを貫通し図示を省
略した補助端子台に導かれ、その先端部が補助端子台の
上面に突出する構成となっている。上記の補助端子１４
も絶縁ケース１０の側壁１１ｃにインサートモールドさ
れ、その両端が突出した形状となっている。
向かって補助端子１４の他端部分１４ａが突出してい
る。この他端部分１４ａは、所定位置で下方に向かって
直角に折曲げられ、さらにその先端部は水平方向に折曲
げられた下端部１４ｂを形成している。一方、補助端子
１４の一端部分１４ｃは、側壁１１ｃを貫通し図示を省
略した補助端子台に導かれ、その先端部が補助端子台の
上面に突出する構成となっている。上記の補助端子１４
も絶縁ケース１０の側壁１１ｃにインサートモールドさ
れ、その両端が突出した形状となっている。
【００１６】さらに、側壁１１ｄからは信号端子１５の
他端部分１５ａが突出し、下方に向かって複数段に折曲
げれ、その先端部は水平方向に折曲げられて下端部１５
ｂを形成している。この信号端子１５についても上記と
同様にインサートモールドにより両端が突出した形状と
なっている。また、上記の主端子１３、補助端子１４、
信号端子１５のそれぞれの下端部１３ｃ，１４ｂ，１５
ｂは等しく同一平面内に位置するようになっている。す
なわち、それらの下端部１３ｃ，１４ｂ，１５ｂは絶縁
基板１６上に形成された導体パターン１７の所定位置に
いわゆるスプリングアクションによって圧接し、半田付
け作業が行なえるように寸法設計がされている。
他端部分１５ａが突出し、下方に向かって複数段に折曲
げれ、その先端部は水平方向に折曲げられて下端部１５
ｂを形成している。この信号端子１５についても上記と
同様にインサートモールドにより両端が突出した形状と
なっている。また、上記の主端子１３、補助端子１４、
信号端子１５のそれぞれの下端部１３ｃ，１４ｂ，１５
ｂは等しく同一平面内に位置するようになっている。す
なわち、それらの下端部１３ｃ，１４ｂ，１５ｂは絶縁
基板１６上に形成された導体パターン１７の所定位置に
いわゆるスプリングアクションによって圧接し、半田付
け作業が行なえるように寸法設計がされている。
【００１７】図２及び図３は、上記端子１３，１４，１
５と絶縁基板１６上の導体パターン１７との寸法関係及
びスプリングアクションの様子を示したものである。す
なわち、図２において、側壁１１ａ（１１ｂ）から突出
する主端子１３の水平方向高さ位置から該主端子１３の
下端部１３ｃの導体パターン１７への上面接触位置まで
の寸法をＨ１とし、同じく主端子１３の水平方向高さ位
置から導体パターン１７の厚さ分だけ加えた絶縁基板１
６の上面までの寸法をＨ２とすると、寸法Ｈ１を限りな
く寸法Ｈ２に近づけるように設計する。
５と絶縁基板１６上の導体パターン１７との寸法関係及
びスプリングアクションの様子を示したものである。す
なわち、図２において、側壁１１ａ（１１ｂ）から突出
する主端子１３の水平方向高さ位置から該主端子１３の
下端部１３ｃの導体パターン１７への上面接触位置まで
の寸法をＨ１とし、同じく主端子１３の水平方向高さ位
置から導体パターン１７の厚さ分だけ加えた絶縁基板１
６の上面までの寸法をＨ２とすると、寸法Ｈ１を限りな
く寸法Ｈ２に近づけるように設計する。
【００１８】特に、下端部１３ｃの最先端部分は、通常
状態で導体パターン１７の上面よりも下方に位置するよ
うにその寸法を設計をする。この状態が、図３に２点鎖
線で示してあり、後に詳述するが組立時に主端子１３を
導体パターン１７上に半田付けする場合に、下端部１３
ｃは実線で示すように強制されてスプリングアクション
が付与されるようになる。すなわち、導体パターン１７
の上面と主端子１３の下端部１３ｃとが圧接され、傾斜
することなく全面で接触するようになる。他の実施例と
しては、端子１３の水平部分のスプリングアクションを
利用して良い。なお、寸法Ｈ１を寸法Ｈ２よりもはるか
に大きくした場合には、導体パターン１７と下端部１３
ｃが全面で接触しなくなり好ましくない。
状態で導体パターン１７の上面よりも下方に位置するよ
うにその寸法を設計をする。この状態が、図３に２点鎖
線で示してあり、後に詳述するが組立時に主端子１３を
導体パターン１７上に半田付けする場合に、下端部１３
ｃは実線で示すように強制されてスプリングアクション
が付与されるようになる。すなわち、導体パターン１７
の上面と主端子１３の下端部１３ｃとが圧接され、傾斜
することなく全面で接触するようになる。他の実施例と
しては、端子１３の水平部分のスプリングアクションを
利用して良い。なお、寸法Ｈ１を寸法Ｈ２よりもはるか
に大きくした場合には、導体パターン１７と下端部１３
ｃが全面で接触しなくなり好ましくない。
【００１９】上記主端子１３と同様に信号端子１５の第
１段目の水平方向高さ位置から導体パターン１７の上面
接触位置までの寸法をＨ３とし、同じく信号端子１５の
水平方向高さ位置から導体パターン１７の厚さ分だけ加
えた絶縁基板１６の上面までの寸法をＨ４とすると、寸
法Ｈ３を寸法Ｈ４に限りなく近づけるように設計する。
１段目の水平方向高さ位置から導体パターン１７の上面
接触位置までの寸法をＨ３とし、同じく信号端子１５の
水平方向高さ位置から導体パターン１７の厚さ分だけ加
えた絶縁基板１６の上面までの寸法をＨ４とすると、寸
法Ｈ３を寸法Ｈ４に限りなく近づけるように設計する。
【００２０】さらに図示は省略してあるが、補助端子１
４についても上記と同様な寸法設計をする。このように
寸法設計することによりすべての端子の下端部、特にそ
の最先端部が導体パターン１７の上面よりも通常状態で
はわずかに下方に位置し、半田付け時には導体パターン
１７上に載せられるために、略均一なスプリングアック
ションもって全面で導体パターン１７上に圧接すること
なる。このため、各端子の下端部が傾斜して導体パター
ン１７上に半田付けされることがなくなり、終局的に安
定した電気的特性の複合半導体装置が得られる利点が生
じる。
４についても上記と同様な寸法設計をする。このように
寸法設計することによりすべての端子の下端部、特にそ
の最先端部が導体パターン１７の上面よりも通常状態で
はわずかに下方に位置し、半田付け時には導体パターン
１７上に載せられるために、略均一なスプリングアック
ションもって全面で導体パターン１７上に圧接すること
なる。このため、各端子の下端部が傾斜して導体パター
ン１７上に半田付けされることがなくなり、終局的に安
定した電気的特性の複合半導体装置が得られる利点が生
じる。
【００２１】再び、図１に戻って他の構成を説明する。
主端子台１２の上面にはナット収納孔１８が形成され、
このナット収納孔１８に図示を省略したナットが収納さ
れた後、主端子１３の上端部分１３ａを該ナット収納孔
１８を覆うように略直角に折曲げてナットの逸脱を防ぐ
ようにする。また、所定の形状の導体パターン１７が形
成された絶縁基板１６の導体パターン１７上の所定位置
には半導体チップ１９等の電子部品が予め搭載固着され
ている。
主端子台１２の上面にはナット収納孔１８が形成され、
このナット収納孔１８に図示を省略したナットが収納さ
れた後、主端子１３の上端部分１３ａを該ナット収納孔
１８を覆うように略直角に折曲げてナットの逸脱を防ぐ
ようにする。また、所定の形状の導体パターン１７が形
成された絶縁基板１６の導体パターン１７上の所定位置
には半導体チップ１９等の電子部品が予め搭載固着され
ている。
【００２２】絶縁ケース１０の下部開口端には、前記放
熱板１８の外周に係合する段部２０と絶縁基板１６を係
合するための段部（図示省略）が形成され、この段部２
０により前記放熱板１８の直接的な位置決めと、前記絶
縁基板の位置決め段部とによりそれぞれ位置決めが行な
い得るようにしてある。すなわち、絶縁基板１６は、絶
縁ケース１０を放熱板１８に係合すると同時に位置決め
されることになる。
熱板１８の外周に係合する段部２０と絶縁基板１６を係
合するための段部（図示省略）が形成され、この段部２
０により前記放熱板１８の直接的な位置決めと、前記絶
縁基板の位置決め段部とによりそれぞれ位置決めが行な
い得るようにしてある。すなわち、絶縁基板１６は、絶
縁ケース１０を放熱板１８に係合すると同時に位置決め
されることになる。
【００２３】次に、上記の構成された絶縁ケース１０を
使用した複合半導体装置の組立順序について説明する。
まず、前述のように放熱板１８には予め所定の位置にソ
ルダクリームを塗布し、この塗布したソルダクリームの
上に絶縁基板１６を搭載する。次いで、放熱板１８の外
周に絶縁ケース１０を被せると、該絶縁ケース１０の段
部２０により放熱板１８の外周が位置決めされる。同時
に、各端子１３，１４，１５の下端部１３ｃ，１４ｂ，
１５ｂが若干上方へ押し戻されるようにして導体パター
ン１７上の所定の位置に圧接する。上記の場合に、各端
子１３，１４，１５は、絶縁ケース１０の各側壁１１
ａ，１１ｂ，１１ｃにインサートモールドされているた
めに、特別の治具を使用することなく、導体パターン１
７の所定の位置に位置決めされることになる。また、各
端子１３，１４，１５の下端部１３ｃ，１４ｂ，１５ｂ
も導体パターン１７上にスプリングアクションにより圧
接しているため、位置ずれが防止される。
使用した複合半導体装置の組立順序について説明する。
まず、前述のように放熱板１８には予め所定の位置にソ
ルダクリームを塗布し、この塗布したソルダクリームの
上に絶縁基板１６を搭載する。次いで、放熱板１８の外
周に絶縁ケース１０を被せると、該絶縁ケース１０の段
部２０により放熱板１８の外周が位置決めされる。同時
に、各端子１３，１４，１５の下端部１３ｃ，１４ｂ，
１５ｂが若干上方へ押し戻されるようにして導体パター
ン１７上の所定の位置に圧接する。上記の場合に、各端
子１３，１４，１５は、絶縁ケース１０の各側壁１１
ａ，１１ｂ，１１ｃにインサートモールドされているた
めに、特別の治具を使用することなく、導体パターン１
７の所定の位置に位置決めされることになる。また、各
端子１３，１４，１５の下端部１３ｃ，１４ｂ，１５ｂ
も導体パターン１７上にスプリングアクションにより圧
接しているため、位置ずれが防止される。
【００２４】なお、上記導体パターン１７の圧接部分に
は予めソルダクリームが塗布されており、熱板上等で所
定の温度に加熱することによりソルダが溶融し、各端子
１３，１４，１５と導体パターン１７とが半田固着され
本固定される。
は予めソルダクリームが塗布されており、熱板上等で所
定の温度に加熱することによりソルダが溶融し、各端子
１３，１４，１５と導体パターン１７とが半田固着され
本固定される。
【００２５】その後、絶縁ケース１０の内部に封止用樹
脂を充填硬化させることにより該絶縁ケース１０と放熱
板１８とが強固に固着される。なお、絶縁ケース１０と
放熱板１８とは接着剤で固着するようにしても良く、ま
た、絶縁ケース１０の内部には封止用樹脂を充填せず図
示を省略した蓋体により上端開口部を閉塞するようにし
ても良い。
脂を充填硬化させることにより該絶縁ケース１０と放熱
板１８とが強固に固着される。なお、絶縁ケース１０と
放熱板１８とは接着剤で固着するようにしても良く、ま
た、絶縁ケース１０の内部には封止用樹脂を充填せず図
示を省略した蓋体により上端開口部を閉塞するようにし
ても良い。
【００２６】
【発明の効果】以上のように、本発明の複合半導体装置
は、各端子の両端部が突出するようにインサートモール
ドするようにしたので、特別の治具を用いることなく各
端子を導体パターンの所定位置に正確に位置決めすこと
できる。また、それらの端子の下端がスプリングアクシ
ョンにより全面で確実に導体パターン上に圧接するた
め、傾斜して半田付けされることがなくなり、電気的特
性の安定した複合半導体装置が得られる等の効果があ
る。
は、各端子の両端部が突出するようにインサートモール
ドするようにしたので、特別の治具を用いることなく各
端子を導体パターンの所定位置に正確に位置決めすこと
できる。また、それらの端子の下端がスプリングアクシ
ョンにより全面で確実に導体パターン上に圧接するた
め、傾斜して半田付けされることがなくなり、電気的特
性の安定した複合半導体装置が得られる等の効果があ
る。
【図１】本発明の複合半導体装置の組立図である。
【図２】本発明の複合半導体装置における各端子と導体
パターンの位置までの寸法関係を説明するための側面図
である。
パターンの位置までの寸法関係を説明するための側面図
である。
【図３】上記端子と導体パターンとの接触状態を説明す
るための外観図である。
るための外観図である。
【図４】上記複合半導体装置の断面図である。
【図５】従来の複合半導体装置の外観図である。
【図６】上記従来の複合半導体装置の縦断面図である。
１０ 絶縁ケース １１ａ 側壁 １１ｂ 側壁 １１ｃ 側壁 １１ｄ 側壁 １２ 主端子台 １３ 主端子 １４ 補助端子 １５ 信号端子 １６ 絶縁基板 １７ 導体パターン １８ 放熱板 １９ 半導体チップ ２０ 段部
Claims (6)
- 【請求項１】 導体パターン上に半導体チップ等の電子
部品を搭載し、所定の電気回路を構成した絶縁基板と、
この絶縁基板を搭載する放熱板と、この放熱板に被せら
れる絶縁ケースとを有する複合半導体装置において、 前記絶縁ケースの側壁に、前記導体パターン上の所定位
置に下端が固着され、他端が前記絶縁ケースの外部に導
出される端子をインサートモールドしたことを特徴とす
る複合半導体装置。 - 【請求項２】 前記端子は、複数の種類の異なる端子群
から成り、少なくとも主端子群及び信号端子群を備えた
ことを特徴とする請求項１の複合半導体装置。 - 【請求項３】 前記端子群に補助端子群が含まれること
を特徴とする請求項２の複合半導体装置。 - 【請求項４】 前記インサートモールドした端子の下端
は、半田付けされる導体パターンの上面位置よりも僅か
に下方に位置するような寸法とし、半田付けの際に前記
導体パターンの上面と圧接されて半田付けされたことを
特徴とする請求項１の複合半導体装置。 - 【請求項５】 前記絶縁ケースは、両端が開口し、上端
開口部から該絶縁ケースの内部に封止用樹脂が充填・硬
化されて成ることを特徴とする請求項１の複合半導体装
置。 - 【請求項６】 前記絶縁ケースの下面に、前記放熱板の
外周に係合する段部を形成し、この段部により前記放熱
板の位置決めと前記電子部品が搭載・固着された絶縁基
板の位置決めをしたことを特徴とする請求項１の複合半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9363253A JPH11177017A (ja) | 1997-12-16 | 1997-12-16 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9363253A JPH11177017A (ja) | 1997-12-16 | 1997-12-16 | 複合半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177017A true JPH11177017A (ja) | 1999-07-02 |
Family
ID=18478879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9363253A Pending JPH11177017A (ja) | 1997-12-16 | 1997-12-16 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177017A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135783A (ja) * | 2008-12-03 | 2010-06-17 | Ls Industrial Systems Co Ltd | 電力用半導体モジュール |
| WO2015004990A1 (ja) * | 2013-07-10 | 2015-01-15 | 日立オートモティブシステムズ株式会社 | 電力用半導体モジュール |
| JP2015213408A (ja) * | 2014-05-07 | 2015-11-26 | 株式会社日立製作所 | 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体 |
| DE112020006695T5 (de) | 2020-02-07 | 2022-11-17 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung |
-
1997
- 1997-12-16 JP JP9363253A patent/JPH11177017A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135783A (ja) * | 2008-12-03 | 2010-06-17 | Ls Industrial Systems Co Ltd | 電力用半導体モジュール |
| US8223506B2 (en) | 2008-12-03 | 2012-07-17 | Ls Industrial Systems Co., Ltd. | Power semiconductor module |
| WO2015004990A1 (ja) * | 2013-07-10 | 2015-01-15 | 日立オートモティブシステムズ株式会社 | 電力用半導体モジュール |
| CN105378921A (zh) * | 2013-07-10 | 2016-03-02 | 日立汽车系统株式会社 | 功率半导体模块 |
| JP6040312B2 (ja) * | 2013-07-10 | 2016-12-07 | 日立オートモティブシステムズ株式会社 | 電力用半導体モジュール |
| US9666395B2 (en) | 2013-07-10 | 2017-05-30 | Hitachi Automotive Systems, Ltd. | Power semiconductor module |
| EP3021358A4 (en) * | 2013-07-10 | 2017-11-22 | Hitachi Automotive Systems, Ltd. | Power semiconductor module |
| JP2015213408A (ja) * | 2014-05-07 | 2015-11-26 | 株式会社日立製作所 | 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体 |
| DE112020006695T5 (de) | 2020-02-07 | 2022-11-17 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
| JP2705368B2 (ja) | 電子装置 | |
| JPH01310598A (ja) | 電子回路用ハウジング | |
| JP2720009B2 (ja) | 電力用半導体モジュール | |
| JP2765278B2 (ja) | 電子装置の製造方法 | |
| JP2560909Y2 (ja) | 複合半導体装置 | |
| JPH11177017A (ja) | 複合半導体装置 | |
| JP2009026773A (ja) | 充電池用保護回路モジュール | |
| JPH10116961A (ja) | 複合半導体装置及びそれに使用する絶縁ケース | |
| US5817987A (en) | Circuit board housing with molded in heat tab | |
| JP2555565Y2 (ja) | 複合半導体装置 | |
| JP2574605Y2 (ja) | 複合半導体装置 | |
| JP2765277B2 (ja) | 電子装置 | |
| JP3818899B2 (ja) | 複合半導体装置の製造方法 | |
| JP2555566Y2 (ja) | 複合半導体装置 | |
| JP2972112B2 (ja) | 電力半導体装置 | |
| JPH11260998A (ja) | 複合半導体装置 | |
| JPH0451486Y2 (ja) | ||
| JP2507273Y2 (ja) | 樹脂封止型電子機器 | |
| JPH01208851A (ja) | 電子部品の実装構造 | |
| KR970005128Y1 (ko) | 표면실장형 메모리 모듈 | |
| JP3442989B2 (ja) | 半導体装置及びその製造方法並びに半導体キャリア | |
| US6383841B2 (en) | Method for encapsulating with a fixing member to secure an electronic device | |
| JPH0536300Y2 (ja) | ||
| JPS6362239A (ja) | プラスチックカプセル封じ半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070827 |