JP3442989B2 - 半導体装置及びその製造方法並びに半導体キャリア - Google Patents

半導体装置及びその製造方法並びに半導体キャリア

Info

Publication number
JP3442989B2
JP3442989B2 JP04010998A JP4010998A JP3442989B2 JP 3442989 B2 JP3442989 B2 JP 3442989B2 JP 04010998 A JP04010998 A JP 04010998A JP 4010998 A JP4010998 A JP 4010998A JP 3442989 B2 JP3442989 B2 JP 3442989B2
Authority
JP
Japan
Prior art keywords
semiconductor
resin
wiring pattern
semiconductor element
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04010998A
Other languages
English (en)
Other versions
JPH11238745A (ja
Inventor
康司 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP04010998A priority Critical patent/JP3442989B2/ja
Publication of JPH11238745A publication Critical patent/JPH11238745A/ja
Application granted granted Critical
Publication of JP3442989B2 publication Critical patent/JP3442989B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法並びに半導体キャリアに関するものであ
る。
【０００２】
【従来の技術】従来、半導体集積回路部を保護し、かつ
外部装置と半導体素子の電気的な接続を確保し、さらに
高密度な実装を可能したチップサイズパッケージ[Chip
Size Package] （以降略称ＣＳＰと称す）があり、情報
通信機器、事務用電子機器等の小型化を容易にする。以
下、従来のＣＳＰと呼ばれる半導体装置およびその製造
方法について図面を参照しながら説明する。
【０００３】図６〜図８は、従来の半導体装置に用いる
半導体キャリアの構造を示したものである。図６は半導
体キャリアの平面図、図７は半導体キャリアの底面図、
図８は半導体キャリアの側面図である。セラミックまた
は樹脂を基材１０１として、その上面に実際の回路に使
用するパターン１０２が、裏面には格子状に配列される
外部電極１０４が形成されている。
【０００４】図９は、従来の半導体キャリアを用いたＣ
ＳＰ作製工程を説明したものである。半導体素子１０６
の電極１０７上に形成された金属突起１０８が（図９
（ａ）、（ｂ））、位置合わせを行った後に導電性接続
材料１０９により半導体キャリア１０１の電極１１０と
接続される（図９（ｃ））。次に、適温に保持したホッ
トプレート１１１上に半導体素子１０６を搭載した半導
体キャリア１０１を載せ、半導体キャリア１０１上の半
導体素子１０６の１辺に樹脂１１２を一定量塗布する
（図９（ｄ））。この際、ホットプレート１１１は水平
でも、樹脂１１２が浸入しやすい方向に傾斜させてもよ
い。塗布した樹脂１１２が半導体素子１０６と半導体キ
ャリア１０１間に注入されたことを確認した後、２回目
の樹脂を適量塗布する。この動作を繰り返し、所定量を
塗布した後、ホットプレート１１１上で半導体素子１０
６周辺部に樹脂フィレット１１３が形成されるまで放置
する（図９（ｅ））。この際、樹脂フィレット１１３が
形成されやすいように、また形成スピードを上昇させる
ためにホットプレート１１１を傾斜させてもよい。図１
０は樹脂フィレットが形成された状態の半導体装置の平
面図である。その後、オーブン中で樹脂１１２の加熱硬
化を行う。
【０００５】以上により、半導体装置を製造していた。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の半導体製造方法では、ＣＳＰ樹脂封止工程において、
半導体素子周辺部に形成される樹脂フィレットの有無の
判定が非常に困難であり、人間の目によるフィレット確
認作業を難しくしているという課題があった。さらに万
一封止樹脂がＣＳＰに注入されていなくても確認する手
段が無く、次工程へ製品が流れてしまうという欠点を有
していた。
【０００７】したがって、この発明の目的は、上記従来
の課題を解決するもので、フィレット形成状態を明確に
判定し、製品歩留まりを向上することができる半導体装
置及びその製造方法並びに半導体キャリアを提供するこ
とである。
【０００８】
【課題を解決するための手段】この目的を達成するため
にこの発明の請求項１記載の半導体装置は、一方の面に
配線パターンを有し他方の面に外部端子を有した半導体
キャリアと、半導体キャリアの配線パターンと導電性接
続材料により電極が接続した半導体素子と、半導体素子
と半導体キャリアとの隙間と半導体素子周辺部を充填被
覆している樹脂とを備え、半導体素子の周囲に位置する
ように半導体キャリアの一方の面に樹脂により覆われる
ことで樹脂フィレット形成範囲を確認することができる
ダミー配線パターンが形成されていることを特徴とす
る。
【０００９】このように、半導体素子の周囲に位置する
ように半導体キャリアの一方の面に樹脂により覆われる
ことで樹脂フィレット形成範囲を確認することができる
ダミー配線パターンが形成されているので、半導体素子
周辺部を充填被覆している樹脂フィレット形成状態をダ
ミー配線パターンにより容易に確認することができる。
この際、半導体素子周辺部にあるダミー配線パターンが
樹脂で覆われていればフィレット形成状態が正常であ
り、逆にダミー配線パターンが露出していればフィレッ
トが形成されていないことが判る。これにより、樹脂フ
ィレット範囲を的確に認識できるため、製品の品質およ
び生産タクトが向上する。
【００１０】請求項２記載の半導体装置の製造方法は、
半導体キャリアの一方の面に配線パターンとダミー配線
パターンとを形成し他方の面に外部端子を形成する工程
と、半導体素子の電極上に金属突起電極を形成する工程
と、ダミー配線パターンが半導体素子の周囲に位置した
状態で半導体素子上の金属突起電極と半導体キャリアの
配線パターンとを電気的に接続する工程と、封止樹脂を
半導体素子と半導体キャリア間に充填した後、フィレッ
ト形成範囲をダミー配線パターンにより確認する工程
と、注入した樹脂を硬化させる工程とを含む。
【００１１】このように、半導体キャリア上のダミー配
線パターンが半導体素子の周囲に位置した状態で半導体
素子上の金属突起電極と半導体キャリアの配線パターン
とを電気的に接続し、封止樹脂を半導体素子と半導体キ
ャリア間に充填した後、フィレット形成範囲をダミー配
線パターンにより確認するので、フィレット形成状態を
明確に判定することができる。すなわち、半導体素子周
辺部にあるダミー配線パターンが樹脂で覆われていれば
フィレット形成状態が正常であるのでその部分は良と判
定でき、逆にダミー配線パターンが露出していればフィ
レットが形成されていないのでその部分は否と判定でき
る。これにより、製品の歩留りが向上し、製品の品質お
よび生産タクトを向上させることができる。また、認識
手段による工程のインライン化を行い、量産における製
造工数を減らし、生産タクトの飛躍的な向上を実現する
ことができる。
【００１２】請求項３記載の半導体キャリアは、一方の
面に半導体素子の電極に接続される配線パターンを有し
他方の面に外部端子を有し、一方の面に封止樹脂が形成
される半導体キャリアであって、配線パターンの周囲に
樹脂により覆われることで樹脂フィレット形成範囲を確
認することができるダミー配線パターンを形成した。こ
のように、配線パターンの周囲に樹脂により覆われるこ
とで樹脂フィレット形成範囲を確認することができるダ
ミー配線パターンを形成したので、半導体キャリアの配
線パターンと半導体素子の電極を接続し、半導体キャリ
アと半導体素子間に樹脂を充填する際に、樹脂フィレッ
ト形成範囲をダミー配線パターンにより確認することが
できる。
【００１３】
【発明の実施の形態】この発明の実施の形態を図１〜図
５に基づいて説明する。図１はこの発明の実施の形態の
半導体装置の構造を示したものであり、（ａ）は半導体
装置の断面図、（ｂ）は半導体装置の平面図である。図
２〜図４はこの発明の実施の形態の半導体装置に用いる
半導体キャリアの構造を示したものであり、図２は半導
体キャリアの平面図、図３は半導体キャリアの底面図、
図４は半導体キャリアの側面図である。図１に示すよう
に、この半導体装置は、半導体キャリア１、半導体素子
６および樹脂１２を備えている。半導体キャリア１は、
図２〜図４に示すように、セラミックまたは樹脂を基材
として、その上面に実際の回路に使用するパターン（配
線パターン）２と、回路とは無関係なダミーパターン
（ダミー配線パターン）３が、裏面には格子状に配列さ
れる外部電極（外部端子）４が形成されている。
【００１４】また、半導体素子６は電極７上に金属突起
（金属突起電極）８が形成され、この金属突起８と半導
体キャリア１の配線パターン２の電極１０とが導電性接
続材料９により電気的に接続されている。また、半導体
素子６と半導体キャリア１との隙間と半導体素子６の周
辺部に、樹脂１２が充填被覆してある。図１において、
１３は樹脂フィレット、１４は３と同様のダミーパター
ンを示す。ダミーパターン１４は樹脂フィレット１３に
より覆われているかまたは一部露出している。
【００１５】上記のように構成された半導体装置の製造
方法について説明する。図５はダミーパターンを持つ半
導体キャリアを用いたＣＳＰ作製工程を説明した工程断
面図である。半導体キャリア１の上面にパターン２とダ
ミーパターン３とを形成し裏面に外部端子４を形成し、
半導体素子６の電極７上に金属突起８を形成する（図５
（ａ），（ｂ））。半導体素子６の電極７上に形成され
た金属突起８を、位置合わせを行った後に導電性接続材
料９により半導体キャリア１の電極１０と接続する（図
５（ｃ））。
【００１６】次に、適温に保持したホットプレート１１
上に半導体素子６を搭載した半導体キャリア１を載せ、
半導体キャリア１上の半導体素子６の１辺に樹脂１２を
一定量塗布する（図５（ｄ））。この際、ホットプレー
ト１１は水平でも、樹脂１２が浸入しやすい方向に傾斜
させてもよい。塗布した樹脂１２が半導体素子６と半導
体キャリア１間に注入されたことを確認した後、２回目
の樹脂１２を適量塗布する。この動作を繰り返し、所定
量を塗布した後、ホットプレート１１上で半導体素子６
の周辺部に樹脂フィレット１３が形成されるまで放置す
る（図５（ｅ））。この際、樹脂フィレット１３が形成
されやすいように、また形成スピードを上昇させるため
にホットプレート１１を傾斜させてもよい。
【００１７】樹脂フィレット１３を形成する際、図１に
示すように、半導体キャリア１上に設けられたダミーパ
ターン１４により樹脂フィレット形成状態を確認する。
この際、認識カメラなどの認識手段で逐次フィレット形
成状態をモニタすることにより、フィレット形成状態を
確認し、樹脂フィレット量の良否判定を行うことができ
る。すなわち、半導体素子６の周辺部にあるダミーパタ
ーン１４が樹脂１２で覆われていればフィレット形成状
態が正常であるのでその部分は良と判定でき、逆にダミ
ーパターン１４が露出していればフィレット１３が形成
されていないのでその部分は否と判定できる。さらに、
フィレット形成状態をモニタすることにより、フィレッ
ト形成時間を調整することもできる。また、フィレット
形成状態をモニタすることにより、適切な樹脂量を塗布
しているかどうかフィードバックすることができる。そ
の後、オーブン中で樹脂の加熱硬化を行う。
【００１８】以上のようにこの実施の形態によれば、半
導体キャリア１上のダミー配線パターン１４が半導体素
子６の周囲に位置した状態で半導体素子６上の金属突起
電極８と半導体キャリア１の配線パターン２の電極１０
とを電気的に接続し、封止樹脂１２を半導体素子６と半
導体キャリア１間に充填した後、フィレット形成範囲を
ダミー配線パターン１４により確認するので、フィレッ
ト形成状態を明確に判定することができる。これによ
り、製品の歩留りが向上し、製品の品質および生産タク
トを向上させることができる。また、認識手段による工
程のインライン化を行い、量産における製造工数を減ら
し、生産タクトの飛躍的な向上を実現することができ
る。
【００１９】
【発明の効果】この発明の請求項１記載の半導体装置に
よれば、半導体素子の周囲に位置するように半導体キャ
リアの一方の面に樹脂により覆われることで樹脂フィレ
ット形成範囲を確認することができるダミー配線パター
ンが形成されているので、半導体素子周辺部を充填被覆
している樹脂フィレット形成状態をダミー配線パターン
により容易に確認することができる。この際、半導体素
子周辺部にあるダミー配線パターンが樹脂で覆われてい
ればフィレット形成状態が正常であり、逆にダミー配線
パターンが露出していればフィレットが形成されていな
いことが判る。これにより、樹脂フィレット範囲を的確
に認識でき、製品の品質および生産タクトを向上させる
ことができ、より低コストで高性能な半導体装置を提供
できる。
【００２０】この発明の請求項２記載の半導体装置の製
造方法によれば、半導体キャリア上のダミー配線パター
ンが半導体素子の周囲に位置した状態で半導体素子上の
金属突起電極と半導体キャリアの配線パターンとを電気
的に接続し、封止樹脂を半導体素子と半導体キャリア間
に充填した後、フィレット形成範囲をダミー配線パター
ンにより確認するので、フィレット形成状態を明確に判
定することができる。すなわち、半導体素子周辺部にあ
るダミー配線パターンが樹脂で覆われていればフィレッ
ト形成状態が正常であるのでその部分は良と判定でき、
逆にダミー配線パターンが露出していればフィレットが
形成されていないのでその部分は否と判定できる。これ
により、樹脂フィレット範囲を的確に認識できるため、
製品の歩留りが向上し、製品の品質および生産タクトを
向上させることができる。また、認識手段による工程の
インライン化を行い、量産における製造工数を減らし、
生産タクトの飛躍的な向上を実現することができる。
【００２１】この発明の請求項３記載の半導体キャリア
によれば、配線パターンの周囲に樹脂により覆われるこ
とで樹脂フィレット形成範囲を確認することができるダ
ミー配線パターンを形成したので、半導体キャリアの配
線パターンと半導体素子の電極を接続し、半導体キャリ
アと半導体素子間に樹脂を充填する際に、樹脂フィレッ
ト形成範囲をダミー配線パターンにより確認することが
できる。
【図面の簡単な説明】
【図１】（ａ）はこの発明の実施の形態の半導体装置の
断面図、（ｂ）はその平面図である。
【図２】この発明の実施の形態の半導体キャリアの平面
図である。
【図３】この発明の実施の形態の形態の半導体キャリア
の底面図である。
【図４】この発明の実施の形態の半導体キャリアの側面
図である。
【図５】この発明の実施の形態の半導体装置の製造方法
を示す工程断面図である。
【図６】従来の半導体装置を構成する半導体キャリアの
平面図である。
【図７】従来の半導体装置を構成する半導体キャリアの
底面図である。
【図８】従来の半導体装置を構成する半導体キャリアの
側面図である。
【図９】従来の半導体装置の製造方法を示す工程断面図
である。
【図１０】従来の半導体装置の平面図である。
【符号の説明】
１ セラミックキャリア基材（半導体キャリア） ２ 回路に使用するメタルパターン（配線パターン） ３ 回路に使用しないメタルパターン（ダミー配線パタ
ーン） ４ 外部電極（外部端子） ６ 半導体素子 ７ 半導体素子の電極 ８ 金属突起（金属突起電極） ９ 導電性接続材料 １０ 半導体キャリアの電極 １１ ホットプレート １２ 封止樹脂 １３ 樹脂フィレット １４ ダミーパターン １０１ セラミックキャリア基材 １０２ 回路に使用するメタルパターン １０４ 外部電極 １０６ 半導体素子 １０７ 半導体素子の電極 １０８ 金属突起 １０９ 導電性接続材料 １１０ 半導体キャリアの電極 １１１ ホットプレート １１２ 封止樹脂 １１３ 樹脂フィレット

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 一方の面に配線パターンを有し他方の面
    に外部端子を有した半導体キャリアと、前記半導体キャ
    リアの配線パターンと導電性接続材料により電極が接続
    した半導体素子と、前記半導体素子と前記半導体キャリ
    アとの隙間と前記半導体素子周辺部を充填被覆している
    樹脂とを備え、前記半導体素子の周囲に位置するように
    前記半導体キャリアの一方の面に前記樹脂により覆われ
    ることで樹脂フィレット形成範囲を確認することができ
    るダミー配線パターンが形成されていることを特徴とす
    る半導体装置。
  2. 【請求項２】 半導体キャリアの一方の面に配線パター
    ンとダミー配線パターンとを形成し他方の面に外部端子
    を形成する工程と、半導体素子の電極上に金属突起電極
    を形成する工程と、前記ダミー配線パターンが前記半導
    体素子の周囲に位置した状態で前記半導体素子上の金属
    突起電極と前記半導体キャリアの配線パターンとを電気
    的に接続する工程と、封止樹脂を前記半導体素子と前記
    半導体キャリア間に充填した後、フィレット形成範囲を
    前記ダミー配線パターンにより確認する工程と、注入し
    た樹脂を硬化させる工程とを含む半導体装置の製造方
    法。
  3. 【請求項３】 一方の面に半導体素子の電極に接続され
    る配線パターンを有し他方の面に外部端子を有し、前記
    一方の面に封止樹脂が形成される半導体キャリアであっ
    て、前記配線パターンの周囲に前記樹脂により覆われる
    ことで樹脂フィレット形成範囲を確認することができる
    ダミー配線パターンを形成したことを特徴とする半導体
    キャリア。
JP04010998A 1998-02-23 1998-02-23 半導体装置及びその製造方法並びに半導体キャリア Expired - Fee Related JP3442989B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04010998A JP3442989B2 (ja) 1998-02-23 1998-02-23 半導体装置及びその製造方法並びに半導体キャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04010998A JP3442989B2 (ja) 1998-02-23 1998-02-23 半導体装置及びその製造方法並びに半導体キャリア

Publications (2)

Publication Number Publication Date
JPH11238745A JPH11238745A (ja) 1999-08-31
JP3442989B2 true JP3442989B2 (ja) 2003-09-02

Family

ID=12571704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04010998A Expired - Fee Related JP3442989B2 (ja) 1998-02-23 1998-02-23 半導体装置及びその製造方法並びに半導体キャリア

Country Status (1)

Country Link
JP (1) JP3442989B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006062195A1 (ja) * 2004-12-09 2006-06-15 Matsushita Electric Industrial Co., Ltd. 半導体実装基板

Also Published As

Publication number Publication date
JPH11238745A (ja) 1999-08-31

Similar Documents

Publication Publication Date Title
EP1168440A1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
EP1137066A3 (en) Semiconductor device and process of production of same
JPH041503B2 (ja)
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
US4839713A (en) Package structure for semiconductor device
JPH0794551A (ja) 半導体装置
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH11135682A (ja) 樹脂封止型半導体装置とその製造方法
JP3442989B2 (ja) 半導体装置及びその製造方法並びに半導体キャリア
JP2001035961A (ja) 半導体装置及びその製造方法
US6246117B1 (en) Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings
JPH10242385A (ja) 電力用混合集積回路装置
US6191488B1 (en) Flip chip type semiconductor package and method of injecting resin into device thereof
JPH1074887A (ja) 電子部品及びその製造方法
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
JP3423174B2 (ja) チップ・オン・ボード実装構造およびその製造方法
JP3234614B2 (ja) 半導体装置及びその製造方法
JP2574605Y2 (ja) 複合半導体装置
JP3174238B2 (ja) 半導体装置およびその製造方法
JP3495566B2 (ja) 半導体装置
JP2954112B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP2998726B2 (ja) 半導体装置及びその製造方法
US6383841B2 (en) Method for encapsulating with a fixing member to secure an electronic device
JPH10189792A (ja) 半導体パッケージ
JP2747243B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees