JPS6362239A - プラスチックカプセル封じ半導体デバイスの製造方法 - Google Patents

プラスチックカプセル封じ半導体デバイスの製造方法

Info

Publication number
JPS6362239A
JPS6362239A JP62209401A JP20940187A JPS6362239A JP S6362239 A JPS6362239 A JP S6362239A JP 62209401 A JP62209401 A JP 62209401A JP 20940187 A JP20940187 A JP 20940187A JP S6362239 A JPS6362239 A JP S6362239A
Authority
JP
Japan
Prior art keywords
metal plate
plastic
encapsulation
mold
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62209401A
Other languages
English (en)
Inventor
アントニオ・ペルニチアロ・スパトリサノ
マリノ・セラーイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of JPS6362239A publication Critical patent/JPS6362239A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、プラスチックカプセル封じされ、電気的に絶
縁された半導体デバイスの製造方法に関するものである
或るタイプのプラスチックカプセル封じ半導体デバイス
、特に或るタイプの電力用半導体デバイスでは、金属支
持体く以下金属板という)の平らな部分にはんだ付され
た1つまたはそれ以上の半導体チップが存するが、前記
の金属板は、デバイスの電極(または端子)として働く
以外に、デバイスが取付けられる外部ヒートシンクに向
けての熱伝達手段としての役もする。この外部ヒートシ
ンクに十分な熱伝達と良好な電気絶縁の両方を与える必
要性を考えると、前記の平らな部分は、カプセル封じの
間、ヒートシンクに重ねられるべきその表面は薄い均一
なプラスチック層で被覆される必要がある。したがって
、金属板は、カプセル封じを得るために用いられる型内
において、プラスチックの射出およびその硬化の間正し
い位置にセットされねばならない。
従来の技術では、型内における金属板の正しい位置は型
内の位置決め体(locater)によって保証され、
この位置決め体は、一方は型のキャピテイより延在する
金属リードに対するものでありまた他方は、やはり型の
キャビティより延在するがカプセル封じ後は切取られる
金属板の適当な延長部に対するものである。この方法は
、延長部が切取られた個所(「ホットホーン」(hot
 horn) Jとも呼ばれる)においてデバイスの絶
縁が損われるという欠点がある。
この欠点は欧州特許第661888号によって或る程度
は除かれる。すなわちこの欧州特許では、ホットホーン
の位置が余り近づけない点にあるようなプラスチックハ
ウジングの形を与え、これによって、短絡の可能性を、
完全に除いたわけではないが、減少するようにしている
別の公知の解決法では、金属板の一端は型より延在して
いる金属板リードによって型で固定され、一方他端は型
自体に設けた位置決めのピンによって固定される。カプ
セル封じ工程が完了すると、工程中前記のピンと接して
いた金属板部分は被覆されないままでおり、後で追加の
液状熱硬化樹脂によって被覆せねばならない。けれども
この解決法は、液状シーリングプラスチックの分配のた
めコストが高くつき、また、外部放熱器に重ねられるべ
き表面上の液状シーリングプラスチックがオーバーフロ
ーして表面自体の平坦さを損うおそれがあるので、自動
工程による分配および正確な計量の決定が難しいという
欠点がある。
本発明は、半導体チップと、電極およびヒートシンクと
しての役をし、前記の半導体チップとはんだ付される第
1表面を有する金属板と、この金属板の第2表面上に薄
くて均一なプラスチック層をつくるプラスチックカプセ
ル封じハウジングと、前記の金属板と連結されたリード
とを有し、カプセル封じの間、カプセル封じ型内の金属
板の正確な位置決めを、少なくとも一対の位置決めピン
と、型内にある、前記のリードに対する位置決め体とに
よって行うようにしたプラスチックカプセル封じ半導体
デバイスの製造方法において、位置決めピンの端は、カ
プセル封じの最初の段階においては、金属板の面と直接
かまたは絶縁肉厚部(th 1ckness iB)を
介して間接に接するが、カプセル封じの最終段階におい
ては金属板に対して離すようにしたことを特徴とするも
のである。
本発明の一実施態様では、引込可能な位置決めピンの端
を、カプセル封じの間は、プラスチックが型を満たす迄
は金属板と接して保ち、一方熱硬化反応の開始前には引
込め、同時に前に前記のピンで占められていた空間が満
たされない限りはカプセル封じプラスチックの射出を続
けるようにする。
本発明の別の実施態様では、カプセル封じが始まる前に
1つまたはそれ以上の熱可塑性のくぎを金属板に設けた
1つまたはそれ以上の孔に挿入し、次いでこのくぎの端
を、くぎ自身が金属板に固定されまたこの端に或る形状
と所定の寸法を与えるように、リベット締めし、カプセ
ル封じの間、型内の金属板の正確な位置を、リードに対
する型の位置決め体と、前記のくぎの端に対する、型に
固定された一対のピンとの両方によって確保するように
する。
以下に本発明を添付の図面を参照して実施例で更に詳し
く説明するが、本発明はこれ等の実施例に限定されるも
のではない。
第1図は公知のプラスチックカプセル封じパワートラン
ジスタの斜視図である。金属頭または“ホット・ホーン
″1と2は、半導体チップと共にプラスチック内にカプ
セル封じされた金属板に所属し、この金属板に接合され
たり−ド4およびトランジスタ (このトランジスタは
、プラスチックハウジング3の絶縁された孔7を貫通す
るリベットまたはねじを経てヒートシンクに固定されね
ばならない)のリード5と6と同様にプラスチックハウ
ジング3で被覆されてない。前記の金属頭lと2にかか
る電圧は、可なり高くてもよいトランジスタコレクタと
同じである。
第2図は別の従来技術のプラスチックカプセル封じ半導
体デバイスの断面図、特に、射出時に使用される熱硬化
性プラスチック23で完全にカプセル封じされていない
半導体チップ22が上に取付けられた金属板21の断面
図を示す、実際には、型への射出時熱硬化性プラスチッ
クはプラスチックハウジングのキャビティ25および2
6を満たさず、金属板の両面の対応した面を被覆しない
。これ等のキャビティは、トランスファー成形の型内の
金属板の支持ピンによってできるもので、続いて液状熱
硬化性プラスチックで満たされる。24はリードの1つ
を示し、また27はデバイスをヒートシンクに固定する
ための絶縁された孔である。
第3図は本発明の第1実施例で用いられるリードフレー
ムの一部の平面図である。半導体チップ33は、金属板
の1つの上に取付けられ、ワイヤ34゜35によってリ
ード36.37に夫々連結され、また金属板自体を経て
中央リード38と連結されるが、この場合この中央リー
ドは金属板と接合されている。
関係のリードを有するすべての金属板は、プラスチック
ハウジング内にカプセル封じされる前はストリップ39
で支持されている。更に前記の金属板は、据付は時に、
形成されたデバイスを外部のヒートシンクに固定させる
孔(金属板31の孔32)を有する。第3図に示したフ
レームを用いて得られたプラスチックカプセル封じ半導
体デバイスが第4図と第5図に示されている。
第4図は、同じ熱硬化性プラスチック40より或るハウ
ジング内に完全にカプセル封じされた、半導体チップが
上に取付けられた金属板31を示す。
この結果最も厳しい国際規則に従って絶縁され、従来技
術の欠点や制限を呈しない。
第6A、 61よび6C図はデバイスのカプセル封じ装
置の一部の線図的断面図で、これ等の図面を参照して本
発明の第1実施例による製造工程を説明する。
第6A図は、プラスチックカプセル封じの前および最初
の段階中の、リードをそなえ且つ型のキャビティ内に置
かれた金属板を示す。第6B図は、完全にカプセル封じ
されたプラスチックハウジングを有するカプセル封じの
最終段階時の金属板を示す。第6C図はトランスファー
成形型のキャビティよりの排出の時デバイスを示す。
第6A図において、金属板31は、この金属板にしっか
りと連結されたリード38を有し、その上には、ワイヤ
によってリードと連結された半導体が前辺て組立てられ
、トランスファー成形型のキャビティ内に置かれる。こ
の金属板の一方の側は、型の下部41と上部42の間で
占めされたリード38を通じてクランプされ、一方金属
板の反対側は、引込可能な整列された突出ピンの下方対
43と上方対44を通じて抑えられる。
このように、金属板は型のキャビティ内で正しい心合せ
された位置を有する。プラスチックは、熱硬化性で絶縁
性タイプのものである。第6A図に示すように、完全に
閉じられたプラスチックハウジングは4つの引込可能な
突出ピンの最初の段階の間には形成されない。突出ピン
43.44は、プラスチックハウジングの熱硬化反応の
開始時に引込められ、同時にプラスチックが溝47を通
って加圧下でキャビティ内に連続的に射出され、熱硬化
工程がプラスチックの完全な厚さ迄続けられる。
したがって、(第6B図参照)、唯1つのプラスチック
で、金属板31を電気的に絶縁する完全に閉じたプラス
チックハウジングを得ることができる。
本発明の製造方法は、プラスチックハウジングを型のキ
ャビティから排出することをもって終了する。この目的
で、型の下部41と上部42が動かされ、その直後ハウ
ジングは前記の突出ピン43.44および付加的な突出
ピン対45.46を用いて型のキャビティから離される
(第6C図参照)。
第7図は前述の方法を更に詳しく説明するものである。
この図面はトランスファー成形の所定の温度に対するカ
プセル封じプラスチック粘性と時間の関係を示す。この
第7図は、第6A図と6B図に関して云えば、型のキャ
ビティの充填中(段階A)は流れやすくするためにプラ
スチックの粘性が非常に低い。この段階Aの間は、圧力
下での液状プラスチックの射出に基づく金属板の正しい
位置からの移動を防ぐために、金属板は突出ピン43.
44によってもクランプされる。型のキャビティが満た
され、金属板が重合を始めるプラスチック自体によって
も支持されるために動けなくなると、突出ピン43.4
4の引込みが始まり(段階B)、続いて突出ピン43.
44で前に占められていたキャビティ部分の液状プラス
チックによる以後の充填が始まる。
第8図は、本発明の第2実施例に用いられるリードフレ
ームの一部の平面図を示す。この第8図では、孔81を
除いて構成要素の機能は第3図におけると同様で、前記
の孔81は、この実施例では、2つの熱硬化性プラスチ
ック絶縁くぎを通すようにされている。この実施例のカ
プセル封じ方法では、各金属板上への関係の半導体チッ
プのはんだ付は後およびチップの金属化部分と関係のリ
ードとの連結後(第3図の金属31の例と同様)所定の
形と寸法の2つの熱硬化性くぎが(自動的に)保持孔8
1に挿入される。
第9図は、孔81の軸と交差する切断面を有するくぎ(
符号91で示す)の挿入後の金属板の断面図である。こ
のくぎ91の挿入の直後に第10図に示すようにくぎの
熱間リベット締めが始まる。この場合リベット締め型1
02のリベット締めロール101は、くぎの塑性軟化温
度迄加熱され、このロールの端は、くぎの端に所定のリ
ベット締め形を与えるように形成されている。くぎがリ
ベット締めされた後、最終的なカプセル封じが第11図
に示すトランスファー成形の型112内で行われる(第
11図の向って右側はリード38の軸を通る平面に平行
な面に沿った断面図で左側は2つの孔81の一方の孔の
軸を通る平面に沿った断面図を示す)。この図面は、金
属板の一方の側は該金属板に連結されたリード38によ
って型内の所定位置にクランプされ、これに対し他方の
側はくぎ端に対向するカプセル封じ型の一対の固定ピン
110と111によってクランプされていることを示す
第12図は、型内の金属板の正しい位置決めのために用
いられた特別の方法にってリードが延長する側を除いて
すべての金属部分が絶縁された半導体デバイスを示す。
したがって、内部の金属板はくぎの頭とハウジングの回
りのプラスチックとによって完全に絶縁されているので
、金属板の孔81に対応するキャビティ121.122
(およびハウジングの他方の側の対応するキャビティ)
は続いてプラスチックでシールされる必要がない。
以上説明した実施例は、本発明の要旨を逸脱しない範囲
において変更、訂正および他の同等の構成要との構成要
素の置換えが可能であることは云う迄もない。特に、本
発明の方法の実施例を金属板にはんだ付けされた唯1つ
の半導体チップに関して説明したが、それ以上のチップ
が同じ金属板上にある場合にも適用することができる。
ハウジングデバイスより延在するリードの数についても
同じことが当嵌る。
【図面の簡単な説明】
第1図は公知のプラスチックカプセル封じパワートラン
ジスタの斜視図、 第2図は別の公知のプラスチックカプセル封じ半導体デ
バイスの断面図、 第3図は本発明の第1実施に用いられるリードフレーム
の一部の平面図、 第4図は第3図のリードフレームによってつくられたプ
ラスチックカプセル封じ半導体デバイスの断面図、 第5図は第4図の半導体デバイスの斜視図、第6A図は
プラスチックカプセル封じの最初の段階の前および最初
の段階中における型のキャビティ内の金属板を示す断面
図、 第6B図は最終段階にふける同様断面 第6C図は型よりの排出時における同様断面図、第7図
は第6A図及び第6B図に示したプラスチックのカプセ
ル封じの熱硬化工程を説明するダイヤグラム 第8図は本発明の第2実施例に用いられるIJ −ドフ
レームの一部の平面図、 第9図はくぎの挿入後でその端のリベット締め前の第8
図に示した金属板の断面図、 第1O図はくぎの端のリベット締め後の第9図に示した
金属板の断面図、 第11図はカプセル封じに用いられる型内の金属板(第
1O図に示した)の位置を示す断面図、第12図は第8
図から第11図に示した実施例によるカプセル封じ後の
半導体デバイスの斜視図である。 1.2・・・金属頭 3・・・プラスチックハウジング 4、5.6.24.36.37.38 ・・・リード?
、 27.32.81・・・孔    21.31・・
・金属板23、40・・・熱硬化性プラスチック25、
26.121.122・・・キャビティ34、35・・
・ワイヤ    39・・・ストリップ41・・・型下
部      42山型上部43、44.45.46・
・・ピン  47・・・溝旧・・・< キ101・・・
リベット締めロール102・・リベット締め型 110
.111・・・固定ビン112・・・トランスファー成
形型 FIG、 2 FIG、4 FIG、7 FIG、 8 1\  l    l ’+。 \ 1  ゛・ FIG、9 FIG、10 FIG、 11 FIG、12

Claims (1)

  1. 【特許請求の範囲】 1、半導体チップと、電極およびヒートシンクとしての
    役をし、前記の半導体チップとはんだ付される第1表面
    を有する金属板と、この金属板の第2表面上に薄くて均
    一なプラスチック層をつくるプラスチックカプセル封じ
    ハウジングと、前記の金属板と連結されたリードとを有
    し、カプセル封じの間、カプセル封じ型内の金属板の正
    確な位置決めを、少なくとも一対の位置決めピンと、型
    内にある、前記のリードに対する位置決め体とによって
    行うようにしたプラスチックカプセル封じ半導体デバイ
    スの製造方法において、位置決めピンの端は、カプセル
    封じの最初の段階においては、金属板の面と直接かまた
    は絶縁肉厚部を介して間接に接するが、カプセル封じの
    最終段階においては金属板に対して離すことを特徴とす
    るプラスチックカプセル封じ半導体デバイスの製造方法
    。 2、引込可能な位置決めピンの端を、カプセル封じの間
    は、プラスチックが型を満たす迄は金属板と接して保ち
    、一方熱硬化反応の開始前には引込め、同時に前に前記
    のピンで占められていた空間が満たされない限りはカプ
    セル封じプラスチックの射出を続ける特許請求の範囲第
    1項記載の方法。 3、カプセル封じが始まる前に1つまたはそれ以上の熱
    可塑性の釘を金属板に設けた1つまたはそれ以上の孔に
    挿入し、次いでこのくぎの端を、くぎ自身が金属板に固
    定されまたこの端に或る形状と所定の寸法を与えるよう
    に、リベット締めし、カプセル封じの間、型内の金属板
    の正確な位置をリードに対する型の位置決め体と、前記
    のくぎの端に対する、型に固定された一対のピンとの両
    方によって確保する特許請求の範囲第1項記載の方法。
JP62209401A 1986-08-27 1987-08-25 プラスチックカプセル封じ半導体デバイスの製造方法 Pending JPS6362239A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT6611A/86 1986-08-27
IT8606611A IT1215023B (it) 1986-08-27 1986-08-27 Dispositivo e semiconduttore incapsulato in resina ed elettronicamente isolato e procedimento per lasua fabbricazione
IT19800A/87 1987-03-23

Publications (1)

Publication Number Publication Date
JPS6362239A true JPS6362239A (ja) 1988-03-18

Family

ID=11121391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62209401A Pending JPS6362239A (ja) 1986-08-27 1987-08-25 プラスチックカプセル封じ半導体デバイスの製造方法

Country Status (3)

Country Link
JP (1) JPS6362239A (ja)
KR (1) KR880003426A (ja)
IT (1) IT1215023B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168637A (ja) * 1988-12-21 1990-06-28 Sharp Corp 半導体装置の製造方法
JPH02184040A (ja) * 1989-01-11 1990-07-18 Nec Corp 半導体装置の製造方法
JPH02216838A (ja) * 1989-02-17 1990-08-29 Fuji Electric Co Ltd 樹脂封止型半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130129A (ja) * 1983-12-16 1985-07-11 Nec Corp 絶縁型半導体素子の樹脂封止方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130129A (ja) * 1983-12-16 1985-07-11 Nec Corp 絶縁型半導体素子の樹脂封止方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168637A (ja) * 1988-12-21 1990-06-28 Sharp Corp 半導体装置の製造方法
JPH02184040A (ja) * 1989-01-11 1990-07-18 Nec Corp 半導体装置の製造方法
JPH02216838A (ja) * 1989-02-17 1990-08-29 Fuji Electric Co Ltd 樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
IT8606611A0 (it) 1986-08-27
IT1215023B (it) 1990-01-31
KR880003426A (ko) 1988-05-17

Similar Documents

Publication Publication Date Title
US4888307A (en) Method for manufacturing plastic encapsulated semiconductor devices
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US6262480B1 (en) Package for electronic device having a fully insulated dissipator
JP3793628B2 (ja) 樹脂封止型半導体装置
KR100356455B1 (ko) 반도체장치 및 그 제조방법
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
US3909838A (en) Encapsulated integrated circuit and method
US5703398A (en) Semiconductor integrated circuit device and method of producing the semiconductor integrated circuit device
JP3491481B2 (ja) 半導体装置とその製造方法
JPH06120374A (ja) 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JPS6220705B2 (ja)
US5244838A (en) Process and apparatus for assembling and resin-encapsulating a heat sink-mounted semiconductor power device
JP2604340B2 (ja) Icカードのための集積回路の封止方法
US5152057A (en) Molded integrated circuit package
EP0066188A1 (en) Plastic encapsulated semiconductor device and method for manufacturing the same
EP0069390B1 (en) Lead frame for plastic encapsulated semiconductor device
JP3217876B2 (ja) 半導体電子素子構造を製造するためのモールドおよびそれを用いて半導体電子素子構造を製造する方法
US5778520A (en) Method of making an assembly package in an air tight cavity and a product made by the method
JPS6362239A (ja) プラスチックカプセル封じ半導体デバイスの製造方法
JPH10256291A (ja) 熱散逸器を具備する電子装置用プラスチックパッケージの製造方法
JPS6191950A (ja) 集積回路パツケージ
JP2759523B2 (ja) 半導体装置の製造方法
JPS6244815B2 (ja)
JPH11177017A (ja) 複合半導体装置