JP3217876B2 - 半導体電子素子構造を製造するためのモールドおよびそれを用いて半導体電子素子構造を製造する方法 - Google Patents

半導体電子素子構造を製造するためのモールドおよびそれを用いて半導体電子素子構造を製造する方法

Info

Publication number
JP3217876B2
JP3217876B2 JP29671592A JP29671592A JP3217876B2 JP 3217876 B2 JP3217876 B2 JP 3217876B2 JP 29671592 A JP29671592 A JP 29671592A JP 29671592 A JP29671592 A JP 29671592A JP 3217876 B2 JP3217876 B2 JP 3217876B2
Authority
JP
Japan
Prior art keywords
mold
metal plate
plate
cavity
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29671592A
Other languages
English (en)
Other versions
JPH05326589A (ja
Inventor
カサティ パオロ
マーニ ピエランゲロ
Original Assignee
エスジーエス−トムソン マイクロエレクトロニクスソチエタ レスポンサビリタ リミテ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスジーエス−トムソン マイクロエレクトロニクスソチエタ レスポンサビリタ リミテ filed Critical エスジーエス−トムソン マイクロエレクトロニクスソチエタ レスポンサビリタ リミテ
Publication of JPH05326589A publication Critical patent/JPH05326589A/ja
Application granted granted Critical
Publication of JP3217876B2 publication Critical patent/JP3217876B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10931—Exposed leads, i.e. encapsulation of component partly removed for exposing a part of lead, e.g. for soldering purposes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体電子素子の製造
に関し、より詳しくは互いに結合された金属プレートと
プラスチックボデーを含むタイプの、表面取り付けを意
図した半導体素子構造を製造するためのモールドおよび
製造方法に関する。
【０００２】
【従来の技術】従来から知られているように、集積回路
（ＩＣ）等の能動電子素子・機器は、面積数平方ミリ程
度の半導体材料のプレート（チップ）上に形成されてい
るため、外部の電気回路との接続のために特別な支持・
収容・電気的接続の構造を必要とする。この目的に適し
た典型的な基本構造は、プラスチックボデー内に収容さ
れたチップの特定部位がメタライズ（金属被覆）されて
いて、そこに半田付けされた細い配線によって、チップ
はプラスチックボデーの外部へ延びている導電体すなわ
ち電流伝達端子と接続されている。電力ＩＣすなわち大
電流で作動するため高温になる素子を含んでいる構造の
場合には、作動中に発生する熱を構造内のチップから外
部へ逃がすために小さい金属プレートが設けられてい
る。
【０００３】後者の構造の製造においては、上記の金属
プレートを銅等の金属シートから打抜いた後、鉛錫合金
等の低融点合金による半田付けあるいはエポキシ系接着
剤等の適当な接着剤による接着によって、チップを金属
プレートに固定する。次に、薄い金属シートから一組の
電流伝達端子用金属ストリップを打抜くが、各ストリッ
プ間はその一部でまだ繋がった状態にしておき、金属プ
レート上に、金属プレートとは電気的に絶縁した状態で
装着する。細い配線（通常は金製）の一端を低融点合金
によりチップのメタライズ部に半田付けし、他端をいわ
ゆる「サーモソニック法」により金属ストリップ上に溶
接する。この「サーモソニック法」は熱と超音波とを同
時に負荷する方法である。次に、このアセンブリー（組
立体）を特別に用意したモールド（型）内に装入してか
ら、熱硬化性エポキシ樹脂等の液状のプラスチック材料
をこのモールド内に流し込む。この樹脂を硬化させる
と、上記金属プレートおよび金属ストリップの片面すな
わち素子の電流伝達端子側の面とその繋ぎ部分とを除い
ては上記各構成要素を固体プラスチックボデー内に封入
した構造が得られる。次に、繋ぎ部分を（他にもプレー
ト間の繋ぎ部があればそれらと一緒に）打抜き加工等に
より除去すれば、最終的な電子素子が得られる。
【０００４】表面取り付けを意図した素子、すなわちプ
リント配線基板の表面上に設けた特別の金属領域に素子
のヒートシンクおよび電流伝達端子を溶接することによ
り取り付けるように意図した素子の場合には、電流伝達
端子はその自由端がヒートシンクの露出側を含む平面内
になるように曲げられている。この半田付けは、基板の
金属領域上に低融点半田の層を付与した後、個々の回路
構成要素を金属領域に接触させた状態で、また前記種類
の素子の場合にはヒートシンクの露出側をこの金属領域
に接触させた状態で、基板上に配置する。そして基板を
加熱して半田層を溶融させた後、冷却することにより、
端子およびヒートシンクはそれぞれの金属領域に半田付
けされる。
【０００５】その後、半田接合部の品質を外観および形
状について検査する。ヒートシンクを持つ半導体素子の
場合、ヒートシンクと半田との境界線が隠れていて見え
ないため、上記の検査はできないか、できても不完全で
ある。その上、ヒートシンクがプリント配線基板の所定
領域に配置されたか否かの検査は、境界線が見えないた
めに一層困難である。
【０００６】上記の欠点を解消するために、ヒートシン
クの金属プレートが素子構造の両側に露出している構造
が提案された。しかし、この構造を作製するには、モー
ルディング（型成形）処理中に金属プレートの周囲全体
に形成する反対向きのプラスチックのエッジを取り除く
ために、特別で微妙且つ面倒な余分な機械加工工程が必
要になる。
【０００７】上記半田付け用の構造を作製するために通
常必要になるもう一つの機械加工工程は、モールディン
グ処理中にプラスチックがしみ出してヒートシンクの外
縁部に形成した薄いプラスチック層を除去することであ
る。このしみ出しを防止するための公知のモールドは、
素子構造のプラスチックボデーが成形されるモールド中
空部の底に金属プレートを押しつけるための部材を提供
するようなモールド内部形状にしてある。
【０００８】
【発明が解決しようとする課題】本発明は、ヒートシン
ク上へしみ出したプラスチックを除去するための機械加
工による後処理も、ヒートシンクの縁部からプラスチッ
クを除去するための面倒な機械加工も必要とせずに、前
記の構造を製造するためのモールドおよび方法を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のモールドは、金属プレートと該金属プレ
ートを少なくともその底面は露出させて封入しているプ
ラスチックボデーとを含んで成る半導体電子素子構造を
製造するためのモールドであって、組み合わせることに
より少なくとも１つのモールドキャビティーを構成する
２つの重ね合わせ可能な半型を含んで成り、上記キャビ
ティーは上記構造を形成するために上記金属プレートを
上記底面を該キャビティーの底面に接触させて保持した
状態で収容し且つ所定量のプラスチックを収容し、個々
の該キャビティーには該金属プレートの片面の少なくと
も一部分に当接しながら該金属プレートを該キャビティ
ーの底面に押し付ける手段が設けられているモールドに
おいて、個々の上記キャビティーに、上記プレートが上
記キャビティー内に装入され上記モールドが閉じられた
状態で上記プレートの側面と上記モールドの内面とによ
って画定される側方への張り出し部分を少なくとも１つ
設けたことを特徴とする。
【００１０】前記プレートを押し付ける手段は該プレー
トの一方の面によってそれぞれ画定される該プレートの
表面の２つの部分に作用する２つの部材であること、上
記一方の面の側面によって画定される２つの側方張り出
し部を有することが望ましい。上記の目的を達成するた
めに、本発明の半導体電子素子を製造する方法は、金属
プレートと該金属プレートを少なくともその底面は露出
させて封入しているプラスチックボデーとを含んで成る
半導体電子素子構造を、上記本発明のモールドを用いて
製造する方法であって、下記の工程：上記金属プレート
を含むブランク材を上記モールドの少なくとも１つのキ
ャビティー内に装入する工程、上記キャビティー内に液
状のプラスチックを注入する工程、上記プラスチックを
硬化させる工程、および上記金属プレートと上記硬化に
より得られたプラスチックボデーとから成る新たなブラ
ンク材を上記モールドから取り出す工程を含んで成る方
法において、上記キャビティーの前記側方張り出し部内
に形成されたプラスチック部分をそれぞれ上記プレート
の側面から分離することにより除去する工程を更に含む
ことを特徴とする。
【００１１】前記ブランク材は、対向する２つの側面に
張り出した２つのウィング状張り出し部（１２ａ）を有
するほぼ４角形の金属プレート（１２）から作られ、上
記ウィング状張り出し部の端面が上記プレートの上記側
面を規定していることが望ましい。以下に、添付図面を
参照して、非制限的な実施例により本発明を更に詳細に
説明する。
【００１２】
【実施例】図１および図２に示したモールド（全体を符
号１０で表示する）は、重ね合わせることができる上下
の半型１０ａおよび１０ｂを含んで構成される。これら
の半型を重ね合わせると、図示しない適当な流路を介し
て注入口に接続されるモールドキャビティーが構成され
る。熱硬化性エポキシ樹脂等の液状のプラスチックを、
加圧下でこの流路からキャビティー内に注入・充填する
ことができる。
【００１３】図１はモールドの一部を示しており、その
キャビティーは２つの半型の２つの中空室によって構成
される。金属プレート１２と、このプレートに取り付け
られた半導体材料のチップと、このチップに電気的に接
続された電流伝達端子１４の枠組とを含むブランク材を
下型の中空室内に装入する。図に示したように、プレー
ト１２は、長方形の広い部分と、この長方形の短辺から
張り出しプレート上面から少し低くなった２つのウィン
グ１２ａとから成る。上半型１０ａには２つの押圧部１
６があり、キャビティー内にブランク材を装入しモール
ドを閉じた状態で、押圧部１６の自由端がプレートの表
面部１７に当たりこれをキャビティー底面に押し付けて
保持するようになっている。
【００１４】キャビティー１１の下部中空室の側部に張
り出した２つの窪み１８は、プレート１２が下半型１０
ｂの受容部に収まったときにウィング１２ａの厚み（特
にウィング先端の側面）によって覆われ、そして下半型
内に張り出し、その上面は上半型１０ａの平坦部によっ
て覆われる。窪み１８は図示しない溝を介して樹脂注入
口に連絡している。
【００１５】液状の樹脂はモールド内に注入されると、
側方張り出し部１８を含め完全にキャビティー内を充填
する。硬化後、図３に示したような構造をモールドから
取り出す。この構造は、固化したプラスチックボデー２
０から素子の電流伝達端子となる金属ストリップ１４が
突き出ており、金属ストリップ１４同士は枠組１３によ
って一緒に保持されており、プレート１２は底面（図示
せず。型成形処理中にキャビティー底面に接して保持さ
れていた面）の他はプラスチックボデー２０内に封入さ
れている。２つの突き出し部２２は窪み１８内に流入し
た樹脂によって形成されたもので、全体の構造の他の部
分とは金属プレート１２のウィング１２ａの先端のみで
繋がっている。本発明においては、この後で突き出し部
２２を適当な工具により全体構造の他の部分から分離す
る。その後、電流伝達端子を一緒い保持していた、枠組
１３の部分を剪断により切り離す。最後に、図４に示し
たように電流伝達端子に曲げ加工を施し、端子の先端部
分が構造の底面と同一面内になるようにする。これによ
り得られた素子は、プリント配線基板の表面に半田付け
できる状態になっている。
【００１６】このように、本発明のモールドおよび方法
によって得られる素子は、押圧部１６をプレート１２に
押し付けたことによりヒートシンクの表面に滲み出し樹
脂の残留が発生することが無くなり、また構造全体から
突き出し部２２を分離する面をプレート１２のウィング
１２ａの先端だけに限定したことによりプレート１２の
それ以外の縁部は樹脂と接触することが無くなったの
で、突き出し部２２を分離する単純な工程以外には型成
形後の機械加工を必要とせずに直ちに表面取り付け可能
な状態にすることができる。
【００１７】望ましくは、ウィング１２ａをプレート１
２のそれ以外の部分よりも薄くすることにより、突き出
し部２２の分離をより容易にすると同時にプラスチック
ボデー２０とプレート１２との機械的な掛け留め（アン
カー）作用を大きくすることができる。以上、本発明を
一実施例について説明したが、本発明の技術思想の範囲
内で種々の変更および改変が可能なことは勿論である。
例えば、押圧部１６を、これと接触するプレート１２の
部分１７を図示した以外の形状・寸法とし、それに伴っ
てウィング１２ａを図示した以外の形状・寸法とするよ
うに構成することもできるし、極端な場合には押圧部１
６をプレート１２の幅全体にまで広げることもできる。
【図面の簡単な説明】
【図１】本発明によるモールドの一部を示す断面図であ
る。
【図２】図１のモールドの下型を示す平面図である。
【図３】型成形直後の半導体素子構造を示す斜視図であ
る。
【図４】本発明のモールドおよび方法を用いて得られた
半導体素子構造の完成品を示す斜視図である。
【符号の説明】
１０…モールド １０ａ…モールド１０の上側半分を構成する上半型 １０ｂ…モールド１０の下側半分を構成する下半型 １１…モールドキャビティー １２…金属プレート １２ａ…プレート１２のウィング部分 １３…枠組 １４…電流伝達端子（になる金属ストリップ） １６…上半型１０ａの２つの押圧部 １７…押圧部１６の自由端が当たるプレートの表面部 １８…キャビティー１１の下部中空室の側部に張り出し
た２つの窪み ２０…固化したプラスチックボデー
フロントページの続き (56)参考文献 特開 昭51−110271（ＪＰ，Ａ) 特開 昭57−24542（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56,23/28

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 金属プレート（１２）と該金属プレート
    （１２）を少なくともその底面は露出させて封入してい
    るプラスチックボデー（２０）とを含んで成る半導体電
    子素子構造を製造するためのモールドであって、組み合
    わせることにより少なくとも１つのモールドキャビティ
    ー（１１）を構成する２つの重ね合わせ可能な半型（１
    ０ａ，１０ｂ）を含んで成り、上記キャビティー（１
    １）は上記構造を形成するために上記金属プレート（１
    ２）を上記底面を該キャビティー（１１）の底面に接触
    させて保持した状態で収容し且つ所定量のプラスチック
    を収容し、個々の該キャビティー（１１）には該金属プ
    レート（１２）の片面の少なくとも一部分（１７）に当
    接しながら該金属プレート（１２）を該キャビティー
    （１１）の底面に押し付ける手段（１６）が設けられて
    いるモールドにおいて、 個々の上記キャビティー（１１）に、上記プレート（１
    ２）が上記キャビティー（１１）内に装入され上記モー
    ルドが閉じられた状態で上記プレート（１２）の側面と
    上記モールドの内面とによって画定される側方への張り
    出し部分（１８）を少なくとも１つ設けたことを特徴と
    するモールド。
  2. 【請求項２】 前記プレート（１２）を押し付ける手段
    は該プレートの一方の面によってそれぞれ画定される該
    プレートの表面の２つの部分（１７）に作用する２つの
    部材（１６）であること、上記一方の面の側面によって
    画定される２つの側方張り出し部（１８）を有すること
    を特徴とする請求項１記載のモールド。
  3. 【請求項３】 金属プレート（１２）と該金属プレート
    （１２）を少なくともその底面は露出させて封入してい
    るプラスチックボデー（２０）とを含んで成る半導体電
    子素子構造を、請求項１または２に記載のモールドを用
    いて製造する方法であって、下記の工程： 上記金属プレート（１２）を含む第１のブランク材を上
    記モールド（１０）の少なくとも１つのキャビティー
    （１１）内に装入する工程、 上記キャビティー（１１）内に液状のプラスチックを注
    入する工程、 上記プラスチックを硬化させる工程、および上記金属プ
    レート（１２）と上記硬化により得られたプラスチック
    ボデー（２０）とから成る第２のブランク材を上記モー
    ルド（１０）から取り出す工程を含んで成る方法におい
    て、 上記キャビティーの前記側方張り出し部（１８）内に形
    成されたプラスチック部分（２２）をそれぞれ上記プレ
    ート（１２）の側面から分離することにより除去する工
    程を更に含むことを特徴とする半導体電子素子の製造方
    法。
  4. 【請求項４】 前記第１のブランク材は、対向する２つ
    の側面に張り出した２つのウィング部（１２ａ）を有す
    るほぼ４角形の金属プレート（１２）から作られ、上記
    ウィング部の端面が上記プレートの上記側面を規定して
    いることを特徴とする請求項３記載の半導体電子素子の
    製造方法。
JP29671592A 1991-12-20 1992-11-06 半導体電子素子構造を製造するためのモールドおよびそれを用いて半導体電子素子構造を製造する方法 Expired - Lifetime JP3217876B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITMI913440A IT1252575B (it) 1991-12-20 1991-12-20 Stampo e procedimento per la fabbricazione di dispositivi a semiconduttore in plastica, con dissipatore metallico visibile per il controllo della saldatura
IT91A003440 1991-12-20

Publications (2)

Publication Number Publication Date
JPH05326589A JPH05326589A (ja) 1993-12-10
JP3217876B2 true JP3217876B2 (ja) 2001-10-15

Family

ID=11361402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29671592A Expired - Lifetime JP3217876B2 (ja) 1991-12-20 1992-11-06 半導体電子素子構造を製造するためのモールドおよびそれを用いて半導体電子素子構造を製造する方法

Country Status (5)

Country Link
US (1) US5445995A (ja)
EP (1) EP0548496B1 (ja)
JP (1) JP3217876B2 (ja)
DE (1) DE69216377T2 (ja)
IT (1) IT1252575B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1252575B (it) * 1991-12-20 1995-06-19 Sgs Thomson Microelectronics Stampo e procedimento per la fabbricazione di dispositivi a semiconduttore in plastica, con dissipatore metallico visibile per il controllo della saldatura
EP0786807B1 (en) * 1996-01-25 2002-04-10 STMicroelectronics S.r.l. Plastic body surface-mounting semiconductor power device having dimensional characteristics optimized for use of standard shipping and testing modes
DE19624478A1 (de) * 1996-02-08 1998-01-02 Bayerische Motoren Werke Ag Verfahren zum Herstellen eines elektronischen Steuergeräts
DE19621766A1 (de) * 1996-05-30 1997-12-04 Siemens Ag Halbleiteranordnung mit Kunststoffgehäuse und Wärmeverteiler
US6046501A (en) * 1996-10-02 2000-04-04 Matsushita Electric Industrial Co., Ltd. RF-driven semiconductor device
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
DE69636853T2 (de) * 1996-11-27 2007-11-08 Stmicroelectronics S.R.L., Agrate Brianza Herstellunsgverfahren einer Kunststoffpackung für elektronische Anordnungen mit einer Wärmesenke
JP3027954B2 (ja) * 1997-04-17 2000-04-04 日本電気株式会社 集積回路装置、その製造方法
US6770163B1 (en) * 2000-09-08 2004-08-03 Asm Technology Singapore Pte Ltd Mold and method for encapsulation of electronic device
US20040113240A1 (en) 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4216577A (en) * 1975-12-31 1980-08-12 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) Portable standardized card adapted to provide access to a system for processing electrical signals and a method of manufacturing such a card
JPS5480079A (en) * 1978-08-07 1979-06-26 Dai Ichi Seiko Co Ltd Method of forming semiconductor seal
JPS6188535A (ja) * 1984-10-08 1986-05-06 Nec Corp 半導体装置の製造方法
JPS62128721A (ja) * 1985-11-29 1987-06-11 Rohm Co Ltd 樹脂成形方法
JPS62244139A (ja) * 1986-04-17 1987-10-24 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイ及びその製造方法
IT1201836B (it) * 1986-07-17 1989-02-02 Sgs Microelettronica Spa Dispositivo a semiconduttore montato in un contenitore segmentato altamente flessibile e fornite di dissipatore termico
US4688152A (en) * 1986-08-11 1987-08-18 National Semiconductor Corporation Molded pin grid array package GPT
JPS63107159A (ja) * 1986-10-24 1988-05-12 Toshiba Corp 半導体装置
JPH0828443B2 (ja) * 1987-09-26 1996-03-21 株式会社東芝 半導体装置
JP2752677B2 (ja) * 1989-01-11 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02306639A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 半導体装置の樹脂封入方法
ATE154990T1 (de) * 1991-04-10 1997-07-15 Caddock Electronics Inc Schichtwiderstand
IT1252575B (it) * 1991-12-20 1995-06-19 Sgs Thomson Microelectronics Stampo e procedimento per la fabbricazione di dispositivi a semiconduttore in plastica, con dissipatore metallico visibile per il controllo della saldatura

Also Published As

Publication number Publication date
JPH05326589A (ja) 1993-12-10
EP0548496B1 (en) 1997-01-02
ITMI913440A1 (it) 1993-06-20
IT1252575B (it) 1995-06-19
DE69216377D1 (de) 1997-02-13
EP0548496A1 (en) 1993-06-30
ITMI913440A0 (it) 1991-12-20
US5445995A (en) 1995-08-29
DE69216377T2 (de) 1997-04-24

Similar Documents

Publication Publication Date Title
JP3793628B2 (ja) 樹脂封止型半導体装置
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US5863815A (en) Method of manufacturing semiconductor device
JPH06268101A (ja) 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH088283A (ja) 基板利用パッケージ封入電子デバイスおよびその製造方法
JPH05243457A (ja) 半導体素子構造および金属プレートの作製方法および電流伝達端子の作製方法
JP3217876B2 (ja) 半導体電子素子構造を製造するためのモールドおよびそれを用いて半導体電子素子構造を製造する方法
JPH1145958A (ja) 表面実装部品及びその製造方法
US5370517A (en) Apparatus for assembling and resin-encapsulating a heat sink-mounted semiconductor power device
US6617200B2 (en) System and method for fabricating a semiconductor device
JPS5873126A (ja) 半導体装置の実装方法
JP2829567B2 (ja) チップマウント型ｌｅｄ
JPH054339Y2 (ja)
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JPH10242385A (ja) 電力用混合集積回路装置
JPH0936155A (ja) 半導体装置の製造方法
JP2574605Y2 (ja) 複合半導体装置
JPH06163746A (ja) 混成集積回路装置
JP2597885B2 (ja) メタルコア配線板のハンダ接続部の構造
JP3705235B2 (ja) 半導体装置の製造方法
JP2001230370A (ja) 半導体装置の製造方法
EP1028464A1 (en) Semiconductor device with improved interconnections between the chip and the terminals, and process for its manufacture
JPH0822932A (ja) チップ型固体電解コンデンサ
JPH0313754Y2 (ja)
JP2627812B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12