JP2829567B2 - チップマウント型led - Google Patents

チップマウント型led

Info

Publication number
JP2829567B2
JP2829567B2 JP6309466A JP30946694A JP2829567B2 JP 2829567 B2 JP2829567 B2 JP 2829567B2 JP 6309466 A JP6309466 A JP 6309466A JP 30946694 A JP30946694 A JP 30946694A JP 2829567 B2 JP2829567 B2 JP 2829567B2
Authority
JP
Japan
Prior art keywords
mold
resin
terminal portion
led
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6309466A
Other languages
English (en)
Other versions
JPH08148724A (ja
Inventor
直史 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUTANREE DENKI KK
Original Assignee
SUTANREE DENKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUTANREE DENKI KK filed Critical SUTANREE DENKI KK
Priority to JP6309466A priority Critical patent/JP2829567B2/ja
Publication of JPH08148724A publication Critical patent/JPH08148724A/ja
Application granted granted Critical
Publication of JP2829567B2 publication Critical patent/JP2829567B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプリント回路基板などに
取付ける際にチップマウント方式、即ち、素子側に設け
た取付足を回路基板の穴への挿入を行うことなく取付可
能としたLED素子の構成に関するものである。
【0002】
【従来の技術】従来のこの種のチップマウント型LED
90の構成の例を示すものが図7であり、例えばガラス
エポキシ積層板のプリント回路基板で形成されたリジッ
ド基板91には、LED素子92をマウントするための
パット91a、このリジッド基板91を回路基板(図示
は省略する)に取付けるための適宜に裏面側まで回り込
む端子部91b、前記パット91aと端子部91bある
いはLED素子92と端子部91bとを接続する導電部
91cなどが敷設されている。
【0003】そして、前記LED素子92がマウントさ
れワイヤーボンドなどにより配線が行われた後のリジッ
ド基板91は、図8に示すように金型81、82間に保
持されてエポキシ樹脂など注型樹脂の注入が行われて前
記LED素子92を覆う樹脂ケース93がリジッド基板
91の略中央部に形成され、チップマウント型LED9
0として完成されるものとなる.
【0004】このときに、上記の樹脂ケース93を形成
する際に注型樹脂が端子部91bに達して表面に付着す
ると、後に行われるハンダ付けなどによる回路基板への
取付時に障害となるので、前記金型81のリジッド基板
91を収納する部分は、深さをリジッド基板91の板厚
よりも僅かに浅いものとして、金型81と金型82とを
リジッド基板91の上下面、即ち、端子部91bに密着
させ、注型樹脂の回込みを生じないようにしている。
【0005】
【発明が解決しようとする課題】しかしながら、前記し
た従来の構成のチップマウント型LED90において
は、上記した端子部91bの注型樹脂からの保護は専ら
にリジッド基板91の板厚に頼るものであるので、この
板厚のバラツキにより完成品であるチップマウント型L
ED90の品質が左右されるものとなっている。
【0006】例えば、リジッド基板91の板厚が過大で
あるときには、前記金型81と金型82とに挟まれたと
きの応力が大きいものとなり、リジッド基板91にクラ
ックなどの破損を生じ、また、板厚が過小であるとき、
湾曲しているとき、或いは、板厚に部分的な寸法差を生
じているときなどには、その部分に注型樹脂が侵入して
端子部91bの表面に膜面を生じるなどして回路基板へ
の取付が不確実なものとなり、品質が安定しない問題点
を生じ、この点の解決が課題とされるものとなってい
た。
【0007】
【課題を解決するための手段】本発明は前記した従来の
課題を解決するための具体的な手段として、対峙する両
側端に上下面に渡る端子部が設けられたリジッド基板の
中央部にLED素子をマウントし、このリジッド基板を
金型へセットして前記LED素子を覆う樹脂ケースを注
型樹脂の注入により形成するチップマウント型LEDに
おいて、前記リジッド基板の端子部または端子部と中央
部との間には金型へのセット時に該金型と密着して注型
樹脂が端子部に侵入すること防止する樹脂遮断部が形成
されていることを特徴とするチップマウント型LEDを
提供することで課題を解決するものである。
【0008】
【実施例】つぎに、本発明を図に示す一実施例に基づい
て詳細に説明する。図1に符号1で示すものは本発明に
係るチップマウント型LEDの第一実施例であり、この
チップマウント型LED1はガラスエポキシ積層板のプ
リント回路基板で形成されパット2a、端子部2b、導
電部2cなどが設けられたリジッド基板2、前記パット
2aにマウントされるLED素子3、該LED素子3を
覆う樹脂ケース4で構成されるものである点は従来例の
ものと同様である。
【0009】ここで、本発明のチップマウント型LED
1においては、前記端子部2bを、それ以外の部分、即
ち、パット2a、導電部2cよりも前記リジッド基板2
の面から高く形成するものであり、これは、最初にリジ
ッド基板2面上にエッチングなど適宜な手段により同一
高さとしてパット2a、端子部2b、導電部2cを形成
し、その後に端子部2bの部分のみに選択的に銅メッキ
を行うことで実施されるものである。
【0010】図2は、上記の構成としたチップマウント
型LED1に対して樹脂ケース4を形成する工程を示す
ものであり、前記リジッド基板2は従来例と同様に上下
面から金型21、金型22に挟まれて、金型22側に形
成されたキャビティ22aに注型樹脂の注入が行われ、
これにより樹脂ケース4が形成されるものとなる。
【0011】このときに、金型21、金型22に挟まれ
る前記リジッド基板2は上記にも説明したように端子部
2bの部分が他の部分よりも高く形成されているので、
この端子部2bの部分が金型21、金型22に密着する
ものとなり、従って、端子部2bの部分に注型樹脂が流
れ込むことが確実に防止できるものとなる。
【0012】尚、この発明を成すための発明者による試
作、検討の結果では、前記端子部2bに対して銅メッキ
を20μm程度の厚さで行うことで、上記の目的は確実
に達成できるものであり、従って、この第一実施例にお
いては前記端子部2bとリジッド基板2の表面とに生じ
る段差が樹脂遮断部5となるのである。
【0013】図3は、本発明のチップマウント型LED
1の第二実施例であり、この第二実施例では前記リジッ
ド基板2の表面側の中央部であるパット2aと、端子部
2bとの間に、例えば略U字状の溝として樹脂遮断部6
が設けられ、そしてリジッド基板2の裏面側の対象な位
置にも同様な構成の樹脂遮断部6が設けられ、前の第一
実施例のごとくに端子部2bには追加の銅メッキなどは
施されないものとしている。
【0014】図4は、上記の構成とした第二実施例での
樹脂ケース4を形成する工程を示すものであり、金型2
3および金型24には前記樹脂遮断部6に嵌入し密接す
る例えば断面を三角形状とするダム部23a、24aが
設けられ、金型24に設けられたキャビティ24bに注
入される注型樹脂が端子部2bに侵入するのを防止する
ものである。
【0015】図5は、本発明のチップマウント型LED
1の第三実施例であり、この第三実施例では、前の第二
実施例と同様にリジッド基板2の表面および裏面側に例
えば略U字状の溝として樹脂遮断部7が設けられるもの
であるが、その設けられる位置は端子部2bの設けられ
る範囲内とされているものである。
【0016】前記リジッド基板2には、前記した第二実
施例と同様なダム部が設けられた金型で樹脂ケース4が
形成されるもの(図4参照)となり、この第三実施例に
おいても樹脂遮断部7により注型樹脂が端子部2bに侵
入するのを防止するものである点は同様である。
【0017】更に加えて、この第三実施例においては、
図6に示すように回路基板10に例えばハンダリフロー
により取付けるときには、前記樹脂遮断部7が端子部2
b内に設けられていることで、この樹脂遮断部7はハン
ダ付けが可能なものとなり、裏面側の樹脂遮断部7にも
ハンダ11が充填され係着さが行われるものとなり、係
着面積が増して固着性が一層に向上するものとなる。
【0018】尚、上記の第二実施例あるいは第三実施例
においては、前記樹脂遮断部6、7は必要に応じて表面
あるいは裏面の何れか一方にのみ設けられても良いもの
であり、また、樹脂遮断部6、7は、例えば三角溝、四
角溝など上記したU字状以外の断面形状を有する溝状と
しても良いものである。
【0019】
【発明の効果】以上に説明したように本発明により、リ
ジッド基板の端子部または端子部と中央部との間には金
型へのセット時に該金型と密着して注型樹脂が端子部に
侵入すること防止する樹脂遮断部が形成されているチッ
プマウント型LEDとしたことで、樹脂ケースの形成時
に注型樹脂が漏れ出して端子部に達するのを防止し、こ
れにより端子部による回路基板への取付けが確実に行え
るものとして、この種のチップマウント型LEDの品質
向上に極めて優れた効果を奏するものである。
【0020】また、前記樹脂遮断部を背面側の端子部に
設けるものとすることで、回路基板への取付時には、こ
の樹脂遮断部にもハンダが充填されるものとして、取付
面積を増加させ、固着性が一層に向上させる効果も併せ
て奏するものとする。
【図面の簡単な説明】
【図1】 本発明に係るチップマウント型LEDの第一
実施例を示す斜視図である。
【図2】 第一実施例における樹脂ケースの形成工程を
示す略示的な断面図である。
【図3】 本発明に係るチップマウント型LEDの第二
実施例を示す斜視図である。
【図4】 第二実施例における樹脂ケースの形成工程を
示す略示的な断面図である。
【図5】 本発明に係るチップマウント型LEDの第三
実施例を示す斜視図である。
【図6】 第三実施例のチップマウント型LEDの回路
基板への取付状態を示す説明図である。
【図7】 従来例を示す斜視図である。
【図8】 従来例の樹脂ケースの形成工程を示す略示的
な断面図である。
【符号の説明】
1……チップマウント型LED 2……リジッド基板 2a……パット 2b……端子部 2c……導電部 3……LED素子 4……樹脂ケース 5〜7……樹脂遮断部 10……回路基板 21〜24……金型 23a、24a……ダム部

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 対峙する両側端に上下面に渡る端子部が
    設けられたリジッド基板の中央部にLED素子をマウン
    トし、このリジッド基板を金型へセットして前記LED
    素子を覆う樹脂ケースを注型樹脂の注入により形成する
    チップマウント型LEDにおいて、前記リジッド基板の
    端子部または端子部と中央部との間には金型へのセット
    時に該金型と密着して注型樹脂が端子部に侵入すること
    防止する樹脂遮断部が形成されていることを特徴とする
    チップマウント型LED。
  2. 【請求項2】 前記樹脂遮断部は金型へのセット時に、
    該金型が前記端子部に上下から密着するように、端子部
    側を厚く形成されたリジッド基板との段差部であること
    を特徴とする請求項1記載のチップマウント型LED。
  3. 【請求項3】 前記樹脂遮断部は金型へのセット時に、
    該金型に設けられたライン状の凸部と嵌合するように前
    記リジッド基板の端子部または端子部と中央部との間に
    設けられた溝部であることを特徴とする請求項1記載の
    チップマウント型LED。
JP6309466A 1994-11-21 1994-11-21 チップマウント型led Expired - Lifetime JP2829567B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6309466A JP2829567B2 (ja) 1994-11-21 1994-11-21 チップマウント型led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6309466A JP2829567B2 (ja) 1994-11-21 1994-11-21 チップマウント型led

Publications (2)

Publication Number Publication Date
JPH08148724A JPH08148724A (ja) 1996-06-07
JP2829567B2 true JP2829567B2 (ja) 1998-11-25

Family

ID=17993336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6309466A Expired - Lifetime JP2829567B2 (ja) 1994-11-21 1994-11-21 チップマウント型led

Country Status (1)

Country Link
JP (1) JP2829567B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4211359B2 (ja) 2002-03-06 2009-01-21 日亜化学工業株式会社 半導体装置の製造方法
US10340424B2 (en) 2002-08-30 2019-07-02 GE Lighting Solutions, LLC Light emitting diode component
US7224000B2 (en) * 2002-08-30 2007-05-29 Lumination, Llc Light emitting diode component
JP4288931B2 (ja) * 2002-11-11 2009-07-01 日亜化学工業株式会社 発光装置及びその製造方法
KR101161383B1 (ko) * 2005-07-04 2012-07-02 서울반도체 주식회사 발광 다이오드 및 이를 제조하기 위한 방법
TWM329857U (en) * 2007-08-21 2008-04-01 Ko-Hsin Lee LED package structure
JP5422906B2 (ja) * 2008-04-09 2014-02-19 日亜化学工業株式会社 発光装置
US8593040B2 (en) 2009-10-02 2013-11-26 Ge Lighting Solutions Llc LED lamp with surface area enhancing fins
US9500355B2 (en) 2012-05-04 2016-11-22 GE Lighting Solutions, LLC Lamp with light emitting elements surrounding active cooling device

Also Published As

Publication number Publication date
JPH08148724A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
JP3165078B2 (ja) 表面実装部品の製造方法
JP2875139B2 (ja) 半導体装置の製造方法
JP3694255B2 (ja) Smd部品の構造および製造方法
JP2829567B2 (ja) チップマウント型led
JP3281859B2 (ja) 混成集積回路装置の製造方法
JPH0715918B2 (ja) 半導体チップ実装用リード構造体
JP3426574B2 (ja) 表面実装部品及びその製造方法
JPH04255264A (ja) 混成集積回路
JPH0936155A (ja) 半導体装置の製造方法
JP3126210B2 (ja) 発光ダイオード装置の製造方法
JP2794262B2 (ja) 電子回路パッケージ
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP2696122B2 (ja) 半導体装置
JP3472601B2 (ja) 半導体装置
JP2784248B2 (ja) 半導体装置の製造方法
JP3851541B2 (ja) チップ部品およびその製造方法
JPH08340164A (ja) Bga型パッケージの面実装構造
JPH01146376A (ja) チップled
JPH01120856A (ja) リードフレーム
JP2671665B2 (ja) 半導体装置
JP2700257B2 (ja) 配線基板付きリードフレームとその製造方法
JPH0222886A (ja) 混成集積回路
JP2627812B2 (ja) 電子部品の製造方法
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法