JP2555566Y2 - 複合半導体装置 - Google Patents

複合半導体装置

Info

Publication number
JP2555566Y2
JP2555566Y2 JP2649192U JP2649192U JP2555566Y2 JP 2555566 Y2 JP2555566 Y2 JP 2555566Y2 JP 2649192 U JP2649192 U JP 2649192U JP 2649192 U JP2649192 U JP 2649192U JP 2555566 Y2 JP2555566 Y2 JP 2555566Y2
Authority
JP
Japan
Prior art keywords
lid
heat sink
insulating substrate
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2649192U
Other languages
English (en)
Other versions
JPH0650350U (ja
Inventor
永吾 福田
毅 上猶
三郎 森
Original Assignee
日本インター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本インター株式会社 filed Critical 日本インター株式会社
Priority to JP2649192U priority Critical patent/JP2555566Y2/ja
Publication of JPH0650350U publication Critical patent/JPH0650350U/ja
Application granted granted Critical
Publication of JP2555566Y2 publication Critical patent/JP2555566Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は、半導体チップ等を搭載
する絶縁基板と放熱板、及びこれらと蓋体との相対的位
置を決める位置決め手段を備えた複合半導体装置に関す
るものである。
【0002】
【従来の技術】この種の複合半導体装置を図3に示す。
図において、放熱板1上には絶縁基板2が搭載されてい
る。即ち、この絶縁基板2の下面にはメタライズ層3が
形成され、このメタライズ層3にクリーム半田を塗布し
て上記放熱板1上と半田付けされる構成となっている。
絶縁基板2上には図示を省略した導体パターンが形成さ
れ、この導体パターン上に半導体チップ等が半田固着さ
れている。さらにこの絶縁基板2上の所定の箇所に外部
導出端子4が半田固着されている。上記の放熱板1の外
周には、図示を省略した絶縁ケースが嵌め合わせられ、
それらは互いに接着剤により接着されている。また、絶
縁ケース内には、封止樹脂が充填され、該絶縁ケースの
上端開口部は蓋体により閉塞されている。上記導体パタ
ーン上に固着された外部導出端子4は、蓋体に設けた貫
通孔に挿通されて外部に導出された後、蓋体上に略直角
に折曲げれる。
【0003】上記の構成の複合半導体装置は、次のよう
にして組み立てられる。導体パターン上に半導体チップ
や電子部品が搭載された絶縁基板2は、放熱板1上に半
田固着されるが、位置決めのために治具が使用される。
即ち、第1治具11の位置決め用の凹部12内に放熱板
1を載置し、該放熱板1上に半田を介在させて絶縁基板
2を載置する。この絶縁基板2は、第2治具13により
放熱板1の所定の位置に位置決めされる。次に、第3治
具14の貫通孔15に外部導出端子4を挿通させた後、
該第3治具14を第2治具13に重ね合わせる。なお、
外部導出端子4の下端は、クリーム半田を介して導体パ
ターン上の所定の位置に上記第3治具14により位置決
めされる。
【0004】以上の準備の後、第1、第2及び第3治具
11,13,14を図示を省略した熱板上に載せ、各部
品間に介在させたクリーム半田を溶融させ、絶縁基板2
を放熱板1に、また、外部導出端子4を導体パターンの
所定の位置にそれぞれ半田付けする。次に、放熱板1の
外周に図示を省略した絶縁ケースを嵌め合わせ、該絶縁
ケースの内部に封止樹脂を注入後、該絶縁ケースの上端
開口部を蓋体により閉塞する。最後に、蓋体から外部に
導出した外部導出端子4の先端部を該蓋体の上面に沿う
ように略直角に折曲げて所定の複合半導体装置を完成す
る。
【0005】
【考案が解決しようとする課題】ところで、上記の複合
半導体装置では、その組立過程で放熱板1を位置決めす
る第1治具11、及び該放熱板1上の絶縁基板2の相対
的位置を決める第2治具13及び第3治具14を少なく
とも必要とし、その分の組立工数がかかり製造原価を高
騰させる一因となっていた。
【0006】
【考案の目的】本考案は、上記のような課題を解決する
ためになされたもので、組立過程において、従来の第1
治具11及び第2治具13及び第3治具14を使用する
ことなく、各部品の半田固着を可能とし、組立工数の減
少により製造原価の低減を図った複合半導体装置を提供
することを目的とするものである。
【0007】
【問題点を解決するための手段】本考案の複合半導体装
置は、放熱板上に絶縁層を介して導体パターンが形成さ
れた絶縁基板と、前記導体パターン上に電子部品ととも
に固着され、外部に導出される外部導出端子と、前記放
熱板の外周に接するように配置され、内部に封止樹脂が
充填される絶縁ケースと、該絶縁ケースの上端開口部を
閉塞し、前記外部導出端子の一端が導出される貫通孔を
形成した蓋体とを有する複合半導体装置において、前記
蓋体と放熱板との相対的位置を決定するための前記蓋体
の下面に設けた支柱部と、該支柱部の先端部が挿入され
る前記放熱板上の凹部と、前記蓋体と絶縁基板との相対
的位置を決定するために、前記蓋体に形成したピン挿通
用の透孔と、該透孔の直下の前記絶縁基板の位置に形成
した透孔とを備えたことを特徴とするものである。
【0008】
【作用】本考案の複合半導体装置は、蓋体と放熱板と
は、蓋体下面に設けた位置決め用の支柱部と放熱板上の
凹部とを嵌合させることにより、それらの相対的位置が
定まる。また、位置決め用ピンを蓋体の透孔と絶縁基板
の透孔との間に挿通することによりそれら蓋体と絶縁基
板との相対的位置が定まる。これらにより組立過程で従
来の第1治具、第2治具及び第3治具が不要となり、組
立工数の削減により複合半導体装置の製造原価が低減さ
れる。
【0009】
【実施例】以下に、本考案の実施例を図を参照して詳細
に説明する。図1は、本考案の複合半導体装置の組立途
中の状態を示す縦断面図、図2は、上記複合半導体装置
の平面図である。これらの図において、放熱板1上には
絶縁基板2が半田により固着されている。この絶縁基板
2上には図示を省略した導体パターンが形成され、この
導体パターン上には半導体ペレットや各種の電子部品が
搭載・固着されている。蓋体16の裏面側には、位置決
め用の支柱部19が少なくとも2箇所に設けられてい
る。この支柱部19は、放熱板1上に設けた凹部20に
その先端部を挿入することにより放熱板1と蓋体16と
の相対的位置が決定されるものである。
【0010】上記の蓋体16は、3つのブロック21,
22,23を備え、各ブロック21,22,23の上面
略中央部には、それぞれナット収納溝24が形成されて
いる。各ブロック21,22,23は、連結部25,2
6により互いに連結され、ブロック21,22間及びブ
ロック22,23間には、空隙部27がそれぞれ形成さ
れている。この空隙部27は、後に封止樹脂の充填によ
り閉塞される。ブロック21,23の側面には、それぞ
れ張出部28が設けられ、この張出部28に、図示を省
略した信号端子が挿入・仮固定される4個の角孔29が
形成されている。上記各ブロック21,22,23の幅
方向の端部寄りに板状の外部導出端子4が挿入される貫
通孔30が形成されている。また、ブロック21,2
2,23の連結部25,26には位置決め用ピン31を
挿通するための透孔32が形成されている。さらに放熱
板1上の絶縁基板2に、上記位置決め用ピン31の先端
部を挿通するための透孔33が、該絶縁基板2の1枚当
たり少なくとも2箇所形成されている。これに対応して
位置決め用ピン31は、絶縁基板2の1枚当たり2本使
用して位置決めをする。
【0011】次に、上記のように構成の蓋体16を使用
した本考案の複合半導体装置の組立順序を説明する。図
1において、蓋体16の角孔30に下方から外部導出端
子4の上端部を挿通させておく。次に、絶縁基板2が搭
載される位置の放熱板1の上面には半田クリームが塗布
される。同様に、外部導出端子4が搭載される絶縁基板
2の表面の導体パターン上の所定位置にも半田クリーム
が塗布される。次いで、外部導出端子4を貫通させた蓋
体16を放熱板1上に載せる。この時、支柱部19の先
端部を放熱板1に形成した凹部20に挿入する。
【0012】以上の作業により蓋体16は、支柱部19
により放熱板1との相対的位置の決定がなされる。次い
で、位置決め用ピン31を蓋体16の透孔32に挿通
し、さらに放熱板1上の絶縁基板2の透孔33に挿通す
る。これにより蓋体16と絶縁基板2との相対的位置が
定められる。以上により従来使用していた治具を全く使
用せずに、蓋体16と放熱板1、蓋体16と絶縁基板
2、及び放熱板1と絶縁基板2との位置決めが可能とな
る。こうして、各部品が位置決めされたならば、熱板上
若しくは加熱炉によって昇温すると、塗布した半田クリ
ームが溶融して各部品が半田固着される。半田固着後
は、放熱板1の外周に両面開口の絶縁ケース5が嵌め合
わせられ、該絶縁ケース5の内部に蓋体16の空隙部2
7から封止樹脂を充填し、硬化させる。その後、蓋体6
から外部に露出させた外部導出端子4の端部は、蓋体6
の外面と略平行になるように直角に折曲げて複合半導体
装置を完成する。
【0013】
【考案の効果】以上のように、本考案によれば、蓋体下
面に設けた位置決め用の支柱部と放熱板上の凹部とを嵌
合させることにより蓋体と放熱板との相対的位置が定ま
り、また、位置決め用ピンを蓋体の透孔と絶縁基板の透
孔との間に挿通することによりそれら蓋体と絶縁基板と
の相対的位置が定まることになる。従って、組立過程で
従来使用していた治具が不要となり、組立工数の削減に
より複合半導体装置の製造原価を低減させることができ
る。
【図面の簡単な説明】
【図1】本考案の一実施例を示す複合半導体装置の概略
構成を示す縦断面図である。
【図2】上記複合半導体装置の平面図である。
【図3】治具を使用して組み立てる従来の複合半導体装
置の組立工程を説明するための断面図である。
【符号の説明】
1 放熱板 2 絶縁基板 3 メタライズ層 4 外部導出端子 5 絶縁ケース 16 蓋体 19 支柱部 20 凹部 28 張出部 29 貫通孔 30 角孔 31 位置決め用ピン 32 透孔 33 透孔

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 放熱板上に絶縁層を介して導体パターン
    が形成された絶縁基板と、前記導体パターン上に電子部
    品とともに固着され、外部に導出される外部導出端子
    と、前記放熱板の外周に接するように配置され、内部に
    封止樹脂が充填される絶縁ケースと、該絶縁ケースの上
    端開口部を閉塞し、前記外部導出端子の一端が導出され
    る貫通孔を形成した蓋体とを有する複合半導体装置にお
    いて、前記蓋体と放熱板との相対的位置を決定するため
    の前記蓋体の下面に設けた支柱部と、該支柱部の先端部
    が挿入される前記放熱板上の凹部と、前記蓋体と絶縁基
    板との相対的位置を決定するために、前記蓋体に形成し
    たピン挿通用の透孔と、該透孔の直下の前記絶縁基板の
    位置に形成した透孔とを備えたことを特徴とする複合半
    導体装置。
JP2649192U 1992-03-31 1992-03-31 複合半導体装置 Expired - Lifetime JP2555566Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2649192U JP2555566Y2 (ja) 1992-03-31 1992-03-31 複合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2649192U JP2555566Y2 (ja) 1992-03-31 1992-03-31 複合半導体装置

Publications (2)

Publication Number Publication Date
JPH0650350U JPH0650350U (ja) 1994-07-08
JP2555566Y2 true JP2555566Y2 (ja) 1997-11-26

Family

ID=12194975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2649192U Expired - Lifetime JP2555566Y2 (ja) 1992-03-31 1992-03-31 複合半導体装置

Country Status (1)

Country Link
JP (1) JP2555566Y2 (ja)

Also Published As

Publication number Publication date
JPH0650350U (ja) 1994-07-08

Similar Documents

Publication Publication Date Title
US5519252A (en) Power semiconductor device employing pin block connection arrangement for facilitated and economized manufacture
JPS63306651A (ja) 電力用半導体装置とその製造方法
KR100405248B1 (ko) 캐리어필름 및 그것을 사용한 집적회로장치
JP2765278B2 (ja) 電子装置の製造方法
JP2560909Y2 (ja) 複合半導体装置
JP3217876B2 (ja) 半導体電子素子構造を製造するためのモールドおよびそれを用いて半導体電子素子構造を製造する方法
JP2555566Y2 (ja) 複合半導体装置
JP2555565Y2 (ja) 複合半導体装置
JP2001177235A (ja) モジュール基板接合方法
JP3258428B2 (ja) 複合半導体装置の製造方法
JPH0220861Y2 (ja)
JP2705369B2 (ja) 電子装置
JPH10116961A (ja) 複合半導体装置及びそれに使用する絶縁ケース
JP2574605Y2 (ja) 複合半導体装置
JPS617692A (ja) 導体ピンの固着方法および導体ピン固着のプリント配線板
JPH11177017A (ja) 複合半導体装置
JPH01143389A (ja) ハイブリッド集積回路装置
JPH08340164A (ja) Bga型パッケージの面実装構造
JP2798861B2 (ja) 混成集積回路装置
JP2640957B2 (ja) 複合回路基板の製造方法
JPH0735404Y2 (ja) 半導体装置
JPH01120856A (ja) リードフレーム
JPH0631723Y2 (ja) 半導体装置
JP2736553B2 (ja) 混成集積回路
JPH0515446U (ja) 複合半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 10