JPH0220861Y2 - - Google Patents

Info

Publication number
JPH0220861Y2
JPH0220861Y2 JP17250183U JP17250183U JPH0220861Y2 JP H0220861 Y2 JPH0220861 Y2 JP H0220861Y2 JP 17250183 U JP17250183 U JP 17250183U JP 17250183 U JP17250183 U JP 17250183U JP H0220861 Y2 JPH0220861 Y2 JP H0220861Y2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
chip
hole
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17250183U
Other languages
English (en)
Other versions
JPS6079770U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17250183U priority Critical patent/JPS6079770U/ja
Publication of JPS6079770U publication Critical patent/JPS6079770U/ja
Application granted granted Critical
Publication of JPH0220861Y2 publication Critical patent/JPH0220861Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【考案の詳細な説明】 イ 産業上の利用分野 本発明は積層型ハイブリツドICに関し、群し
くは複数のチツプ型電子部品を固着したプリント
基板を積層し、各プリント基板を電気的に接続す
るようになした積層型ハイブリツドICに関する
ものである。
ロ 従来技術 一般的なハイブリツドICの主要部を第1図及
び第2図に示し説明する。同図に於いて、1はセ
ラミツク製のプリント基板、2は該プリント基板
1上に形成された導電パターン、3,3…は該導
電パターン2の端部に接続され、且つ、上記プリ
ント基板1の一側端縁に固設された複数のリー
ド、4,4…は上記導電パターン2の所定箇所に
半田ペースト5,5…を介して載置された複数の
チツプ型電子部品(以下単にチツプ部品と称す)
である。
このハイブリツドICの製造時、上記チツプ部
品4,4…をプリント基板1に取付け固定するに
際しては、該プリント基板1上の導電パターン2
の所定箇所に半田ペースト5,5…を介してチツ
プ部品4,4…を載置した後、加熱炉にて熱処理
することにより上記チツプ部品4,4…をプリン
ト基板1の導電パターン2に半田付け接続してい
るが、この際プリント基板1とチツプ部品4,4
…間に介在させた半田ペースト5,5が溶融する
とその溶融物の粘性の影響を受けて、チツプ部品
4,4…の載置位置がずれる場合が多く、そのた
めこれらチツプ部品4,4…を位置決めする治具
を用いたり或いは熱処理温度を厳密に制御したり
する必要があつた。
ところで近年、上記チツプ部品4,4…の実装
数の増大化に伴い、プリント基板1の片面のみで
は全てのチツプ部品4,4…を載置しきれず、そ
のためプリント基板1の両面まで導電パターン2
を増設し、各導電パターン2上に上記チツプ部品
4,4…を載置している。しかし最近では例えば
自動車のブレーキ回路等のように回路全体をハイ
ブリツドIC化しようとする傾向があり、そのた
めより一層のチツプ部品4,4…の実装数の増大
化が要求されている。そこで上記プリント基板1
の大型化が考えられるが、フラツトで広いセラミ
ツク製のプリント基板1を製造するには技術的に
困難性が伴い、且つ高価なものになるという問題
点があつた。
ハ 考案の目的 本考案は上記問題点に鑑み提案されたもので、
実装密度の向上並びに製造時での工数低減を可能
ならしめる積層型ハイブリツドICを提供するこ
とを目的とする。
ニ 考案の構成 本考案は導電パターンが形成され、該導電パタ
ーンの所定箇所に複数のチツプ型電子部品を載置
し、且つ、上記導電パターンの一部に貫通孔を設
けたプリント基板と、該プリント基板上のチツプ
型電子部品が嵌入して位置決めされる嵌合穴及び
上記プリント基板の貫通孔と連通する貫通孔を設
けた絶縁スペーサとを交互に積層し、上記プリン
ト基板及び絶縁スペーサの各貫通孔に導電性部材
を挿通して各プリント基板を位置決めすると共に
電気的に接続するようになしたことを特徴とす
る。
ホ 実施例 以下に本考案に係る積層型ハイブリツドICの
一実施例を第3図を参照しながら説明する。第1
図と同一符号は同一物を示し説明を省略する。第
3図に於いて、6,6はプリント基板1の一側端
縁で、且つ、導電パターン2の一部に穿設された
貫通孔である。また第4図に於いて、7はポリイ
ミドやテフロン等の絶縁材料からなる上記プリン
ト基板1と同一形状の絶縁スペーサ、8,8…は
上記プリント基板1上のチツプ部品4,4…の取
付位置と対応する位置に貫通形成された嵌合穴、
9,9は絶縁スペーサ7の一側端縁で、且つ、上
記プリント基板1の貫通孔6,6と対応する位置
に穿設された貫通孔で、この貫通孔9,9はプリ
ント基板1の貫通孔6,6と連通する。
この積層型ハイブリツドICの製造時には、第
5図に示す如く上記プリント基板1,1…と絶縁
スペーサ7,7…とを各貫通孔6,6,9,9が
設けられた一側端縁を夫々一致させるようにして
交互に積層し、各プリント基板1,1…上のチツ
プ部品4,4…を各絶縁スペーサ7,7…の嵌合
穴8,8…に嵌入させることにより位置決めする
と共に上記プリント基板1,1…及び絶縁スペー
サ7,7…の各貫通孔6,6,9,9を連通させ
る。この積層された各プリント基板1,1…及び
絶縁スペーサ7,7…の貫通孔6,6,9,9に
導電性を有するピン10,10を挿通することに
より各プリント基板1,1…が電気的に接続され
ると共にプリント基板1,1…と絶縁スペーサ
7,7…とが位置決め固定される。上記プリント
基板1,1…と絶縁スペーサ7,7…間には、例
えばその四隅に半田或いはその他接着剤等を介在
させ、第6図及び第7図に示すように積層された
プリント基板1,1…及び絶縁スペーサ7,7…
を加熱炉にて熱処理することにより各プリント基
板1,1…とチツプ部品4,4…間に介在させた
半田ペーストを溶融させて該チツプ部品4,4…
をプリント基板1,1…に取付け固定すると共に
上記プリント基板1,1…と絶縁スペーサ7,7
…とを固着する。ところで最上部のプリント基板
1の上方及び最下部のプリント基板1の下方に被
嵌される絶縁スペーサ7′,7″は上下部カバーと
して使用され、上部カバーである絶縁スペーサ
7′には被嵌するプリント基板1上のチツプ部品
4,4…の取付位置と対応する位置に凹部8′,
8′…が形成され、該凹部8′,8′に上記チツプ
部品4,4…が嵌入している。また下部カバーあ
る絶縁スペーサ7″には被嵌するプリント基板1
の貫通孔6,6に連通する貫通孔9,9のみが形
成され、該貫通孔9,9にピン10,10が挿通
されている。
尚、上記実施例では各プリント基板1,1…及
び絶縁スペーサ7,7…の一側端縁に夫々2個の
貫通孔6,6,9,9を設け、該貫通孔6,6,
9,9に挿通される2本のピン10,10により
各プリント基板1,1…の電気的接続並びに位置
決めを行つているが、本考案はこれに限定される
ことなく、例えば、貫通孔内壁へ予備半田や導電
性接着剤を詰め込むなどしてもよく、上記貫通孔
6,9の設定位置及び設定数は各プリント基板
1,1…の電気的接続並びに位置決めに必要な条
件により決定される。また上記実施例ではプリン
ト基板1の片面にチツプ部品4,4…を実装した
例を説明したが、本考案はプリント基板1の両面
にチツプ部品4,4…を実装する場合についても
適用可能であることは勿論である。
ヘ 考案の効果 本考案によれば、複数のプリント基板を絶縁ス
ペーサを介して積層したことにより部品の実装密
度を大幅に向上させることが可能となる。また製
造時における熱処理に際しては、プリント基板と
チツプ部品間に介在させた半田ペーストは溶融し
ているが、各絶縁スペーサの嵌合穴にプリント基
板の部品が嵌入して位置決めされるので、従来の
ようにそのチツプ部品を位置決めするための治具
を用いたり或いはその熱処理温度を厳密に制御し
たりする必要もなく、工数の簡略化を図れると共
に上記熱処理温度の管理も容易となる。
【図面の簡単な説明】
第1図は一般的なハイブリツドICを示す斜視
図、第2図は第1図に示したハイブリツドICの
側面図、第3図乃至第7図は本考案に係る積層型
ハイブリツドICの一実施例を示すもので、第3
図はプリント基板を示す斜視図、第4図は絶縁ス
ペーサを示す斜視図、第5図は積層型ハイブリツ
ドICの組立手順を示す分散斜視図、第6図は組
立完了した積層型ハイブリツドICを示す斜視図、
第7図は第6図の側断面図である。 1……プリント基板、2……導電パターン、4
……チツプ型電子部品(チツプ部品)、6……貫
通孔、7……絶縁スペーサ、8……嵌合穴、9…
…貫通孔、10……ピン。

Claims (1)

    【実用新案登録請求の範囲】
  1. 導電パターンが形成され、該導電パターンの所
    定箇所に複数のチツプ型電子部品を載置し、且
    つ、上記導電パターンの一部に貫通孔を設けたプ
    リント基板と、該プリント基板上のチツプ型電子
    部品が嵌入して位置決めされる嵌合穴及び上記プ
    リント基板の貫通孔と連通する貫通孔を設けた絶
    縁スペーサとを交互に積層し、上記プリント基板
    及び絶縁スペーサの各貫通孔に導電性部材を挿通
    して各プリント基板を位置決めすると共に電気的
    に接続するようになしたことを特徴とする積層型
    ハイブリツドIC。
JP17250183U 1983-11-07 1983-11-07 積層型ハイブリツドic Granted JPS6079770U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17250183U JPS6079770U (ja) 1983-11-07 1983-11-07 積層型ハイブリツドic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17250183U JPS6079770U (ja) 1983-11-07 1983-11-07 積層型ハイブリツドic

Publications (2)

Publication Number Publication Date
JPS6079770U JPS6079770U (ja) 1985-06-03
JPH0220861Y2 true JPH0220861Y2 (ja) 1990-06-06

Family

ID=30376007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17250183U Granted JPS6079770U (ja) 1983-11-07 1983-11-07 積層型ハイブリツドic

Country Status (1)

Country Link
JP (1) JPS6079770U (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4550239B2 (ja) * 2000-08-10 2010-09-22 イビデン株式会社 半導体モジュールの製造方法
JP4562154B2 (ja) * 2000-08-10 2010-10-13 イビデン株式会社 半導体モジュールの製造方法
JP4562153B2 (ja) * 2000-08-10 2010-10-13 イビデン株式会社 半導体モジュールの製造方法
JP4562881B2 (ja) * 2000-08-18 2010-10-13 イビデン株式会社 半導体モジュールの製造方法
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
JP6314297B1 (ja) * 2017-04-15 2018-04-25 株式会社サムス 電子部品モジュール装置及びその製造方法

Also Published As

Publication number Publication date
JPS6079770U (ja) 1985-06-03

Similar Documents

Publication Publication Date Title
US4697204A (en) Leadless chip carrier and process for fabrication of same
JPH0220861Y2 (ja)
JPS6223100Y2 (ja)
JPS60260192A (ja) 混成集積回路の製造方法
JP2570336B2 (ja) ハイブリッド集積回路装置
US4536825A (en) Leadframe having severable fingers for aligning one or more electronic circuit device components
JPS617692A (ja) 導体ピンの固着方法および導体ピン固着のプリント配線板
JPH05327249A (ja) 電子回路モジュール及びその製造方法
JPH0351988Y2 (ja)
JPS5823956B2 (ja) インサツハイセンバン
JPH0631723Y2 (ja) 半導体装置
JP3769881B2 (ja) 電子回路装置
JPH0442937Y2 (ja)
JPH0735404Y2 (ja) 半導体装置
JPH0458189B2 (ja)
JPH01191491A (ja) 多重回路板
JPH0120701Y2 (ja)
JPS59182545A (ja) 混成集積回路
JPS63265496A (ja) 電子回路モジュール及びその製造方法
JP2715957B2 (ja) 混成集積回路装置
JPH0747901Y2 (ja) 印刷配線板
JPS5824459Y2 (ja) 電気部品装着基板
JPS60140786A (ja) チツプ型電子部品の実装構造
JPS6314475Y2 (ja)
JPH0653628A (ja) 表面実装素子を取り付けた回路基板