JPH0120701Y2 - - Google Patents
Info
- Publication number
- JPH0120701Y2 JPH0120701Y2 JP1982112481U JP11248182U JPH0120701Y2 JP H0120701 Y2 JPH0120701 Y2 JP H0120701Y2 JP 1982112481 U JP1982112481 U JP 1982112481U JP 11248182 U JP11248182 U JP 11248182U JP H0120701 Y2 JPH0120701 Y2 JP H0120701Y2
- Authority
- JP
- Japan
- Prior art keywords
- flat
- printed wiring
- wiring board
- semiconductor package
- attached
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000032683 aging Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】
この考案は、フラツト型半導体パツケージ（以
下、フラツトパツケージと略称する）の試験また
は加熱エージング処理に用いる試験用基板に関す
るものであり、その目的とするところは、これら
の試験または処理がきわめて容易に、かつ、同時
に多数個実施することのできる試験用基板を安価
に提供することにある。
下、フラツトパツケージと略称する）の試験また
は加熱エージング処理に用いる試験用基板に関す
るものであり、その目的とするところは、これら
の試験または処理がきわめて容易に、かつ、同時
に多数個実施することのできる試験用基板を安価
に提供することにある。
従来、フラツトパツケージの試験およびパツケ
ージ材料のガス抜きのために行なわれる加熱エー
ジング処理には、第１図に示すようなソケツトを
プリント配線板の導体部に、ハンダ付け等により
接続し、試験に際しては、ソケツトにフラツトパ
ツケージをピンセツト等で１個ずつ挿入し、蓋を
閉じることにより、パツケージのリード線とソケ
ツトの端子を接続させ、室温または加熱状態で試
験を行ない、試験終了後は再びソケツトからフラ
ツトパツケージを１個ずつ取り出す方法が採られ
ている。しかし、このような方法では、 ソケツトの面積が大きくなるので、プリント
配線板に取り付けられるソケツトの個数は少な
くなつて、１基板当りの試験個数が少ない。
ージ材料のガス抜きのために行なわれる加熱エー
ジング処理には、第１図に示すようなソケツトを
プリント配線板の導体部に、ハンダ付け等により
接続し、試験に際しては、ソケツトにフラツトパ
ツケージをピンセツト等で１個ずつ挿入し、蓋を
閉じることにより、パツケージのリード線とソケ
ツトの端子を接続させ、室温または加熱状態で試
験を行ない、試験終了後は再びソケツトからフラ
ツトパツケージを１個ずつ取り出す方法が採られ
ている。しかし、このような方法では、 ソケツトの面積が大きくなるので、プリント
配線板に取り付けられるソケツトの個数は少な
くなつて、１基板当りの試験個数が少ない。
フラツトパツケージを手作業によつてソケツ
トに出し入れするため、多大の手間を必要とす
る。
トに出し入れするため、多大の手間を必要とす
る。
ソケツトが高価であるため、試験用基板は高
価なものとなる。
価なものとなる。
ソケツトの端子とパツケージのリード線とを
圧着させるバネが伸びて、接続不良を起こしや
すい。
圧着させるバネが伸びて、接続不良を起こしや
すい。
など多くの欠点がある。したがつて、この考案
者らは、このような欠点を総て解消し、一度に多
数個のフラツトパツケージの試験およびエージン
グ処理をきわめて簡単に行なえるプリント配線基
板内にソケツト機能を有する収納穴を持つことを
特徴とする半導体パツケージ試験用絶縁基板を考
案（実願昭57−92327号）したが、この基板も、
プリント配線板の収納穴内部の導体端子とパツケ
ージのリード線とを確実に接続させることにやや
難点を残していた。
者らは、このような欠点を総て解消し、一度に多
数個のフラツトパツケージの試験およびエージン
グ処理をきわめて簡単に行なえるプリント配線基
板内にソケツト機能を有する収納穴を持つことを
特徴とする半導体パツケージ試験用絶縁基板を考
案（実願昭57−92327号）したが、この基板も、
プリント配線板の収納穴内部の導体端子とパツケ
ージのリード線とを確実に接続させることにやや
難点を残していた。
そこで、この考案は、これらの欠点の総てをさ
らに改善するためになされたものであつて、電気
回路を形成したプリント配線板の所定位置に、フ
ラツト型半導体パツケージのコーナ部もしくは辺
部の２カ所以上で位置決めするための固定板を有
する複数個の固定枠を取り付けた絶縁基板と、半
導体パツケージのリード線とプリント配線板上の
端子部とを重ねて押さえるための耐熱性ゴムシー
トを貼り付けた蓋板とからなることを特徴とする
フラツト型半導体パツケージ試験用基板を提供す
るものであり、以下にその詳細を図面に基づいて
説明する。
らに改善するためになされたものであつて、電気
回路を形成したプリント配線板の所定位置に、フ
ラツト型半導体パツケージのコーナ部もしくは辺
部の２カ所以上で位置決めするための固定板を有
する複数個の固定枠を取り付けた絶縁基板と、半
導体パツケージのリード線とプリント配線板上の
端子部とを重ねて押さえるための耐熱性ゴムシー
トを貼り付けた蓋板とからなることを特徴とする
フラツト型半導体パツケージ試験用基板を提供す
るものであり、以下にその詳細を図面に基づいて
説明する。
まず、第２図イ，ロおよび第３図に一つの実施
例を示すが、絶縁基板１の両面に銅箔を貼り合わ
せた両面銅張積層板の銅箔面をエツチングして所
定の回路２を形成すると共に、必要によりスルホ
ール、パターン、端子等のメツキを施す。つぎ
に、この基板の端子部２′に、フラツトパツケー
ジ３を脱着しやすくするためのテーパ４と、正確
に位置決めするために、フラツトパツケージのコ
ーナ部２カ所以上を固定する固定板５を持つ固定
枠６を、前記プリント配線板の端子部２′に取り
付けることにより、この考案による絶縁基板１が
得られるのである。
例を示すが、絶縁基板１の両面に銅箔を貼り合わ
せた両面銅張積層板の銅箔面をエツチングして所
定の回路２を形成すると共に、必要によりスルホ
ール、パターン、端子等のメツキを施す。つぎ
に、この基板の端子部２′に、フラツトパツケー
ジ３を脱着しやすくするためのテーパ４と、正確
に位置決めするために、フラツトパツケージのコ
ーナ部２カ所以上を固定する固定板５を持つ固定
枠６を、前記プリント配線板の端子部２′に取り
付けることにより、この考案による絶縁基板１が
得られるのである。
一方、この試験用の絶縁基板１とともに、第２
図ロに示されるような絶縁基板１′の片面にパツ
ケージのリード線とプリント配線板上の端子部と
を重ねて押さえるための耐熱性ゴムシート７を貼
り付けた蓋板を用意する。
図ロに示されるような絶縁基板１′の片面にパツ
ケージのリード線とプリント配線板上の端子部と
を重ねて押さえるための耐熱性ゴムシート７を貼
り付けた蓋板を用意する。
この考案の試験用基板を用いてフラツトパツケ
ージの試験またはエージング処理を行なうとき
は、ハンドラーを用いてパツケージを吸引して収
納穴にセツトし、その後前記の蓋板を乗せて固定
し、試験に供する。
ージの試験またはエージング処理を行なうとき
は、ハンドラーを用いてパツケージを吸引して収
納穴にセツトし、その後前記の蓋板を乗せて固定
し、試験に供する。
ここで、この考案の絶縁基板１および１′の材
質は、特に限定されるものではないが、エポキシ
樹脂、ポリイミド樹脂、トリアジン樹脂等のガラ
ス布基材積層板および銅張積層板のような耐熱
性、耐湿性の良好な基板が好ましく、また、成形
加工した成形品を用いてもよい。また、この考案
におけるフラツトパツケージ固定用の固定枠６は
成形による成形品が最も好ましく、その材質はそ
の温度に耐えるものから選択され、特に限定する
必要はない。さらに、プリント配線板への固定枠
６の取り付け方法は、両者を接着剤を用いて接着
してもよく、また、第２図ロに例示したように固
定枠６の裏面に突起８を設け、プリント配線板に
穴９を設けて、（突起８と穴９とは逆であつても
よい）両者を嵌合させてもよい。
質は、特に限定されるものではないが、エポキシ
樹脂、ポリイミド樹脂、トリアジン樹脂等のガラ
ス布基材積層板および銅張積層板のような耐熱
性、耐湿性の良好な基板が好ましく、また、成形
加工した成形品を用いてもよい。また、この考案
におけるフラツトパツケージ固定用の固定枠６は
成形による成形品が最も好ましく、その材質はそ
の温度に耐えるものから選択され、特に限定する
必要はない。さらに、プリント配線板への固定枠
６の取り付け方法は、両者を接着剤を用いて接着
してもよく、また、第２図ロに例示したように固
定枠６の裏面に突起８を設け、プリント配線板に
穴９を設けて、（突起８と穴９とは逆であつても
よい）両者を嵌合させてもよい。
いま、この考案による試験用基板を用いて、40
ピンのフラツトパツケージを試験する場合を例に
とると、370mm×420mmの大きさの絶縁基板で一度
に80個のパツケージの試験が実施できるのに対し
て、従来のソケツトを使用するときは、40個の試
験しか行なえず、この考案による試験用基板が、
取り扱い個数および正確性の点で、いかに優れた
ものであるかが明らかである。
ピンのフラツトパツケージを試験する場合を例に
とると、370mm×420mmの大きさの絶縁基板で一度
に80個のパツケージの試験が実施できるのに対し
て、従来のソケツトを使用するときは、40個の試
験しか行なえず、この考案による試験用基板が、
取り扱い個数および正確性の点で、いかに優れた
ものであるかが明らかである。
第１図は、従来のフラツトパツケージ試験用ソ
ケツトの側面図であり、第２図イ，ロは、この考
案のフラツトパツケージ試験用基板を例示するた
めの一部拡大断面図、第３図は第２図に対応する
主要部の平面図である。 １，１′……絶縁基板、２……銅箔回路、２′…
…端子部、３……フラツトパツケージ、４……テ
ーパ、５……固定板、６……固定枠、７……耐熱
性ゴムシート、８……突起、９……穴。
ケツトの側面図であり、第２図イ，ロは、この考
案のフラツトパツケージ試験用基板を例示するた
めの一部拡大断面図、第３図は第２図に対応する
主要部の平面図である。 １，１′……絶縁基板、２……銅箔回路、２′…
…端子部、３……フラツトパツケージ、４……テ
ーパ、５……固定板、６……固定枠、７……耐熱
性ゴムシート、８……突起、９……穴。
Claims (1)
- 電気回路を形成したプリント配線板の所定位置
に、フラツト型半導体パツケージのコーナ部もし
くは２カ所以上で位置決めするための固定板を有
する複数個の固定枠を取り付けた絶縁基板と、半
導体パツケージのリード線とプリント配線板上の
端子部とを重ねて押さえるための耐熱性ゴムシー
トを貼り付けた蓋板とからなることを特徴とする
フラツト型半導体パツケージ試験用基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11248182U JPS5917870U (ja) | 1982-07-24 | 1982-07-24 | フラット型半導体パッケージ試験用基板 |
| US06/875,517 US4766371A (en) | 1982-07-24 | 1986-06-19 | Test board for semiconductor packages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11248182U JPS5917870U (ja) | 1982-07-24 | 1982-07-24 | フラット型半導体パッケージ試験用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5917870U JPS5917870U (ja) | 1984-02-03 |
| JPH0120701Y2 true JPH0120701Y2 (ja) | 1989-06-21 |
Family
ID=30260740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11248182U Granted JPS5917870U (ja) | 1982-07-24 | 1982-07-24 | フラット型半導体パッケージ試験用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917870U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0124634Y2 (ja) * | 1984-09-17 | 1989-07-25 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467672A (en) * | 1977-11-09 | 1979-05-31 | Hitachi Ltd | Jig of inspecting characteristic of electronic parts |
| JPS55146938A (en) * | 1979-05-02 | 1980-11-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Aging device for semiconductor element |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57378Y2 (ja) * | 1977-05-23 | 1982-01-06 | ||
| JPS58140479U (ja) * | 1982-03-16 | 1983-09-21 | 日本電気ホームエレクトロニクス株式会社 | 半導体装置の特性測定装置 |
-
1982
- 1982-07-24 JP JP11248182U patent/JPS5917870U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467672A (en) * | 1977-11-09 | 1979-05-31 | Hitachi Ltd | Jig of inspecting characteristic of electronic parts |
| JPS55146938A (en) * | 1979-05-02 | 1980-11-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Aging device for semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5917870U (ja) | 1984-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786862B2 (ja) | 接続要素 | |
| US4766371A (en) | Test board for semiconductor packages | |
| US5205741A (en) | Connector assembly for testing integrated circuit packages | |
| US5777382A (en) | Plastic packaging for a surface mounted integrated circuit | |
| US5438481A (en) | Molded-in lead frames | |
| JPH0550134B2 (ja) | ||
| WO1998007041A1 (fr) | Appareil d'essai de dispositifs a semi-conducteur | |
| JPH10223826A (ja) | 半導体装置の実装構造および実装方法 | |
| JP5197741B2 (ja) | 表面実装型デバイスを相互接続するコネクタ及び回路基板 | |
| US4194800A (en) | Connector assembly for leadless microcircuit device | |
| JP2598482B2 (ja) | 集積回路試験装置 | |
| JPH06302347A (ja) | Ｉｃソケット及びそのコンタクト | |
| US4506443A (en) | Method of mounting electric part onto a substrate | |
| US4258411A (en) | Electronic device packaging arrangement | |
| JPH0120701Y2 (ja) | ||
| JPH0220861Y2 (ja) | ||
| US6566610B1 (en) | Stacking multiple devices using direct soldering | |
| US5470796A (en) | Electronic package with lead wire connections and method of making same | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPH0422315Y2 (ja) | ||
| JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
| JPH11118875A (ja) | バーンイン基板及びそれを用いたバーンイン方法 | |
| JPS60129897A (ja) | 小型電子機器 | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| GB2130383A (en) | Test board for semiconductor packages |