JPH0735404Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0735404Y2 JPH0735404Y2 JP1987127769U JP12776987U JPH0735404Y2 JP H0735404 Y2 JPH0735404 Y2 JP H0735404Y2 JP 1987127769 U JP1987127769 U JP 1987127769U JP 12776987 U JP12776987 U JP 12776987U JP H0735404 Y2 JPH0735404 Y2 JP H0735404Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- lead frame
- conductive pattern
- semiconductor device
- insulating sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
【考案の詳細な説明】 産業上の利用分野 本考案は半導体装置に関し、詳しくは絶縁性を有する配
線基板上に多品種に亘る電子部品をマウントしてなる構
造のハイブリッドIC（混成集積回路）に関するものであ
る。
線基板上に多品種に亘る電子部品をマウントしてなる構
造のハイブリッドIC（混成集積回路）に関するものであ
る。
従来の技術 近年では、小型化、多機能化及び高密度実装化が要望さ
れているハイブリッドICとして、金属性リードフレーム
を使用した樹脂モールドタイプのものがある。
れているハイブリッドICとして、金属性リードフレーム
を使用した樹脂モールドタイプのものがある。
このリードフレームを使用したハイブリッドICの具体的
構造例を第６図乃至第８図を参照しながら説明する。第
６図において、（１）は42アロイ等の金属製リードフレ
ームで、吊りピン（２）（２）で支持された矩形状のラ
ンド部（３）と、このランド部（３）の周辺近傍に先端
部が配置され、且つ、略中央部がタイバー（４）（４）
で連結一体化された複数のリード（５）（５）…とから
なる。（６）は上記リードフレーム（１）のランド部
（３）と同一形状及び大きさを有する絶縁性の配線基板
で、その表裏両面に銅等の導電パターン（７）を被着形
成し、表面側の導電パターン（７）の所定位置に複数種
の半導体ペレットやもしくは更に能動素子やチップ部品
化された抵抗、コンデンサ等の受動素子からなる各種電
子部品（８）（８）…をマウントしたものである。
（９）は上記配線基板（６）と同一形状及び大きさの絶
縁性シートで、その両面にはエポキシ系接着剤層（10）
（10）が被着形成される。
構造例を第６図乃至第８図を参照しながら説明する。第
６図において、（１）は42アロイ等の金属製リードフレ
ームで、吊りピン（２）（２）で支持された矩形状のラ
ンド部（３）と、このランド部（３）の周辺近傍に先端
部が配置され、且つ、略中央部がタイバー（４）（４）
で連結一体化された複数のリード（５）（５）…とから
なる。（６）は上記リードフレーム（１）のランド部
（３）と同一形状及び大きさを有する絶縁性の配線基板
で、その表裏両面に銅等の導電パターン（７）を被着形
成し、表面側の導電パターン（７）の所定位置に複数種
の半導体ペレットやもしくは更に能動素子やチップ部品
化された抵抗、コンデンサ等の受動素子からなる各種電
子部品（８）（８）…をマウントしたものである。
（９）は上記配線基板（６）と同一形状及び大きさの絶
縁性シートで、その両面にはエポキシ系接着剤層（10）
（10）が被着形成される。
上記リードフレーム（１）のランド部（３）上に、絶縁
性シート（９）及び配線基板（６）を積載し、この状態
でリードフレーム（１）を150〜160℃程度で加熱して上
記絶縁性シート（９）の接着剤層（10）（10）を溶融さ
せ、配線基板（６）を絶縁性シート（９）を介してラン
ド部（３）上に熱圧着する。そして第７図及び第８図に
示すように配線基板（６）上の電子部品（８）（８）
…、導電パターン（７）及びリードフレーム（１）のリ
ード（５）（５）…の先端部を、ワイヤボンディングで
電気的に接続すると共に、熱硬化性を有するエポキシ樹
脂等の外装樹脂材（11）で樹脂モールドする。
性シート（９）及び配線基板（６）を積載し、この状態
でリードフレーム（１）を150〜160℃程度で加熱して上
記絶縁性シート（９）の接着剤層（10）（10）を溶融さ
せ、配線基板（６）を絶縁性シート（９）を介してラン
ド部（３）上に熱圧着する。そして第７図及び第８図に
示すように配線基板（６）上の電子部品（８）（８）
…、導電パターン（７）及びリードフレーム（１）のリ
ード（５）（５）…の先端部を、ワイヤボンディングで
電気的に接続すると共に、熱硬化性を有するエポキシ樹
脂等の外装樹脂材（11）で樹脂モールドする。
考案が解決しようとする問題点 ところで、従来のハイブリッドICでは、リードフレーム
（１）のランド部（３）上に絶縁性シート（９）を介し
て配線基板（６）を固着している。この組付けは、150
〜160℃程度に加熱して絶縁性シート（９）の接着材層
（10）（10）を溶融させ、配線基板（６）を絶縁性シー
ト（９）を介してランド部（３）に熱圧着することによ
り行われる。この組付け後、室温状態に戻った時に、上
記配線基板（６）、絶縁性シート（９）及びランド部
（３）の各熱膨張係数の差によって反りが発生するとい
う問題があり、上記配線基板（６）の大型化を困難にし
ていた。
（１）のランド部（３）上に絶縁性シート（９）を介し
て配線基板（６）を固着している。この組付けは、150
〜160℃程度に加熱して絶縁性シート（９）の接着材層
（10）（10）を溶融させ、配線基板（６）を絶縁性シー
ト（９）を介してランド部（３）に熱圧着することによ
り行われる。この組付け後、室温状態に戻った時に、上
記配線基板（６）、絶縁性シート（９）及びランド部
（３）の各熱膨張係数の差によって反りが発生するとい
う問題があり、上記配線基板（６）の大型化を困難にし
ていた。
また、通常、ワイヤボンディングは、超音波熱圧着方式
が一般的であり、リードフレーム（１）を300℃程度に
加熱してワイヤに超音波振動を付与しながら行うのが望
ましい。しかしながら、上記加熱温度まで上昇させる
と、絶縁性シート（９）の接着剤層（10）（10）が軟化
し、配線基板（６）上でのワイヤボンディング時、超音
波振動が、軟化した接着剤層（10）（10）で吸収されて
しまい、ボンディング不良が発生し易いという問題もあ
った。
が一般的であり、リードフレーム（１）を300℃程度に
加熱してワイヤに超音波振動を付与しながら行うのが望
ましい。しかしながら、上記加熱温度まで上昇させる
と、絶縁性シート（９）の接着剤層（10）（10）が軟化
し、配線基板（６）上でのワイヤボンディング時、超音
波振動が、軟化した接着剤層（10）（10）で吸収されて
しまい、ボンディング不良が発生し易いという問題もあ
った。
更に、上記ランド部（３）に対する絶縁性シート（９）
及び配線基板（６）の位置合わせが困難であり、製造工
数も多く、構造が複雑であるという種々の問題があっ
た。
及び配線基板（６）の位置合わせが困難であり、製造工
数も多く、構造が複雑であるという種々の問題があっ
た。
そこで本考案の目的は、上記配線基板のリードフレーム
への組付け構造を改善したハイブリッドICを提供するこ
とにある。
への組付け構造を改善したハイブリッドICを提供するこ
とにある。
問題点を解決するための手段 本考案は前記問題点に鑑みて提案されたもので、導電パ
ターンを被着形成すると共に、この導電パターン上に複
数の半導体ペレットを含む電子部品をマウントした絶縁
性の配線基板を、金属製リードフレームの一部に直接的
に橋架支持し、ワイヤボンディングにより前記導電パタ
ーン、前記電子部品及び前記リードフレームのリードの
相互間の接続を行ったことにより前記目的達成した半導
体装置である。
ターンを被着形成すると共に、この導電パターン上に複
数の半導体ペレットを含む電子部品をマウントした絶縁
性の配線基板を、金属製リードフレームの一部に直接的
に橋架支持し、ワイヤボンディングにより前記導電パタ
ーン、前記電子部品及び前記リードフレームのリードの
相互間の接続を行ったことにより前記目的達成した半導
体装置である。
作用 本考案によれば、ランド部及び絶縁性シートを有さない
配線基板のリードフレームへの組付け構造にしたから、
上記配線基板の組付け後に配線基板に反りが発生するこ
ともなく、而も、配線基板上でのワイヤボンディングで
は超音波振動が効率良く確実に付与される。
配線基板のリードフレームへの組付け構造にしたから、
上記配線基板の組付け後に配線基板に反りが発生するこ
ともなく、而も、配線基板上でのワイヤボンディングで
は超音波振動が効率良く確実に付与される。
実施例 本考案に係る半導体装置の実施例を第１図乃至第５図を
参照しながら説明する。
参照しながら説明する。
第１図において、（20）は42アロイや銅等の金属性リー
ドフレームで、後述する配線基板を固定支持するための
吊りピン（21）（21）と、上記配線基板位置の周辺近傍
に先端部が配置され、且つ、略中央部がタイバー（22）
（22）…で連結一体化された複数のリード（23）（23）
…とからなる。上記吊りピン（21）（21）の先端部両側
には、折曲可能な係止突片（24）（24）を設ける。（2
5）は絶縁性の配線基板で、その表裏面にCu等の導電パ
ターン（26）を被着形成し、表面側の導電パターン（2
6）の所定位置に複数種の半導体ペレット等の能動素子
や、チップ部品化された抵抗、コンデンサ等の受動素子
からなる各種電子部品（27）（27）…をマウントしたも
のである。この配線基板（25）の吊りピン（21）（21）
に沿う両端側部の、上記吊りピン（21）（21）の係止突
片（24）（24）と対応する位置に切欠き形状の係止凹溝
（28）（28）を形成する。
ドフレームで、後述する配線基板を固定支持するための
吊りピン（21）（21）と、上記配線基板位置の周辺近傍
に先端部が配置され、且つ、略中央部がタイバー（22）
（22）…で連結一体化された複数のリード（23）（23）
…とからなる。上記吊りピン（21）（21）の先端部両側
には、折曲可能な係止突片（24）（24）を設ける。（2
5）は絶縁性の配線基板で、その表裏面にCu等の導電パ
ターン（26）を被着形成し、表面側の導電パターン（2
6）の所定位置に複数種の半導体ペレット等の能動素子
や、チップ部品化された抵抗、コンデンサ等の受動素子
からなる各種電子部品（27）（27）…をマウントしたも
のである。この配線基板（25）の吊りピン（21）（21）
に沿う両端側部の、上記吊りピン（21）（21）の係止突
片（24）（24）と対応する位置に切欠き形状の係止凹溝
（28）（28）を形成する。
上記配線基板（25）のリードフレーム（20）への組付け
は、リードフレーム（20）の吊りピン（21）（21）の先
端部に配線基板（25）の両端部を位置決め載置して上記
吊りピン（21）（21）間に配線基板（25）を橋架する。
そして上記吊りピン（21）（21）の係止突片（24）（2
4）を折曲して配線基板（25）の係止凹溝（28）（28）
に嵌合させてカシメ付けし、上記配線基板（25）をリー
ドフレーム（20）の吊りピン（21）（21）に固定支持す
る。この配線基板（25）の組付けは、加熱処理を必要と
しない機械的操作により行えるので、組付後、上記配線
基板（25）に反りが発生する虞はない。
は、リードフレーム（20）の吊りピン（21）（21）の先
端部に配線基板（25）の両端部を位置決め載置して上記
吊りピン（21）（21）間に配線基板（25）を橋架する。
そして上記吊りピン（21）（21）の係止突片（24）（2
4）を折曲して配線基板（25）の係止凹溝（28）（28）
に嵌合させてカシメ付けし、上記配線基板（25）をリー
ドフレーム（20）の吊りピン（21）（21）に固定支持す
る。この配線基板（25）の組付けは、加熱処理を必要と
しない機械的操作により行えるので、組付後、上記配線
基板（25）に反りが発生する虞はない。
この配線基板（25）の組付後、第２図及び第３図に示す
ように配線基板（25）上の電子部品（27）（27）…、導
電パターン（26）及びリード（23）（23）…の先端部
を、ワイヤボンディングで電気的に接続すると共に、熱
硬化性を有するエポキシ樹脂等の外装樹脂剤（29）で樹
脂モールドする。上記ワイヤボンディング時、リードフ
レーム（20）の吊りピン（21）（21）に配線基板（25）
が固定支持されているため、超音波振動が効率良く付与
されて超音波パワーのロスが少ない。
ように配線基板（25）上の電子部品（27）（27）…、導
電パターン（26）及びリード（23）（23）…の先端部
を、ワイヤボンディングで電気的に接続すると共に、熱
硬化性を有するエポキシ樹脂等の外装樹脂剤（29）で樹
脂モールドする。上記ワイヤボンディング時、リードフ
レーム（20）の吊りピン（21）（21）に配線基板（25）
が固定支持されているため、超音波振動が効率良く付与
されて超音波パワーのロスが少ない。
尚、上記配線基板（25）のリードフレーム（20）への組
付け構造は、係止突片（24）（24）と係止凹溝（28）
（28）との嵌合構造以外にも、例えば第４図及び第５図
に示すようにリードフレーム（20）の吊りピン（21）
（21）に突片（30）（30）或いはエンボス（31）（31）
を設け、この突片（30）（30）或いはエンボス（31）
（31）を配線基板（25）の両端に穿設された取付孔（3
2）（32）或いは（33）（33）に挿通させ、その先端を
折り曲げ或いはつぶし加工する構造でもよい。
付け構造は、係止突片（24）（24）と係止凹溝（28）
（28）との嵌合構造以外にも、例えば第４図及び第５図
に示すようにリードフレーム（20）の吊りピン（21）
（21）に突片（30）（30）或いはエンボス（31）（31）
を設け、この突片（30）（30）或いはエンボス（31）
（31）を配線基板（25）の両端に穿設された取付孔（3
2）（32）或いは（33）（33）に挿通させ、その先端を
折り曲げ或いはつぶし加工する構造でもよい。
考案の効果 本考案によれば、配線基板をリードフレームの一部に直
接的に橋架支持したから、上記配線基板の組付け時、配
線基板の反り発生を未然に防止することができて上記配
線基板の大型化が実現容易である。またワイヤボンディ
ングでは、最適温度での熱圧着でもって、且つ、パワー
ロスの少ない超音波振動を付与することができて良好な
ボンディングが実現可能で信頼性の高い構造簡単なハイ
ブリッドICが提供できる。
接的に橋架支持したから、上記配線基板の組付け時、配
線基板の反り発生を未然に防止することができて上記配
線基板の大型化が実現容易である。またワイヤボンディ
ングでは、最適温度での熱圧着でもって、且つ、パワー
ロスの少ない超音波振動を付与することができて良好な
ボンディングが実現可能で信頼性の高い構造簡単なハイ
ブリッドICが提供できる。
第１図は本考案に係る半導体装置の一実施例を示す組立
分解斜視図、第２図は第１図装置の組立完了斜視図、第
３図は第２図のＡ矢視図、第４図及び第５図はそれぞれ
本考案の他の実施例を示す部分斜視図である。 第６図はハイブリッドICの従来例を示す組立分解斜視
図、第７図は第６図装置の組立完了斜視図、第８図は第
７図のＢ−Ｂ線に沿う断面図である。 （20）……リードフレーム、（21）……一部（吊りピ
ン）、（25）……配線基板、（26）……導電パターン、
（27）……電子部品。
分解斜視図、第２図は第１図装置の組立完了斜視図、第
３図は第２図のＡ矢視図、第４図及び第５図はそれぞれ
本考案の他の実施例を示す部分斜視図である。 第６図はハイブリッドICの従来例を示す組立分解斜視
図、第７図は第６図装置の組立完了斜視図、第８図は第
７図のＢ−Ｂ線に沿う断面図である。 （20）……リードフレーム、（21）……一部（吊りピ
ン）、（25）……配線基板、（26）……導電パターン、
（27）……電子部品。
Claims (1)
- 【請求項１】導電パターンを被着形成すると共に、この
導電パターン上に複数の半導体ペレットを含む電子部品
をマウントした絶縁性の配線基板を、金属製リードフレ
ームの一部に直接的に橋架支持し、ワイヤボディグによ
り前記導電パターン、前記電子部品及び（又は）前記リ
ードフレームのリードの相互間の接線を行ったことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987127769U JPH0735404Y2 (ja) | 1987-08-21 | 1987-08-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987127769U JPH0735404Y2 (ja) | 1987-08-21 | 1987-08-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6433752U JPS6433752U (ja) | 1989-03-02 |
| JPH0735404Y2 true JPH0735404Y2 (ja) | 1995-08-09 |
Family
ID=31380493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987127769U Expired - Lifetime JPH0735404Y2 (ja) | 1987-08-21 | 1987-08-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0735404Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136249A (ja) * | 1984-12-06 | 1986-06-24 | Nec Kansai Ltd | ハイブリツドｉｃ |
-
1987
- 1987-08-21 JP JP1987127769U patent/JPH0735404Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136249A (ja) * | 1984-12-06 | 1986-06-24 | Nec Kansai Ltd | ハイブリツドｉｃ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6433752U (ja) | 1989-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| US5159751A (en) | Method of manufacturing electronic module assembly | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| JPH06506319A (ja) | リードレス・パッド・アレイ・チップ・キャリア | |
| JP4800556B2 (ja) | 半導体構成素子を電気構成群と電気接続する方法 | |
| JP3446508B2 (ja) | バンプ付きワークの実装方法および実装基板 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH0735404Y2 (ja) | 半導体装置 | |
| JP3629811B2 (ja) | 接続端子付配線基板 | |
| JPH0220861Y2 (ja) | ||
| JP2794262B2 (ja) | 電子回路パッケージ | |
| US20070126117A1 (en) | Semiconductor module and manufacturing method thereof | |
| JPH05327249A (ja) | 電子回路モジュール及びその製造方法 | |
| JP2810130B2 (ja) | 半導体パッケージ | |
| KR19980070675A (ko) | 오프셋 다이 패드를 갖는 반도체 패키지 및 그 제조 방법 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP2576531B2 (ja) | ハイブリッドｉｃ | |
| JPH0631723Y2 (ja) | 半導体装置 | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JP3959883B2 (ja) | 回路基板の接続構造 | |
| JPH08167676A (ja) | 半導体装置 | |
| JP3651345B2 (ja) | ボンディングツール及びその製造方法 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JPH04329659A (ja) | 混成集積回路装置およびその製造方法 |