KR19980070675A - 오프셋 다이 패드를 갖는 반도체 패키지 및 그 제조 방법 - Google Patents

오프셋 다이 패드를 갖는 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR19980070675A
KR19980070675A KR1019980001757A KR19980001757A KR19980070675A KR 19980070675 A KR19980070675 A KR 19980070675A KR 1019980001757 A KR1019980001757 A KR 1019980001757A KR 19980001757 A KR19980001757 A KR 19980001757A KR 19980070675 A KR19980070675 A KR 19980070675A
Authority
KR
South Korea
Prior art keywords
die pad
substrate
die
body portion
reinforcing strip
Prior art date
Application number
KR1019980001757A
Other languages
English (en)
Inventor
하싼자데흐노자르(엔엠아이)
자만홀이.
스테언스윌리엄피.
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980070675A publication Critical patent/KR19980070675A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명의 반도체 패키지는 다이 패드(18)와 바디 부분(12)을 갖는 보강 스트립(10)을 포함한다. 상기 다이 패드(18)의 제1면(4)은 상기 바디 부분(12)의 제2면(3)으로부터 선정된 양만큼 오프셋된다. 보강 스트립(10)은 다이 패드(18)에 동시에로 배치된 내부 에지(27)와, 내부 에지(27)를 다이 패드(18)에 연결하는 타이 스트랩(16)을 포함한다. 다이(28)는 다이 패드(18)의 제1면(4)에 고정된다. 기판(20)은 제1면(17)과, 바디 부분(12)의 제1면(2)에 고정되는 제2면(19)을 갖는다. 기판(20)은 윈도우(22)와 도전 소자(24)들을 포함한다. 플라스틱 몰딩 재료(33)는 다이(28), 보강 스트립(10)의 적어도 일부, 및 기판(20)의 적어도 일부를 포위한다.

Description

오프셋 다이 패드를 갖는 반도체 패키지 및 그 제조 방법
본 발명은 일반적으로 반도체 장치 패키징 분야에 관한 것으로, 특히 오프셋 다이 패드(offset die pad)를 갖는 반도체 패키지와 그 제조 방법에 관한 것이다.
많은 전자 장치들은 회로 보드에 다이들을 연결하는 볼 그리드 어레이 패키지(ball grid array package)들을 사용하여 전기적으로 상호 접속된 칩, 다이, 또는 다른 요소들의 집합체를 포함한다. 액체 캡슐화(liquid encapsulation)와 같은 볼 그리드 어레이 패키지용으로 통상적으로 사용된 기술보다 덜 복잡하고, 더 효율적이며, 더 생산적이며 덜 비싼 플라스틱 전사 몰딩(plastic transfer molding)과 같은 기존의 기술을 사용하여 볼 그리드 어레이 패키지들을 갖는 반도체 장치들을 제조하는 것이 종종 바람직하다. 더우기, 전기적 및 열적 효율을 개선하기 위해 패키지된 반도체 장치의 다이들로부터 빼앗은 열 전도를 증가시키는 것이 바람직하다. 예를 들어, 적절한 열 제거 메카니즘이 없으면, 동작중에 통상의 다이(die)내부 및 그 주변의 온도가 바람직하지 않는 범위에 까지 증가될 수 있어, 반도체 장치의 효율성을 감소시키거나 심지어 장치의 고장 조차도 일으킬 수 있다.
반도체 장치의 부가적인 처리 요건들을 만족시키기 위해, 즉 전기적 효능에 유해한 온도 영향을 줄이거나 또는 제거하기 위해 반도체 장치가 점점 복잡해져감에 따라, 상기 복잡성을 감소시키는 동시에 효율을 증가시키고 생산성을 증가시키며, 패키지 처리의 비용을 감소시키는 것이 점점 더 중요해지고 있다. 다이로부터 빼앗은 열을 전도시키기 위한 공지된 기술은 장치의 동작중에 다이로부터 빼앗은 열을 외부 히트 싱크에 전도시키기 위해 다이를 외부 히트 싱크(external heat sink)에 열적으로 접속하는 것을 포함한다. 그러나, 이러한 기술들은 다이를 장치의 나머지 것들에 접속하는 전기 회로소자와 이에 관련된 와이어들이 바람직한 열적 접속을 위해 불충분한 공간을 남길 수 있기 때문에 종종 부적당하다. 그 결과, 효율을 손해볼 수 있다. 또한, 종종 상당한 제조 비용이 소요되는 회로 소자를 제공하는 볼 그리드 어레이의 기판이 전기적 접속이 필요한 영역들에 제한될 수 없다. 또한, 볼 그리드 어레이들을 갖는 반도체 패키지용으로 사용된 종래의 제조 처리들은 액체 캡슐화와 같이 비교적 복잡하고, 비효율적이며, 생산성이 떨어지며, 고가의 기술을 요한다.
본 발명은 반도체 패키지 및 반도체 패키지 제조 방법과 연관된 문제점들 및단점들을 다룬다.
본 발명의 일실시예에 따르면, 반도체 패키지는 다이 패드와 바디 부분을 갖는 보강 스트립(stiffner strip)을 포함한다. 다이 패드의 제1면은 바디 부분의 제2면으로부터 선정된 양만큼 오프셋된다. 보강 스트립은 다이 패드에 대해 동시에 배치되는 내부 에지와, 상기 내부 에지를 다이 패드에 접속하는 타이 스트랩(tie strap)을 구비한다. 다이는 다이 패드의 제1면에 고정된다. 기판은 제1면과 바디 부분의 제1면에 고정되는 제2면을 갖는다. 또한 기판은 윈도우 및 복수 도전 소자들을 포함한다. 플라스틱 몰딩 재료는 다이, 적어도 보강 스트립의 일부, 및 적어도 기판의 일부를 포위한다.
본 발명의 반도체 패키지 및 제조 방법은 수개의 중요한 기술적 장점들을 제공한다. 종래의 반도체 패키지보다 좀더 효율적으로 열을 전도시키기 위해 칩, 다이, 또는 다른 요소로부터 빼앗은 열을 전도시키기 위해 협력하는 오프셋 다이 패드, 바디 부분, 및 타이 스트립을 반도체 패키지에 제공하면 관련 반도체 장치의 전기적 및 열적 효능이 개선된다. 다이를 둘러싸는 더 많은 영역을 타이 스트랩에 배분할 수 있도록 하여 다이로부터 빼앗은 열 전이를 증가시키기 위해 기판은 다이를 전자 장치의 다른 요소들에 전기적으로 접속하기 위한 회로를 포함하고 있다. 또한, 기판의 공간적인 범위는 전기적 접속이 필요한 패키지의 영역들에 제한될 수 있어, 결과적으로 제조 및 재료 비용을 감소시키게 된다.
본 발명의 다른 기술적인 장점은 액체 캡슐화와 같은 볼 그리드 어레이를 이용한 다른 기술보다 덜 복잡하고, 더 효율적이며 덜 비싸고, 좀더 생산적인 종래의 플라스틱 전사 몰딩 프로세스를 사용하여 제조되는 반도체 패키지를 제공하는 것을 포함한다. 보강 스트립을 스탬핑하는 프로세스, 보강 스트립에 기판과 다이를 고정시키는 프로세스, 다이를 기판에 와이어로 전기적으로 접속시키는 프로세스, 플라스틱 몰딩 재료로 최종 구조를 포위하는 프로세스는 현존의 기술, 툴링, 및 장비와 조화하여 본 발명을 구현시키는데 소요되는 비용을 최소화시킨다. 다이 패드의 일부는 기준 평면으로서 사용하기 위해 또는 외부 히트 싱크를 지지하기 위해 대기(ambient)에 노출된채 유지될 수 있다. 좀더 상세한 실시예에서, 반도체 패키지의 안정성을 개선하기 위해 다이 패드의 외부 에지들로부터 플랜지(flange)들이 플라스틱 몰딩 재료내로 돌출된다. 본 발명의 반도체 패키지는 증가하는 엄격한 요건들을 만족시키기 위해 개선된 열적 및 전기적 효율을 제공하는 한편, 플라스틱 몰딩과 같은 종래의 제조 프로세스를 지원한다.
도 1 및 2는 오프셋 다이 패드를 갖는 보강 스트립을 도시하는 도면.
도 3은 오프셋 다이 패드와 플랜지들을 갖는 보강 스트립을 도시하는 도면.
도 4는 도전 소자들을 갖는 기판을 도시하는 도면.
도 5는 오프셋 다이 패드를 갖는 보강 스트립에 고정된 기판을 도시하는 도면.
도 6은 플라스틱 몰딩 재료로 반도체 장치를 포위하기 위한 장치를 도시하는 도면.
도 7 및 8은 반도체 패키지를 도시하는 도면.
도 9는 반도체 패키지 제조 방법의 흐름도.
도면의 주요 부분에 대한 부호의 설명
16: 타이 스트랩
18: 다이 패드
21: 외부 에지
22: 윈도우
32: 공동
첨부된 도면을 참조로 본 발명의 좀더 완전한 이해와 그에 따른 장점 및 특성들을 설명하기로 한다.
도 1 및 2는 다이 패드(18)를 갖는 보강 스트립(10)과 다이 패드(18) 주변에 동시에 형성된 바디 부분(12)을 도시한다. 바디 부분(12)은 각각 대향하는 제1 및 제2면을 포함하고, 다이 패드(18)는 각각 대향하는 제1 및 제2면(4 및 5)을 포함한다. 타이 스트랩(16)은 다이 패드(18)의 외부 에지(26)로부터 바디 부분(12)의 내부 에지(27)로 연장하여, 다이 패드(18)를 바디 부분(12)에 접속하고 다이 패드(18)와 바디 부분(12)과의 사이에 하나 이상의 구멍(openings)을 정의한다. 일실시예에서, 바디 부분(12), 타이 스트랩(16), 및 다이 패드(18)들은 니켈 도금된 구리 합금 스트립과 같이 일체의 금속 조각으로 스탬핑 또는 에칭된다. 도 2에 도시된 바와 같이. 다이 패드(18)의 제1면(4)이 바디 부분(12)의 제2면(3)으로부터 선정된 거리(9)로 오프셋되어, 본 발명의 중요한 기술적 장점을 제공한다. 타이 스트랩(16)이 바디 부분(12)과 다이 패드(18)에 다소의 정의된 각도로 결합되어 도시되어 있을지라도, 타이 스트랩(16), 바디 부분(12), 및 다이 패드(18) 사이의 커플링이 거의 라운드될 수 있어, 휨 반경(radius bend)을 가질 수 있거나, 또는 다른 적절한 구성을 가질 수 있다.
보강 스트립(10)은 4개, 6개, 또는 임의의 다른 수의 오프셋 다이 패드(18)를 포함하기 위해 화살표의 길이 방향으로 연장될 수 있다. 또한 보강 스트립(10)은 임의 정렬에서 임의 수의 오프셋 다이 패드(18)를 포함하기 위해 화살표(6)에 수직하여 연장될 수 있다. 복수의 오프셋 다이 패드(18)는 보강 스트립(10)으로 동시에 또는 직렬로 스탬핑될 수 있고, 대응하는 구멍(14)들은 보강 스트립(10)에서 펀칭, 에칭, 또는 직렬 또는 동시에 절단하여 다이 패드(18)와 타이 스트랩(16)을 한정할 수 있다. 다이 패드(18)를 오프셋하는 스탬핑 힘(stamping force)은 보강 스트립(10)에서 구멍(14)이 생성되는 동안, 그 이전, 또는 후에 보강 스트립(10)에 인가될 수 있다.
도 3을 참조하면, 보강 스트립(10)은 임의 조합으로, 다이 패드(18)의 외부 에지(26), 바디 부분(12)의 내부 에지(27), 또는 타이 스트랩(16)의 에지들로부터 돌출하는 플랜지(36)를 포함할 수 있다. 일 실시예에서, 플랜지(36)들은 다이 패드(18)에 일체로 되어 있다. 플랜지(36)들은 플랜지(36)로 하여금 도 6및 7에 참조하여 이하 기술되는 바와 같이 플라스틱 몰딩 재료에 관한 보강 스트립(10)과 관련 반도체 장치를 고정시키든지 그렇지 않으면 안정시킬 수 있는 휨 특성 또는 다른 특성들을 포함할 수 있다. 다이 패드(18), 타이 스트랩(16), 및 바디 부분(12)은 다이 패드(18)와 반도체 패키지에 전체적으로 고정된 다이로부터 빼앗은 열을 전도시키기 위해 협력하므로써 전기적 및 열적 효율을 개선시킨다.
도 4는 기판(20)과 일체이거나 분리되는 도전 소자(24)들을 지지하기 적합한 라미네이트, 막-기반, 강성 또는 다른 절연 재료로 이루어진 하나 이상의 층으로 구성된 기판(20)을 도시한다. 각 도전 소자(24)는 제1단(8)과 제2단(50)을 가진다. 관련 반도체 패키지의 제조 동안, 솔더 또는 다른 도전성 볼들은 도전 소자(24)들의 제2단(50)에 고정되어 볼 그리드 어레이를 형성하게 된다. 도전 소자(24)들은 다이에 대한 전기적 회로를 제공하기 위해 임의 수 및 임의 배열로 구성될 수 있는데, 도 4의 배열은 예시적인 것이다. 기판(20)의 임의 부분 및 도전 소자(24)들은 전체적 또는 부분적으로 솔더 마스크 또는 다른 코팅 보호제로 덮일 수 있다.
기판(20)은 각각 대향하는 제1 및 제2면(17 및 19)을 갖는다. 기판(20)의 내부 에지를 한정하는 윈도우(22)는 절단, 펀칭, 에칭될 수 있고 그렇지 않으면 기판(20)이 보강 스트립(10)에 적층될때 내부 에지(23)들이 바디 부분(12)의 내부 에지(27)와 동시에 연장하여 정렬될 수 있도록 형성된다. 복수 윈도우(22)들을 기판(20)의 길이를 따라 주기적으로 형성함에 따라, 기판(20)은 화살표(7) 방향으로 거의 연속적이다. 선택적으로, 외부 에지(21)가 화살표(7) 방향으로 기판(20)의 전체 길이를 한정시킴에 따라, 단일의 윈도우(22)를 가질 수 있다. 또한 기판(20)은 윈도우 어레이(22)들을 포함하기 위해 화살표(7)에 대해 수직으로 연장할 수 있다. 기판(20) 및 윈도우(22)는 보강 스트립(10)과 동시에 정렬되고 적층하기 적합한 임의 수와 임의 구성일 수 있다. 플립 칩 본딩(flip chip bonding)을 위해, 윈도우(22)가 부재될 수 있고 기판(20)은 플라스틱 몰딩 재료로 하여금 반도체 패키지의 보강 스트립(10), 기판(20), 다이, 및 다른 적합한 요소들의 적절한 부분을 둘러싸도록 하기에 적합한 구멍을 갖는 오프셋 다이 패드(18)에 대향하게 거의 연속적일 수 있다. 이 상황에서, 임의 또는 모든 도전 소자(24)들이 오프셋 다이 패드(18)에 대향하는 기판(20)내로 확장할 수 있다.
일실시예에서, 기판(20)과 보강 스트립(10)은 각 구조에 존재하는 다른 요구 및 요건들에 따라 만들어지는 종래의 프로세싱 기술에 따라 별개로 형성된다. 그 결과, 보강 스트립(10)과 기판(20)과 같은 대량 생산 구조에서 발달한 경험을 이용하면 서로에 관련된 제한 조건들로 인해 양 기술이 복잡하게 되는것 없이 별개로 생산할 수 있다. 이로써 복수의 보강 스트립(10)과 기판(20)을 개별 유닛 또는 거의 연속적인 스트립으로서 별개로 생산하여, 및 서로에게 효율적으로 고정할 수 있다. 또한, 보강 스트립(10)과 기판(20)은 현존의 툴링과 다른 장비에 대한 광범위한 변경없이도 생산할 수 있다. 그 결과, 본 발명의 반도체 패키지는 볼 그리드 어레이와 연관되어 사용된 다른 기술보다 덜 복잡하고, 좀더 생산적이며, 좀더 효율적이며, 덜 비싼 프로세스를 사용하여 제조되는 한편, 상술한 바와 같이 개선된 전기적 및 열적 효율성을 제공한다.
도 5를 참조하면, 타이 스트랩(16)과 다이 패드(18)가 윈도우(22)를 통하여 보여질 수 있도록 기판(20)의 제2면(19)이 바디 부분(12)의 제1면(2)에 적층되었다. 기판(20)이 보강 스트립(10)으로 적층되기 앞서 보강 스트립(10), 기판(20), 또는 보강 스트립(10)과 기판(20) 모두에 접착층(25)을 제공할 수 있다. 접착층(25)은 열 또는 압력에 반응하여 보강 스트립(10)을 기판(20)에 고정시킬 수 있다. 일실시예에서, 보강 스트립(10), 기판(20), 및 접착층(25)이 형성되고 복수 오프셋 다이 패드(18)와 연관하여 연장된 스트립들로서 함께 고정되어, 복수 반도체 패키지들이 대량 생산될 수 있다. 복수 기판(20)들은 복수 오프셋 다이 패드(18)를 갖는 연장된 보강 스트립(10)에 직렬로 또는 동시에 적층될 수 있다. 복수 윈도우(22)와 대응하는 도전 소자(24)들을 갖고 있는 연장된 기판(20)은 개별 보강 스트립(20)에 직렬 또는 동시에 적층될 수 있다. 또한 다른 배열들도 사용할 수 있다.
반도체 패키지의 동작 동안, 보강 스트립(10), 오프셋 다이 패드(18), 타이 스트랩(16), 및 보강 스트립(10)의 바디 부분(12)은 협력하여 오프셋 다이 패드(18)의 제1면(4)에 고정되어 있고 상기 다이 및 도전 소자(24)들에 접착된 와이어들을 이용하여 도전 소자(24)들에 전기적으로 접속된 다이로부터 뺏은 열을 전도시킨다. 일 실시예에서, 타이 스트랩(16)의 수 또는 전체 면적이 증가함에 따라 다이로부터 전달된 전체 열이 증가한다. 기판(20)의 도전 소자(24)들이 반도체 패키지의 다른 요소들에 다이를 전기적으로 접속하기 위한 회로를 제공하기 때문에, 종래의 반도체 패키지들에서 종종 다이를 둘러싸는 종래의 리드들에 대한 필요성이 감소 또는 제거된다. 그 결과, 다이를 둘러싸는 영역의 상당한 부분이 타이 스트랩(16)에 할당될 수 있어 그만큼 다이로부터 빼앗은 열의 전도가 증가하므로 반도체 장치 성능이 향상된다.
도 6은 다이(28), 적어도 보강 스트립(10)의 일부, 및 기판(20)의 적어도 일부를 전이 몰드(34)내에 플라스틱 몰딩 재료로 둘러싸기 위한 전형적인 배열을 도시한다. 몰드(34)는 양쪽에서 보강 스트립(10)과 기판(20)을 봉쇄하도록 구성되어 있다. 도 6에 도시된 바와 같이, 다이(28)는 오프셋 다이 패드(18)에 고정되었고, 와이어(30)는 다이(28)와 도전 소자(24)들을 전기적으로 접속하기 위해 도전 소자(24)들과 다이(28)에 결합되어 있으며, 반전(inversion)이 요구되는 것은 아니지만, 최종 조립체는 반전되었다. 결국 완전한 볼 그리드 어레이를 포함하는 도 6에 도시된 배열을 이용하는 경우, 반도체 패키지는 볼 그리드 어레이 패키지용 플라스틱 전사 몰딩 기술을 사용하여 포위된다. 다이(28)의 상부는 기판(20)의 제1면(17)의 아래, 상부, 또는 그와 일치할 수 있다.
만약 탭 본딩이 와이어 본딩을 대신하거나 또는 결합하여 사용된다면, 탭들은 다이(28)에 본딩되도록 기판(20)으로부터 윈도우(22)내로 확장될 것이다. 선택적으로, 만약 플립 칩 본딩을 사용한다면, 다이(28)와 오프셋 다이 패드(18)에 대향 배치된 기판(20)의 일부내로 연장하는 도전 소자(24)에 접속될 수 있다. 와이어(30)들이 도시되어 있기는 하나, 본 발명은 기판(20)과 다이(28) 사이의 와이어, 탭, 플립 칩 본딩용 접속, 또는 임의의 다른 적합한 전기적 연결성을 고려하고 있다. 도 6에 도시된 반전된 배열은 플라스틱 전사 몰딩이 완료되기 이전, 그 동안, 또는 이후에 외부 히트 싱크를 오프셋 다이 패드(18)의 제2면(5)에 고정시키는 것을 더 용이하게 해준다.
몰드(34)의 작업중, 플라스틱 몰딩 재료 또는 다른 적합한 열 가소성 재료가 공동(32)내로 전이되어 전체적 또는 부분적으로 공동(32)을 채우고 다이(28), 보강 스트림(10)의 적어도 일부, 및 기판(20)의 적어도 일부를 포위한다. 몰드(34)는 반도체 패키지가 몰드(34)로부터 제거된 다음 다이 패드(18)의 제2면(5)의 적어도 일부가 상기 대기에 노출되도록 구성될 수 있다. 상기에서 논의된 바와 같이, 노출된 제2면(5)는 기준 평면 또는 제2면(5)에 고정된 외부 히트 싱크에 대한 지지를 제공할 수 있다. 그런 다음, 반도체 패키지는 이하에서 좀더 상세히 논의된 바와 같이 몰드(34)로부터 제거되어 사용중인 상태로 배치되거나 또는 부가적으로 처리된다. 이와 같은 방법으로, 볼 그리드 어레이를 포함하는 반도체 패키지를 제조하기 위한 능력은 통상적으로 액체 캡슐화와 같은 볼 그리드 어레이 패키징용으로 통상적으로 사용된 기술들을 완전히 대체하거나 또는 일부 대체할 수 있도록 해준다.
반도체 패지의 동작에서, 열 도전성 및 다이(28)의 쿨링을 증가시켜 전기적 및 열적 효율성을 개선한다. 플랜지(36)들은 반도체 장치가 플라스틱 몰딩 재료로 포위된 다음 보강 스트립(10)을 고정시키거나 또는 안정시키는 역할을 한다. 타이 스트랩(16)은 다이(28)와 오프셋 다이 패드(18)로부터 뺏은 열을 보강 스트립(10)의 바디 부분(12)에 전도시킨다. 오프셋 다이 패드(18)와 기판(20)은 협력하여 종종 종래의 패키지들과 관련된 전기적 도전 리드들에 대한 필요성을 감소시키거나 제거하여, 타이 스트랩(16)의 전체 열 전도 영역을 증가시킬수 있다. 오프셋 다이 패드(18), 타이 스트랩(16), 및 플랜지에 의해 제공된 장점들을 임의의 방법으로 결합하여 반도체 패키지의 전기적, 열적, 및 구조적 효율성을 개선시킬 수 있다.
도 7은 몰드(34)로부터 제거된 다음 동일한 보강 스트립(10)으로 제조된 하나 이상의 다른 반도체 패키지(64)로부터 분리된 반도체 패키지(64)를 도시한다. 도전볼(60)들은 도전 소자(24)들의 제2단(50)에 고정되어 완전한 볼 그리드 어레이 패키지를 형성하게 된다. 통상적으로, 반도체 패키지(64)가 다른 반도체 패키지(64)로부터 분리된 다음 도전볼(60)들이 기판(20)에 접착된다. 비록 도전볼(60)들이 구형으로 도시된다 하더라도, 도전볼(60)들은 임의의 기하학 구조일수 있다. 도전볼(60)들은 도전 소자(24)의 도 7에 예시된 배열에 대응하는 임의 수 및 임의 배열일 수 있다. 윈도우(62)는 플라스틱 몰딩 재료(33) 내에 포위된 후의 타이 스트랩(16)과 다이(28)의 배열을 도시하는 도 7에 포함되어 있다. 도 8은 몰드(34)로부터 제거된 다음의 반도체 패키지(64)를 도시한다. 다이 패드(18)의 제2면(5)이 대기에 노출되어 외부 히트 싱크를 지지하기 위해 또는 기준 평면으로서 사용될 수 있다.
도 9는 반도체 패키지(64)의 제조 방법의 흐름도이다. 상기 방법은 단계(100)로 시작되며, 단계(100)에서는 도 1 내지 3을 참조하여 상기에서 기술된 바와 같이 보강 스트립(10)이 하나 이상의 오프셋 다이 패드(18)와 대응하는 타이 스트랩(16)을 형성하기 위해 스탬핑 또는 에칭된다. 단계(102)에서, 기판(20)의 내부 에지(23)들이 보강 스트립(10)의 내부 에지(27)들과 동시에 연장될 수 있도록 기판(20)이 보강 스트립(10)에 대해 정렬된다. 만약 보강 스트립(10)이 복수의 오프셋 다이 패드(18)를 갖는다면 하나 이상의 기판(20)이 단계(102)에서 보강 스트립(10)과 정렬될 수 있다. 단계(104)에서, 기판(20)은 직접 또는 열 및 압력을 이용하여 보강 스트립(10)에 적층되거나 또는 이와는 달리 접착층(25)을 사용하여 고정된다. 보강 스트립(10), 기판(20), 및 접착층(25)이 거의 연속적인 스트립으로서 서로에 적층될 수 있어 복수 패키지(64)들이 효율적이고 생산적인 방법으로 구성될 수 있다. 복수 오프셋 다이 패드(18)를 갖는 보강 스트립(10)은 복수 윈도우(22)을 갖는 기판(20)에 거의 수직하게 구성되거나 반도체 패키지(64)를 대량 생산하기 위해 적합한 임의의 다른 방법으로 구성될 수 있다.
단계(106)에서, 다이(28)는 경화성 에폭시 등을 사용하여 오프셋 다이 패드(18)의 제1면에 고정된다. 일실시예에서, 단계(106) 및 단계(108)이 임의의 상대 순서로 실행될 수 있다 하더라도, 단계(108)에서 와이어(30)들이 다이(28) 및 도전 소자(24)들의 제1단(8)에 결합된다. 또한 탭 본딩, 플립 칩 본딩, 또는 다른 본딩 기술은 다이(28)와 도전 소자(24)들을 상호접속하기 위해 사용될 수 있다. 단계(110)에서, 최종 어셈블리가 몰드(34)내로 삽입된다. 일실시예에서, 플라스틱 몰딩 재료(33)로 반도체 패키지(64)의 완전히 포위한 다음 제2면(5)이 대기에 노출되게 유지될 수 있도록 몰드(34)를 폐쇄시킬때 다이 패드(18)의 제2면(5)의 적어도 일부가 몰드(34)의 내부면을 접촉한다. 상기 기술된 바와 같이, 노출된 제2면(5)은 기준 평면으로서 사용될 수 있거나 또는 외부 히트 싱크를 지지하기 위해 사용될 수 있다.
단계(112)에서, 플라스틱 몰딩 재료(33)는 몰드(34)의 캐비티(32)내로 주입 또는 전이되어 다이(28), 보강 스트립(10)의 적어도 일부, 및 기판(20)의 적어도 일부를 포위한다. 플랜지(36)들은 플라스틱 몰딩 재료(33)로 둘러싸이고, 플라스틱 몰딩 재료(33)에 대하여 반도체 패키지를 고정 또는 안정시킨다. 단계(114)에서, 플라스틱 몰딩 재료(33)가 더욱 영구적인 형상(permanent shape)을 취하기 위해 경화되는 동안, 그 이전, 또는 이후 어느 시점에서도, 반도체 패키지(64)가 몰드(34)로부터 제거된다. 단계(116)에서, 도전볼(60)들이 대응하는 도전 소자(24)들의 제2단(50)에 고정된다. 도전볼(60)들을 형성하는 솔더 또는 다른 재료를 기판(20)의 적절한 영역들에 걸쳐 좀더 잘 분산시키기 위해 리플로우(reflow)를 실행할 수 있다. 만약 필요하다면 단계(118)에서, 반도체 패키지(64)를 다른 반도체 패키지(64)로부터 분리하여, 그 방법을 종료한다. 단계(116 및 118)은 임의의 상대적인 순서로 실행될 수 있다. 하나 이상의 부가적인 프로세싱 단계들은 상기 논의된 단계들을 대신하거나 결합될 수 있다. 예를 들어, 솔더 마스크를 몰드(34)내로 삽입하기에 앞서 기판(20)에 결합할 수 있다.
비록 본 발명이 수개의 실시예들과 관련하여 기술되었다 하더라도, 본 기술에 숙련된 자에게는 과도한 변경, 대체, 수정, 변환, 및 변형을 제안할 수 있으며, 본 발명은 첨부된 청구항의 정신 및 범주내에 속하는 이러한 변경, 대체, 수정, 변환, 및 변형을 포함하는 것이다.
상술한 바와 같이 본 발명은 오프셋 다이 패드, 바디 부분, 및 타이 스트립이 협력하여 칩, 다이, 또는 다른 요소로부터 빼앗은 열을 다이 패드에 결합된 종래의 패키지보다 좀더 효율적으로 전도시키기 위한 반도체 장치를 제공하여 관련 반도체 장치의 전기적 및 열적 효능을 개선한다. 기판은 다이를 전자 장치의 다른 요소들에 전기적으로 접속하기 위한 회로를 포함하고, 다이를 둘러싸는 더 많은 영역을 타이 스트랩에 배분할 수 있도록 하여 다이로부터 빼앗은 열 전이를 증가시킨다. 또한, 기판의 공간적인 범위는 전기적 접속이 필요한 패키지의 영역들에 제한될 수 있어, 결과적으로 제조 및 재료 비용을 감소시키게 된다.

Claims (20)

  1. 반도체 패키지에 있어서,
    제1면과 제2면을 갖는 다이 패드와, 제1면과 제2면을 갖는 바디 부분을 포함하되, 상기 다이 패드의 제1면은 상기 바디 부분의 상기 제2면으로부터 선정된 양만큼 오프셋되고, 상기 다이 패드에 대하여 동시에 배치된 내부 에지와, 상기 내부 에지를 상기 다이 패드에 접속하는 복수의 타이 스트랩을 더 포함하는 보강 스트립(stiffner strip),
    상기 다이 패드의 상기 제1면에 고정되는 다이,
    제1면과 제2면을 갖고 있으며, 이 제2면은 상기 바디 부분의 상기 제1면에 고정되고, 윈도우와 각각이 제1단과 제2단을 갖고 있는 복수의 도전 소자를 더 포함하는 기판, 및
    상기 다이, 상기 보강 스트립의 적어도 일부, 및 상기 기판의 적어도 일부를 포위하는 플라스틱 몰딩 재료를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    각각이 상기 기판의 대응하는 도전 소자의 상기 제1단 및 상기 다이에 결합되는 복수의 와이어들을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 기판의 제2면은 상기 바디 부분의 상기 제1면에 적층되는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 다이 패드, 바디 부분, 및 타이 스트랩들이 일체의 금속 조각들로 형성되는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 다이 패드는 상기 플라스틱 몰딩 재료에 대하여 상기 다이 패드를 안정시키기 위해 상기 다이 패드의 외부 에지로부터 상기 플라스틱 몰딩 재료내로 돌출하는 적어도 하나의 플랜지를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 다이 패드의 상기 제2면의 적어도 일부는 대기에 노출되는 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 바디 부분의 상기 제1면을 상기 기판의 상기 제2면에 결합하는 접착층을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서,
    볼 그리드 어레이를 형성하기 위해 각각이 대응하는 도전 소자의 상기 제2단에 고정되는 복수의 도전볼을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 반도체 패키지의 제조 방법에 있어서,
    제1면과 제2면을 갖는 다이 패드와 제1면 및 제2면을 갖는 바디 부분을 형성하기 위해 보강 스트립을 스탬핑(stamping)하는- 상기 다이 패드의 상기 제1면은 상기 바디 부분의 상기 제2면으로부터 선정된 양만큼 오프셋되고, 상기 보강 스트립은 상기 다이 패드에 대해 동시에 배치된 내부 에지와, 상기 내부 에지를 상기 다이 패드에 접속하는 복수의 타이 스트랩을 더 포함함- 단계,
    제1면과 제2면을 갖는 기판을 상기 보강 스트립에 고정시키는- 상기 기판의 상기 제2면이 상기 바디 부분의 상기 제1면에 고정되고, 상기 기판은 윈도우와 각각이 제1단과 제2단을 갖고 있는 복수의 도전 소자를 구비함- 단계,
    상기 다이 패드의 상기 제1면에 다이를 고정시키는 단계, 및
    상기 다이, 상기 보강 스트립의 적어도 일부, 및 상기 기판의 적어도 일부를 플라스틱 몰딩 재료로 포위하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  10. 제9항에 있어서,
    각각이 대응하는 도전 소자의 상기 제1단에 결합되는 복수의 와이어를 사용하여 상기 도전 소자들의 상기 제1단을 상기 다이에 접속하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  11. 제9항에 있어서,
    상기 기판을 상기 바디 부분에 고정시키는 단계는 상기 기판의 상기 제2면을 상기 바디 부분의 상기 제1면에 적층시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  12. 제9항에 있어서,
    상기 포위 단계에 앞서 상기 기판의 상기 제1면에 솔더 마스크를 입히는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  13. 제9항에 있어서,
    상기 포위 단계는 상기 보강 스트립의 적어도 일부, 상기 기판의 적어도 일부, 및 상기 다이의 적어도 일부를 몰드의 공동내로 삽입하는 단계, 및
    상기 공동을 실질적으로 충전시키기 위해 상기 플라스틱 몰딩 재료를 상기 몰드내로 전이시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  14. 제9항에 있어서,
    각각이 대응하는 도전 소자의 상기 제2단에 고정되는 복수의 도전볼을 상기 기판의 도전 소자에 고정시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  15. 제9항에 있어서,
    상기 다이 패드의 상기 제2면의 적어도 일부가 상기 포위 단계 이후 상기 대기에 노출 유지됨을 특징으로 하는 반도체 패키지 제조 방법.
  16. 제9항에 있어서,
    상기 스탬핑 단계는 일체의 금속 조각으로 상기 다이 패드, 바디 부분, 및 타이 스트랩을 스탬핑하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  17. 제9항에 있어서,
    상기 보강 스트립을 스탬핑하는 단계는 상기 다이 패드의 외부 에지로부터 돌출하는 적어도 하나의 플랜지를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  18. 반도체 패키지에 있어서,
    제1면과 제2면을 갖는 다이 패드와, 제1면과 제2면을 갖는 바디 부분을 포함하되, 상기 다이 패드의 상기 제1면이 상기 바디 부분의 상기 제2면으로부터 선정된 양만큼 오프셋되고, 상기 다이 패드에 대하여 동시에 배치된 내부 에지와, 상기 내부 에지를 상기 다이 패드에 접속하는 복수의 타이 스트랩을 더 포함하는 보강 스트립,
    상기 다이 패드의 상기 제1면에 고정되는 다이,
    상기 제1면과 제2면을 갖고 있고 이 제2면은 상기 바디 부분의 상기 제1면에 적층되며, 윈도우와 각각이 제1단과 제2단을 갖고 있는 복수의 도전 소자를 더 포함하는 기판, 및
    각각이 상기 기판의 대응하는 도전 소자의 제1단 및 상기 다이에 결합되는 복수의 와이어,
    볼 그리드 어레이를 형성하기 위해 각각이 대응하는 도전 소자의 상기 제2단에 고정되는 복수의 도전볼들, 및
    상기 다이, 상기 보강 스트립의 적어도 일부, 및 상기 기판의 적어도 일부를 포위하는 플라스틱 몰딩 재료를 포함하는 것을 특징으로 하는 반도체 패키지.
  19. 제18항에 있어서,
    상기 다이 패드는 상기 플라스틱 몰딩 재료에 대해 상기 다이 패드를 안정시키기 위해 상기 다이 패드의 외부 에지로부터 상기 플라스틱 몰딩 재료내로 돌출하는 적어도 하나의 플랜지를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  20. 제18항에 있어서,
    상기 다이 패드의 상기 제2면의 적어도 일부가 상기 대기에 노출되는 것을 특징으로 하는 반도체 패키지.
KR1019980001757A 1997-01-21 1998-01-21 오프셋 다이 패드를 갖는 반도체 패키지 및 그 제조 방법 KR19980070675A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3763897P 1997-01-21 1997-01-21
US60/037,638 1997-01-21

Publications (1)

Publication Number Publication Date
KR19980070675A true KR19980070675A (ko) 1998-10-26

Family

ID=21895443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001757A KR19980070675A (ko) 1997-01-21 1998-01-21 오프셋 다이 패드를 갖는 반도체 패키지 및 그 제조 방법

Country Status (6)

Country Link
US (1) US6111315A (ko)
EP (1) EP0854513A3 (ko)
JP (1) JPH10256455A (ko)
KR (1) KR19980070675A (ko)
SG (1) SG91798A1 (ko)
TW (1) TW370697B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
US6773965B2 (en) 1999-05-25 2004-08-10 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US6268650B1 (en) * 1999-05-25 2001-07-31 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US6544812B1 (en) * 2000-11-06 2003-04-08 St Assembly Test Service Ltd. Single unit automated assembly of flex enhanced ball grid array packages
US6509635B1 (en) 2000-11-28 2003-01-21 National Semiconductor Corporation Integrated circuit package having offset die
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196992A (en) * 1989-08-25 1993-03-23 Kabushiki Kaisha Toshiba Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
JPH04129253A (ja) * 1990-09-20 1992-04-30 Mitsubishi Electric Corp 半導体パッケージ
JPH0547979A (ja) * 1991-08-21 1993-02-26 Nec Corp 樹脂封止型半導体装置
JP3226628B2 (ja) * 1992-10-15 2001-11-05 三菱電機株式会社 テープキャリア、それを用いた半導体装置及びその製造方法
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH0786458A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP3226244B2 (ja) * 1993-12-03 2001-11-05 株式会社東芝 樹脂封止型半導体装置
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
US5586010A (en) * 1995-03-13 1996-12-17 Texas Instruments Incorporated Low stress ball grid array package

Also Published As

Publication number Publication date
JPH10256455A (ja) 1998-09-25
EP0854513A2 (en) 1998-07-22
US6111315A (en) 2000-08-29
TW370697B (en) 1999-09-21
SG91798A1 (en) 2002-10-15
EP0854513A3 (en) 2000-04-05

Similar Documents

Publication Publication Date Title
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
JP3793628B2 (ja) 樹脂封止型半導体装置
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
US6479888B1 (en) Semiconductor device and a method of manufacturing the same
KR100262180B1 (ko) 수지밀봉형반도체장치및그의제조방법
US5652461A (en) Semiconductor device with a convex heat sink
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US20030062541A1 (en) High-frequency chip packages
CA2039417C (en) Molded hybrid ic package and lead frame therefore
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
US20100193922A1 (en) Semiconductor chip package
US6573119B1 (en) Semiconductor device and method of manufacture thereof
US6259154B1 (en) Semiconductor device and method of manufacturing the same
US5395800A (en) Method for assembling semiconductor devices with lead frame containing common lead arrangement
JP2002217514A (ja) マルチチップ半導体装置
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
CN114649271A (zh) 半导体封装件及形成半导体封装件的方法
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
KR19980070675A (ko) 오프셋 다이 패드를 갖는 반도체 패키지 및 그 제조 방법
US20200098670A1 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JPH0661372A (ja) ハイブリッドｉｃ
JP3039248B2 (ja) 表面実装の集積回路電源のリード・フレームの組立
JPH09312372A (ja) 半導体装置の製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application