JPH10256455A - ダイ・パッドをオフセットさせた半導体パッケージ及びその製造方法 - Google Patents

ダイ・パッドをオフセットさせた半導体パッケージ及びその製造方法

Info

Publication number
JPH10256455A
JPH10256455A JP10009191A JP919198A JPH10256455A JP H10256455 A JPH10256455 A JP H10256455A JP 10009191 A JP10009191 A JP 10009191A JP 919198 A JP919198 A JP 919198A JP H10256455 A JPH10256455 A JP H10256455A
Authority
JP
Japan
Prior art keywords
die
substrate
die pad
semiconductor package
stiffener strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10009191A
Other languages
English (en)
Inventor
Nozar Hassantadeh
ハッサンザデー ノーザー
Hall E Jarman
イー ジャーマン ホール
William P Stearns
ピー スターンズ ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10256455A publication Critical patent/JPH10256455A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49531Additional leads the additional leads being a wiring board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 オフセットさせたダイ・パッドを有する半導
体パッケージと、その製造方法を提供する。 【解決手段】 半導体パッケージは、ダイ・パッド18
及びボディ部分12を有するスティフナ・ストリップ1
0を含む。ダイ・パッドの第1の表面は、ボディ部分1
2の第2の表面から所定の量だけオフセットしている。
スティフナ・ストリップ10は、ダイ・パッド18の周
囲に同心状に位置する内縁27と、この内縁をダイ・パ
ッド18に接続するタイ・ストラップ16とを含む。ダ
イは、ダイ・パッドの第1の表面に取付けられる。サブ
ストレートは第1の表面及び第2の表面を有し、この第
2の表面はボディ部分12の第1の表面に取付けられ
る。サブストレートは、ウィンドウ及び導電性要素を含
む。プラスチック成形材料が、ダイ、スティフナ・スト
リップ10の少なくとも一部分、及びサブストレートの
少なくとも一部分を包み込む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般的には半導体
デバイスのパッケージングの分野に関し、詳しく述べれ
ばダイ・パッド( die pad ) がオフセットされている半
導体パッケージ、及びその製造方法に関する。
【0002】
【従来の技術】多くのエレクトロニックデバイスは、チ
ップ、ダイ、またはダイを回路基板に接続するボール・
グリッド・アレイ・パッケージを使用して電気的に相互
接続されている他の成分を含んでいる。液体カプセル封
じのようなボール・グリッド・アレイ・パッケージに典
型的に使用される技術より複雑ではなく、効率的で、生
産性が高く、そして高価でないプラスチックトランスフ
ァ成形のような普通の技術を使用して、ボール・グリッ
ド・アレイ・パッケージを有する半導体デバイスを製造
することが望ましいことが多い。更に、パッケージされ
た半導体デバイスのダイから熱を取り除くための熱伝導
度を増加させ、電気的及び熱的性能を改善することも望
ましい。例えば、適切な熱除去メカニズムが存在しなけ
れば、動作中に、典型的なダイ内及びダイの回りの温度
が望ましくない程度まで上昇してデバイスの性能を低下
させるか、デバイスを故障させることにもなりかねな
い。
【0003】付加的な処理要求を満足させるために半導
体デバイスが益々複雑になってくるにつれて、電気的性
能に及ぼす有害な温度効果を減少乃至は排除しながら、
同時に、複雑さを減少させ、効率を向上させ、生産性を
増加させ、そしてパッケージングプロセスの費用を減少
させることが益々重要になってくる。熱をダイから取り
除くために熱を伝導させる公知の技術は、ダイを外部ヒ
ートシンクに熱的に接続し、デバイスの動作中に熱をダ
イから取り除いてヒートシンクに伝えることを含む。し
かしながら、これらの技術は、デバイスの残余の部分と
電気的回路及びダイとを接続するための関連ワイヤが邪
魔になって、望ましい熱的な接続をするための余地が充
分に得られないので不十分であることが多い。その結
果、性能が損なわれ得る。更に、この回路を作るボール
・グリッド・アレイのサブストレート(製造費がかなり
高価格になることが多い)は、電気接続を必要とする領
域だけに制限されないことがあり得る。更に、ボール・
グリッド・アレイを有する半導体パッケージのために使
用される普通の製造プロセスは、比較的複雑で、非効率
的で、それ程生産性が高くなく、そしてより高価な、液
体カプセル封じのような技術を含むことが多い。
【0004】
【発明の概要】本発明は、半導体パッケージに関連する
欠陥及び問題の解消を意図し、半導体パッケージの製造
方法に関する。本発明の一実施例によれば、半導体パッ
ケージは、ダイ・パッド及びボディ部分を有するスティ
フナ・ストリップ( stiffener strip ) を含んでいる。
ダイ・パッドの第1の表面は、ボディ部分の第2の表面
から所定量だけオフセットされている。スティフナ・ス
トリップは、ダイ・パッドの周囲に同心状に位置する内
縁と、この内縁をダイ・パッドに接続するタイ・ストラ
ップ( tie strap ) とを有している。ダイはダイ・パッ
ドの第1の表面に取付けられる。サブストレートは第1
の表面及び第2の表面を有し、第2の表面はボディ部分
の第1の表面に取付けられる。サブストレートは、1つ
のウィンドウ及び複数の導電性要素をも含んでいる。プ
ラスチック成形材料が、ダイ、スティフナ・ストリップ
の少なくとも一部分、及びサブストレートの少なくとも
一部分を包み込む。
【0005】本発明の半導体パッケージ及び方法は、幾
つかの重要な技術的な前進を提供する。オフセットされ
たダイ・パッド、ボディ部分、及びタイ・ストラップを
有する半導体パッケージは、従来のパッケージよりも効
果的に、ダイ・パッドに結合されるチップ、ダイ、また
は他の成分から熱を伝えるように共働して当該半導体デ
バイスの電気的及び熱的性能を改善する。サブストレー
トは、ダイをエレクトロニックデバイスの他の成分に電
気的に接続する回路を含み、それによって、ダイを取り
囲むより多くの領域をタイ・ストラップに割当て、ダイ
から取り除く熱を増加させることを可能にする。更に、
サブストレートの空間的な広がりを、電気的な接続を必
要とするパッケージの領域のみに制限することができ、
それによって製造費及び材料費を減少させることができ
る。
【0006】本発明の別の重要な技術的な前進は、液体
カプセル封じのような、ボール・グリッド・アレイと共
に使用する代替技術よりも複雑でなく、より効率的で、
それ程高価でなく、そして生産性が高い普通のプラスチ
ックトランスファ成形プロセスを使用して製造される半
導体パッケージの提供を含む。スティフナのスタンピン
グ、サブストレート及びダイのスティフナ・ストリップ
への取付け、ワイヤを有するサブストレートへのダイの
電気的接続、及び得られた構造のプラスチック成形材料
による包み込みは、現存技術、ツール、及び設備と両立
可能であり、本発明は最低の費用で実施できる。ダイ・
パッドの一部分は、グラウンドプレーンとして使用する
ために、または外部ヒートシンクを支持するために、環
境に露出させたままとすることができる。より特定の実
施例では、ダイ・パッドの外縁からプラスチック成形材
料内へフランジが突き出ており、半導体パッケージの安
定性を改善している。本発明の半導体パッケージは、益
々厳格になる要求を満足させながら、プラスチック成形
のような普通の製造プロセスを支持し、改善された熱的
及び電気的性能を提供する。
【0007】本発明をより完全に理解するために、及び
本発明のさらなる特色及び長所を理解するために、以下
に添付図面を参照して特定の実施例を説明する。
【0008】
【実施例】図1及び2に示すスティフナ・ストリップ1
0は、ダイ・パッド18及びダイ・パッド18の周囲に
同心状に形成されているボディ部分12を有している。
ボディ部分12は表裏をなしている第1の表面2及び第
2の表面3を含み、ダイ・パッド18は表裏をなしてい
る第1の表面4及び第2の表面5を含んでいる。タイ・
ストラップ16が、ダイ・パッド18の外縁26からボ
ディ部分12の内縁27まで伸びていて、ダイ・パッド
18とボディ部分12との間に1つまたはそれ以上の開
口14を限定している。一実施例では、ボディ部分1
2、タイ・ストラップ16、及びダイ・パッド18は、
ニッケルめっきした銅合金ストリップのような一体の金
属片からスタンプまたはエッチングされる。図2に示す
ように、ダイ・パッド18の第1の表面4は、ボディ部
分12の第2の表面3から所定の量9だけオフセットさ
れており、本発明の重要な技術的前進を提供している。
図のタイ・ストラップ16は、ある程度の限定された角
度でダイ・パッド18に結合されるように示されている
が、タイ・ストラップ16、ボディ部分12、及びダイ
・パッド18の間の結合は、実質的に丸めることも、あ
る半径で曲げることも、または他の何等かの適切な形態
を有することもできる。
【0009】スティフナ・ストリップ10を縦方向に
(矢印6の方向に)延長して、4つ、6つ、または他の
任意の数のオフセットされたダイ・パッド18を含むよ
うにすることができる。スティフナ・ストリップ10を
矢印6とは直角に延長して、任意の数のオフセットされ
たダイ・パッド18を任意の配列で含むようにすること
もできる。複数のオフセットされたダイ・パッド18
を、スティフナ・ストリップ10内に順次に、または同
時にスタンプすることができ、対応する開口14はステ
ィフナ・ストリップ10内に順次に、または同時に、パ
ンチ、エッチング、または切断してダイ・パッド18及
びタイ・ストラップ16を限定することができる。ダイ
・パッド18をオフセットさせるスタンピング力は、ス
ティフナ・ストリップ10内に開口14が作られる前
に、その間に、またはその後にスティフナ・ストリップ
10に印加することができる。
【0010】図3を参照する。スティフナ・ストリップ
10は、ダイ・パッドの外縁26から、ボディ部分12
の内縁27から、またはタイ・ストラップ16の縁から
の何れかの組合わせで突き出ているフランジ36を含む
ことができる。一実施例においては、フランジ36はダ
イ・パッド18と一体である。図6及び7を参照して後
述するようにフランジ36は曲げ、または他の機構を含
み、フランジ36をプラスチック成形材料に植え込む
か、またはその他によって、スティフナ・ストリップ1
0及び当該半導体デバイスを安定させることを可能にす
る。ダイ・パッド18、タイ・ストラップ16、及びボ
ディ部分12は共働して、ダイ・パッド18に取付けら
れているダイ、及び全体としては半導体パッケージから
熱を取り除き、電気的及び熱的性能を改善する。
【0011】図4は、サブストレート20と一体に、ま
たはサブストレート20から分離している導電性要素2
4を支持するのに適するラミネート、フィルムをベース
とする、堅固な、または他の誘電性材料の1つまたはそ
れ以上の層から製造されているサブストレート20を示
している。各導電性要素24は、第1の端8及び第2の
端50を有している。関連半導体パッケージの製造中
に、半田または他の導電性ボールを導電性要素24の第
2の端50に取付け、ボール・グリッド・アレイを形成
させる。図4の配列は例示に過ぎず、ダイのための電気
回路を得るためには導電性要素24はどのような数であ
ることも、またどのような配列であることもできる。サ
ブストレート20及び導電性要素24の若干の部分は、
全体を、または部分的に、半田マスクまたは他の保護被
膜で覆うことができる。
【0012】サブストレート20は、表裏をなしている
第1の表面17及び第2の表面19を有している。サブ
ストレート20の内縁23を限定しているウィンドウ2
2は、サブストレート20をスティフナ・ストリップ1
0に積層した時にこれらの内縁23が、ボディ部分12
の内縁27と同延に整列できるように、切断、パンチ、
エッチング、その他によって形成することができる。サ
ブストレート20を矢印7の方向に実質的に連続させ、
複数のウィンドウ22をサブストレート20の長さに沿
って周期的に形成することができる。代替実施例では、
サブストレート20は単一のウィンドウ22を有し、サ
ブストレートの外縁21が、サブストレート20の矢印
7の方向の全広がりを限定することもできる。サブスト
レート20を矢印7に直角な方向に延長させ、ウィンド
ウ22のアレイを含むこともできる。サブストレート2
0及びウィンドウ22は、スティフナ・ストリップ10
に積層し、それと同延に整列させるのに適するどのよう
な数、及びどのような形態であることもできる。フリッ
プ・チップ・ボンディングの場合、ウィンドウ22は設
けないことができ、またサブストレート20はオフセッ
トされたダイ・パッド18と実質的に連続して背中合わ
せにすることができ、半導体パッケージのスティフナ・
ストリップ10、サブストレート20、ダイ、及び他の
適当な成分の適切な部分を、プラスチック成形材料によ
って包み込むことができるようにする適当な開口を設け
る。この状況では、若干の、または全ての導電性要素2
4はオフセットされたダイ・パッド18と背中合わせに
されたサブストレート20内に伸ばすことができる。
【0013】一実施例では、サブストレート20及びス
ティフナ・ストリップ10は、各構造が呈する異なる努
力目標及び要求に合わせた普通の処理技術に従って、別
々に形成される。その結果、スティフナ・ストリップ1
0及びサブストレート20のような構造の大量生産にお
いて会得した経験を、他方に関連する制約で複雑化させ
ることなく何れの技術をも別々に生かすことができる。
これにより、複数のスティフナ・ストリップ10及びサ
ブストレート20を、個々のユニットとして、または実
質的に連続したストリプとして別々に生産することが可
能になり、互いに効率的に取付けることができる。更
に、スティフナ・ストリップ10及びサブストレート2
0は、既存ツール及び他の設備を大規模に改造すること
なく生産することができる。その結果、本発明の半導体
パッケージは、ボール・グリッド・アレイと共に使用さ
れる他の技術程複雑ではなく、生産性が高く、より効率
的で、そしてそれ程高価ではないにも拘わらず、上述し
たように改善された電気的及び熱的性能を提供するプロ
セスを使用して製造される。
【0014】図5を参照する。サブストレート20の第
2の表面19は、タイ・ストラップ16及びダイ・パッ
ド18がウィンドウ22を通して見ることができるよう
に、ボディ部分12の第1の表面2に積層される。サブ
ストレート20をスティフナ・ストリップ10に積層す
る前に、接着層25をスティフナ・ストリップ10、サ
ブストレート20、またはスティフナ・ストリップ10
及びサブストレート20の両方に付着させることができ
る。接着層25は熱、または圧力と協力してサブストレ
ート20をスティフナ・ストリップ10に取付けること
ができる。一実施例では、スティフナ・ストリップ1
0、サブストレート20、及び接着層25は、複数の半
導体パッケージを大量生産できるように、複数のオフセ
ットされたダイ・パッド18を組み込んだ延長されたス
トリップとして一緒に形成し、取付けることができる。
複数のサブストレート20は、複数のオフセットされた
ダイ・パッド18を有する延長されたスティフナ・スト
リップ10に順次に、または同時に積層することができ
る。複数のウィンドウ22及び対応する導電性要素24
を有する延長されたサブストレート20を、個々のステ
ィフナ・ストリップ10に順次に、または同時に積層す
ることができる。他の配列も適当であることができる。
【0015】スティフナ・ストリップ10を含む半導体
パッケージの動作中に、オフセットされたダイ・パッド
18、タイ・ストラップ16、及びスティフナ・ストリ
ップ10のボディ部分12が共働し、オフセットされた
ダイ・パッド18の第1の表面4に取付けられているダ
イ(ダイと導電性要素24とにボンドされたワイヤを使
用して導電性要素24に電気的にも接続されている)か
ら熱を取り除く。一実施例では、ダイから転送される合
計熱は、タイ・ストラップ16の数、または合計面積が
増加するにつれて増加する。サブストレート20の導電
性要素24は、ダイを半導体パッケージの他の成分に電
気的に接続する回路を構成しているから、従来の半導体
パッケージにおいてはダイを取り囲むことが多い普通の
リードの必要性を減少乃至は排除する。その結果、ダイ
を取り囲む領域の大部分をタイ・ストラップ16に割当
てることができ、ダイから熱を取り除く伝導率が相応に
増加し、デバイスの性能が改善される。
【0016】図6は、トランスファ成形用金型34内の
ダイ28、スティフナ・ストリップ10の少なくとも一
部分、及びサブストレート20の少なくとも一部分をプ
ラスチック材料で包み込む例示配列を示している。金型
34は、スティフナ・ストリップ10及びサブストレー
ト20を両側から閉じるように構成されている。図6に
示すように、ダイ28はオフセットされたダイ・パッド
18に取付けられ、ワイヤ30は導電性要素24及びダ
イ28にボンドされてダイ28と導電性要素24とを電
気的に接続してから、得られた組立体を反転させる(こ
の反転は、必ずしも必要ではない)。図6に示す配列を
使用する場合には、ボール・グリッド・アレイ・パッケ
ージのためのプラスチックトランスファ成形技術を使用
して、本質的に完全ボール・グリッド・アレイを含む半
導体パッケージを包み込む。ダイ28のトップは、サブ
ストレート20の第1の表面17の下、上、またはそれ
と一致させることができる。
【0017】もしワイヤボンディングの代わりに、また
はそれと組合わせて、タブ・ボンディングを使用するの
であれば、タブは、ダイ28にボンディングするために
サブストレート20からウィンドウ22内に伸びていよ
う。代替として、もしフリップ・チップ・ボンディング
を使用するのであれば、ダイ28は、ダイ28及びオフ
セットされたダイ・パッド18が背中合わせに配置され
ているサブストレートの部分内に伸ばすことができる。
ワイヤ30を図示してあるが、本発明は、ワイヤ、タ
ブ、フリップ・チップ・ボンディングのための接続、そ
の他のサブストレート20とダイ28との間の適当な電
気的接続をも含むことを意図している。図6に示す反転
させた配列では、プラスチックトランスファ成形の前
に、成形中に、または成形が完了した後に、オフセット
されたダイ・パッド18に外部ヒートシンクを取付ける
ことが容易になる。
【0018】金型34を動作させる場合、プラスチック
成形材料または他の適当な熱硬化性材料を空洞32内に
注いで空洞32を全体的に、または部分的に充填させ、
ダイ28、スティフナ・ストリップ10の少なくとも一
部分、及びサブストレート20の少なくとも一部分を包
み込む。金型34は、半導体パッケージを金型34から
外した後に、ダイ・パッド18の第2の表面5の少なく
とも一部分を環境に露出させるような形態であることが
できる。上述したように、露出した第2の表面5は、グ
ラウンドプレーンにするか、または第2の表面5に取付
けられる外部ヒートシンクのための支持具にすることが
できる。次いで、半導体パッケージを金型34から外
し、使用のために配置するか、または以下に説明するよ
うにさらなる処理を行う。このようなボール・グリッド
・アレイを含む半導体パッケージを製造する能力によ
り、液体カプセル封じのようなボール・グリッド・アレ
イ・パッケージングに典型的に使用される技術を完全
に、または部分的に置換することができる。
【0019】半導体パッケージの動作中、ダイ28の熱
伝導度及び冷却が増加して電気的及び熱的性能を改善す
る。フランジ36は、半導体デバイスをプラスチック成
形材料で包み込んだ後に、スティフナ・ストリップ10
のアンカーとなったり、またはそれ以外に安定させるの
を援助する。タイ・ストラップ16は、ダイ28及びオ
フセットされたダイ・パッド18から熱を取り除いてス
ティフナ・ストリップ10のボディ部分12へ伝える。
オフセットされたダイ・パッド18及びサブストレート
20が共働し、従来技術のパッケージでは必要とされる
ことが多い導電性リードの必要性を減少乃至は排除し、
タイ・ストラップ16の合計熱伝導面積を増加させるこ
とを可能にする。オフセットされたダイ・パッド18、
タイ・ストラップ16、及びフランジ36によって提供
される長所は、半導体パッケージの電気的、熱的、及び
構造的性能を改善するために、どのように組合わせるこ
とも可能である。
【0020】図7は、金型34から外され、同一のステ
ィフナ・ストリップ10から製造された1つまたはそれ
以上の他の半導体パッケージ64から分離した後の、半
導体パッケージ64を示している。導電性ボール60が
導電性要素24の第2の端50に取付けられて完全なボ
ール・グリッド・アレイ・パッケージを形成している。
典型的には、半導体パッケージ64が他の半導体パッケ
ージ64から分離された後に、導電性ボール60がサブ
ストレート20に取付けられる。導電性ボール60は球
形に図示されているが、導電性ボール60はどのような
ジオメトリを有していることもできる。導電性ボール6
0は導電性要素24の配列に対応して、どのような数で
あることも、どのような配列であることもでき、図7の
配列は単なる例示に過ぎない。図7に示してある切欠き
62は、プラスチック成形材料33内に包み込まれてい
るタイ・ッストラップ16及びダイ28の配列を示すた
めのものである。図8は、金型34から外した後の半導
体パッケージ64を更に示している。ダイ・パッド18
の第2の表面5は環境に露出されており、グラウンドプ
レーンとして、または外部ヒートシンクを支持するため
に使用することができる。
【0021】図9は半導体パッケージ64の製造方法の
流れ図である。本方法はステップ100から開始され
る。ステップ100においては、図1乃至3を参照して
前述したように、スティフナ・ストリップ10をスタン
プ、またはエッチングして、1つまたはそれ以上のオフ
セットされたダイ・パッド18及び対応するタイ・スト
ラップ16を形成する。ステップ102においては、サ
ブストレート20の内縁23がスティフナ・ストリップ
10の内縁27と同延に整列できるように、サブストレ
ート20をスティフナ・ストリップ10に対して整列さ
せる。ステップ102においては、もしスティフナ・ス
トリップ10が複数のオフセットされたダイ・パッド1
8を有していれば、1つより多くのサブストレート20
をスティフナ・ストリップ10に整列させることができ
る。ステップ104においては、接着層25を直接、ま
たは熱及び圧力と組合わせて使用して、サブストレート
20をスティフナ・ストリップ10に積層その他で取付
ける。スティフナ・ストリップ10、サブストレート2
0、及び接着層25は、複数のパッケージ64を効率的
に、そして高生産性をもって生産できるように、実質的
に連続ストリップとして互いに積層することができる。
複数のオフセットされたダイ・パッド18を有するステ
ィフナ・ストリップ10は、複数のウィンドウ22を有
するサブストレート20に実質的に直角に、または半導
体パッケージ64を大量生産するのに適する他の何等か
の技法で前進させることができる。
【0022】ステップ106においては、硬化可能なエ
ポキシその他を使用して、オフセットされたダイ・パッ
ド18の第1の表面4にダイ28を取付ける。一実施例
においては、ステップ108においてワイヤ30をダイ
28及び導電性要素24の第1の端8にボンドしている
が、ステップ106及び108は入替えても差し支えな
い。ダイ28及び導電性要素24を相互接続するため
に、タブ・ボンディング、フリップ・チップ・ボンディ
ング、または他のボンディング技術も使用することがで
きる。ステップ110においては、得られた組立体を金
型34内に挿入する。一実施例では、金型34を閉じる
時に、ダイ・パッド18の第2の表面5の少なくとも一
部分を金型34の内面に接触させて、半導体パッケージ
64をプラスチック成形材料33によって包み込んだ後
に第2の表面5を露出させ続けることを可能にしてい
る。上述したように、露出した第2の表面5は、グラウ
ンドプレーンとして、または外部ヒートシンクを支持す
るために使用できる。
【0023】ステップ112においては、プラスチック
成形材料33を金型34の空洞32内に射出または注ぎ
込み、ダイ28、スティフナ・ストリップ10の少なく
とも一部分、及びサブストレート20の少なくとも一部
分を包み込ませる。フランジ36をプラスチック成形材
料33で取り囲み、半導体パッケージ64をプラスチッ
ク成形材料33に対して植え込むか、または安定化させ
る。プラスチック成形材料33を硬化させてより恒久的
な形状にする前の、その間の、またはその後の任意の時
点に、ステップ114において、半導体パッケージ64
を金型34から外す。ステップ116において、導電性
ボール60を対応する導電性要素24の第2の端50に
取付ける。導電性ボール60を形成する半田その他の材
料を、サブストレート20の適切な領域上により良く分
布させるために、リフローを遂行することができる。も
し必要ならば、ステップ118において半導体パッケー
ジ64を他の半導体パッケージ64から分離し、本方法
は終了する。ステップ116及び118は入替えても差
し支えない。1つまたはそれ以上の付加的な処理ステッ
プを、上述したステップと置換または組合わせることが
できる。例えば、金型34内に挿入する前に、半田マス
クをサブストレート20に結合することができる。
【0024】以上の記載に関連して、以下の各項を開示
する。 1.半導体パッケージであって、第1の表面及び第2の
表面を有するダイ・パッド、第1の表面及び第2の表面
を有するボディ部分、上記ダイ・パッドの周囲に同心状
に位置する内縁、及び上記内縁を上記ダイ・パッドに接
続する複数のタイ・ストラップを含み、上記ダイ・パッ
ドの第1の表面が上記ボディ部分の第2の表面から所定
の量だけオフセットされているスティフナ・ストリップ
と、上記ダイ・パッドの第1の表面に取付けられるダイ
と、第1の表面、上記ボディ部分の第1の表面に取付け
られる第2の表面、ウィンドウ、各々が第1の端及び第
2の端を有する複数の導電性要素を含むサブストレート
と、上記ダイ、上記スティフナ・ストリップの少なくと
も一部分、及び上記サブストレートの少なくとも一部分
を包み込むプラスチック成形材料と、を備えていること
を特徴とする半導体パッケージ。 2.各々が、上記ダイと、上記サブストレートの対応す
る導電性要素の第1の端とにボンドされている複数のワ
イヤを更に備えている上記1に記載のパッケージ。 3.上記サブストレートの第2の表面は、上記ボディ部
分の第1の表面に積層される上記1に記載のパッケー
ジ。 4.上記ダイ・パッド、上記ボディ部分、及び上記タイ
・ストラップを、一体の金属片から形成する上記1に記
載のパッケージ。 5.上記ダイ・パッドは、上記ダイ・パッドの外縁から
上記プラスチック成形材料内に突き出ている少なくとも
1つのフランジを更に備え、上記フランジは上記ダイ・
パッドを上記プラスチック成形材料に対して安定させる
ようになっている上記1に記載のパッケージ。 6.上記ダイ・パッドの第2の表面の少なくとも一部分
は、環境に対して露出している上記1に記載のパッケー
ジ。 7.上記ボディ部分の第1の表面を、上記サブストレー
トの第2の表面に結合する接着層を更に備えている上記
1に記載のパッケージ。 8.各々が、対応する上記導電性要素の第2の端に取付
けられてボール・グリッド・アレイを形成する複数の導
電性ボールを更に備えている上記1に記載のパッケー
ジ。 9.半導体パッケージを製造する方法であって、第1の
表面及び第2の表面を有するダイ・パッド、第1の表面
及び第2の表面を有するボディ部分、上記ダイ・パッド
の周囲に同心状に位置する内縁、及び上記内縁を上記ダ
イ・パッドに接続する複数のタイ・ストラップを形成さ
せ、且つ上記ダイ・パッドの第1の表面を上記ボディ部
分の第2の表面から所定の量だけオフセットさせるよう
にスティフナ・ストリップをスタンピングするステップ
と、第1の表面、上記ボディ部分の第1の表面に取付け
られる第2の表面、ウィンドウ、及び各々が第1の端及
び第2の端を有する複数の導電性要素を含むサブストレ
ートを、上記スティフナ・ストリップに取付けるステッ
プと、上記ダイ・パッドの第1の表面にダイを取付ける
ステップと、上記ダイ、上記スティフナ・ストリップの
少なくとも一部分、及び上記サブストレートの少なくと
も一部分を、プラスチック成形材料で包み込むステップ
と、を備えていることを特徴とする方法。 10.各々が上記導電性要素の第1の端にボンドされて
いる複数のワイヤを使用して、上記導電性要素の第1の
端を上記ダイに接続するステップを更に備えている上記
9に記載の方法。 11.上記サブストレートを上記ボディ部分に取付ける
ステップは、上記サブストレートの第2の表面を、上記
ボディ部分の第1の表面に積層するステップからなる上
記9に記載の方法。 12.上記包み込みステップの前に、上記サブストレー
トの第1の表面に半田マスクを付着させるステップを更
に備えている上記9に記載の方法。 13.上記包み込みステップは、上記スティフナ・スト
リップの少なくとも一部分、上記サブストレートの少な
くとも一部分、及び上記ダイの少なくとも一部分を、金
型の空洞内に挿入するステップと、上記プラスチック成
形材料を上記金型内に注いで、上記空洞を実質的に充填
させるステップと、を備えている上記9に記載の方法。 14.上記サブストレートの導電性要素に複数の導電性
ボールを付着させ、対応する導電性要素の第2の端に付
着された上記各導電性ボールがボール・グリッド・アレ
イを形成するステップを更に備えている上記9に記載の
方法。 15.上記包み込みステップの後に、上記ダイ・パッド
の第2の表面の少なくとも一部分を、環境に露出し続け
させる上記9に記載の方法。 16.上記スタンピングステップは、上記ダイ・パッ
ド、上記ボディ部分、及び上記タイ・ストラップを、一
体の金属片からスタンプする上記9に記載の方法。 17.上記スティフナ・ストリップをスタンプするステ
ップは、上記ダイ・パッドの外縁から突き出ている少な
くとも1つのフランジを更に形成することを備えている
上記9に記載の方法。 18.半導体パッケージであって、第1の表面及び第2
の表面を有するダイ・パッド、第1の表面及び第2の表
面を有するボディ部分、上記ダイ・パッドの周囲に同心
状に位置する内縁、及び上記内縁を上記ダイ・パッドに
接続する複数のタイ・ストラップを含み、上記ダイ・パ
ッドの第1の表面が上記ボディ部分の第2の表面から所
定の量だけオフセットされているスティフナ・ストリッ
プと、上記ダイ・パッドの第1の表面に取付けられるダ
イと、第1の表面、上記ボディ部分の第1の表面に積層
されている第2の表面、ウィンドウ、及び各々が第1の
端及び第2の端を有する複数の導電性要素を含んでいる
サブストレートと、各々が、上記ダイと、上記サブスト
レートの対応する導電性要素の第1の端とにボンドされ
ている複数のワイヤと、各々が、対応する導電性要素の
第2の端に付着されていてボール・グリッド・アレイを
形成している複数の導電性ボールと、上記ダイ、上記ス
ティフナ・ストリップの少なくとも一部分、及び上記サ
ブストレートの少なくとも一部分を包み込むプラスチッ
ク成形材料と、を備えていることを特徴とする半導体パ
ッケージ。 19.上記ダイ・パッドは、上記ダイ・パッドの外縁か
ら上記プラスチック成形材料内に突き出ている少なくと
も1つのフランジを更に備え、上記フランジは上記ダイ
・パッドを上記プラスチック成形材料に対して安定させ
るようになっている上記18に記載のパッケージ。 20.上記ダイ・パッドの第2の表面の少なくとも一部
分は、環境に露出している上記18に記載のパッケー
ジ。 21.半導体パッケージは、ダイ・パッド(18)及び
ボディ部分(12)を有するスティフナ・ストリップ
(10)を含む。ダイ・パッド(18)の第1の表面
(4)は、ボディ部分(12)の第2の表面から所定の
量だけオフセットしている。スティフナ・ストリップ
(10)は、ダイ・パッド(18)の周囲に同心状に位
置する内縁(27)と、この内縁(27)をダイ・パッ
ド(18)に接続するタイ・ストラップ(16)とを含
む。ダイ(28)は、ダイ・パッド(18)の第1の表
面(4)に取付けられる。サブストレート(20)は第
1の表面(17)及び第2の表面(19)を有し、この
第2の表面(19)はボディ部分(12)の第1の表面
(2)に取付けられる。サブストレート(20)は、ウ
ィンドウ(22)及び導電性要素(24)を含む。プラ
スチック成形材料(33)が、ダイ(28)、スティフ
ナ・ストリップ(10)の少なくとも一部分、及びサブ
ストレート(20)の少なくとも一部分を包み込む。以
上に本発明を幾つかの実施例に関連して説明したが、当
業者ならば多くの変化、置換、変動、代替、変換、及び
変更が理解されるべきであり、本発明はこれらの変化、
置換、変動、代替、変換、及び変更を特許請求の範囲の
思想及び範囲内に入ることを意図するものである。
【図面の簡単な説明】
【図1】オフセットされたダイ・パッドを有するスティ
フナ・ストリップの平面図である。
【図2】図1のスティフナ・ストリップの断面図であ
る。
【図3】オフセットされたダイ・パッド及びフランジを
有するスティフナ・ストリップの断面図である。
【図4】導電性要素を有するサブストレートを示す平面
図である。
【図5】オフセットされたダイ・パッドを有するスティ
フナ・ストリップに取付けられたサブストレートを示す
斜視図である。
【図6】半導体デバイスをプラスチック成形材料で包み
込む配列を示す断面図である。
【図7】半導体パッケージを示す断面図である。
【図8】半導体パッケージを示す平面図である。
【図9】半導体パッケージを製造する方法の流れ図であ
る。
【符号の説明】
2 ボディ部分の第1の表面 3 ボディ部分の第2の表面 4 ダイ・パッドの第1の表面 5 ダイ・パッドの第2の表面 8 導電性要素の第1の端 9 オフセット量 10 スティフナ・ストリップ 12 ボディ部分 14 開口 16 タイ・ストラップ 17 サブストレートの第1の表面 18 ダイ・パッド 19 サブストレートの第2の表面 20 サブストレート 21 サブストレートの外縁 22 ウィンドウ 23 サブストレートの内縁 24 導電性要素 25 接着層 26 ダイ・パッドの外縁 27 ボディ部分の内縁 28 ダイ 30 ワイヤ 32 空洞 33 プラスチック成形材料 34 金型 36 フランジ 50 導電性要素の第2の端 60 導電性ボール 64 半導体パッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム ピー スターンズ アメリカ合衆国 テキサス州 75081 リ チャードソン フリントウッド ドライヴ 1517

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体パッケージであって、 第1の表面及び第2の表面を有するダイ・パッド、第1
    の表面及び第2の表面を有するボディ部分、上記ダイ・
    パッドの周囲に同心状に位置する内縁、及び上記内縁を
    上記ダイ・パッドに接続する複数のタイ・ストラップを
    含み、上記ダイ・パッドの第1の表面が上記ボディ部分
    の第2の表面から所定の量だけオフセットされているス
    ティフナ・ストリップと、 上記ダイ・パッドの第1の表面に取付けられるダイと、 第1の表面、上記ボディ部分の第1の表面に取付けられ
    る第2の表面、ウィンドウ、及び各々が第1の端及び第
    2の端を有する複数の導電性要素を含むサブストレート
    と、 上記ダイ、上記スティフナ・ストリップの少なくとも一
    部分、及び上記サブストレートの少なくとも一部分を包
    み込むプラスチック成形材料と、を備えていることを特
    徴とする半導体パッケージ。
  2. 【請求項2】 半導体パッケージを製造する方法であっ
    て、 第1の表面及び第2の表面を有するダイ・パッド、第1
    の表面及び第2の表面を有するボディ部分、上記ダイ・
    パッドの周囲に同心状に位置する内縁、及び上記内縁を
    上記ダイ・パッドに接続する複数のタイ・ストラップを
    形成させ、且つ上記ダイ・パッドの第1の表面を上記ボ
    ディ部分の第2の表面から所定の量だけオフセットさせ
    るようにスティフナ・ストリップをスタンピングするス
    テップと、 第1の表面、上記ボディ部分の第1の表面に取付けられ
    る第2の表面、ウィンドウ、及び各々が第1の端及び第
    2の端を有する複数の導電性要素を含むサブストレート
    を、上記スティフナ・ストリップに取付けるステップ
    と、 上記ダイ・パッドの第1の表面にダイを取付けるステッ
    プと、 上記ダイ、上記スティフナ・ストリップの少なくとも一
    部分、及び上記サブストレートの少なくとも一部分を、
    プラスチック成形材料で包み込むステップと、を備えて
    いることを特徴とする方法。
JP10009191A 1997-01-21 1998-01-21 ダイ・パッドをオフセットさせた半導体パッケージ及びその製造方法 Pending JPH10256455A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3763897P 1997-01-21 1997-01-21
US60/037638 1997-01-21

Publications (1)

Publication Number Publication Date
JPH10256455A true JPH10256455A (ja) 1998-09-25

Family

ID=21895443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10009191A Pending JPH10256455A (ja) 1997-01-21 1998-01-21 ダイ・パッドをオフセットさせた半導体パッケージ及びその製造方法

Country Status (6)

Country Link
US (1) US6111315A (ja)
EP (1) EP0854513A3 (ja)
JP (1) JPH10256455A (ja)
KR (1) KR19980070675A (ja)
SG (1) SG91798A1 (ja)
TW (1) TW370697B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372552B1 (en) * 1999-05-25 2002-04-16 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US6773965B2 (en) 1999-05-25 2004-08-10 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
US6544812B1 (en) * 2000-11-06 2003-04-08 St Assembly Test Service Ltd. Single unit automated assembly of flex enhanced ball grid array packages
US6509635B1 (en) 2000-11-28 2003-01-21 National Semiconductor Corporation Integrated circuit package having offset die
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196992A (en) * 1989-08-25 1993-03-23 Kabushiki Kaisha Toshiba Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
JPH04129253A (ja) * 1990-09-20 1992-04-30 Mitsubishi Electric Corp 半導体パッケージ
JPH0547979A (ja) * 1991-08-21 1993-02-26 Nec Corp 樹脂封止型半導体装置
JP3226628B2 (ja) * 1992-10-15 2001-11-05 三菱電機株式会社 テープキャリア、それを用いた半導体装置及びその製造方法
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH0786458A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP3226244B2 (ja) * 1993-12-03 2001-11-05 株式会社東芝 樹脂封止型半導体装置
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
US5586010A (en) * 1995-03-13 1996-12-17 Texas Instruments Incorporated Low stress ball grid array package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372552B1 (en) * 1999-05-25 2002-04-16 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US6773965B2 (en) 1999-05-25 2004-08-10 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US7091622B2 (en) 1999-05-25 2006-08-15 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making

Also Published As

Publication number Publication date
US6111315A (en) 2000-08-29
EP0854513A2 (en) 1998-07-22
TW370697B (en) 1999-09-21
KR19980070675A (ko) 1998-10-26
EP0854513A3 (en) 2000-04-05
SG91798A1 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US6856007B2 (en) High-frequency chip packages
JP2844316B2 (ja) 半導体装置およびその実装構造
JP2811170B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US5990545A (en) Chip scale ball grid array for integrated circuit package
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
JP3467454B2 (ja) 半導体装置の製造方法
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
JP4068336B2 (ja) 半導体装置
CN112530880A (zh) 半导体装置及半导体装置的制造方法
WO2009010716A1 (en) Semiconductor chip package with bent outer leads
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JPH10270626A (ja) 半導体装置およびその製造方法
JPH10256455A (ja) ダイ・パッドをオフセットさせた半導体パッケージ及びその製造方法
JPH10335577A (ja) 半導体装置及びその製造方法
JP2651427B2 (ja) 半導体装置の製造方法
US20040173903A1 (en) Thin type ball grid array package
JP2660732B2 (ja) 半導体装置
JPH09312372A (ja) 半導体装置の製造方法
US20240145354A1 (en) Semiconductor device and a method for manufacturing such semiconductor device
JP3599566B2 (ja) 半導体装置の製造方法
CN115346968A (zh) 高散热三维扇出封装结构及成型方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees