JPS6314475Y2 - - Google Patents
Info
- Publication number
- JPS6314475Y2 JPS6314475Y2 JP1982007094U JP709482U JPS6314475Y2 JP S6314475 Y2 JPS6314475 Y2 JP S6314475Y2 JP 1982007094 U JP1982007094 U JP 1982007094U JP 709482 U JP709482 U JP 709482U JP S6314475 Y2 JPS6314475 Y2 JP S6314475Y2
- Authority
- JP
- Japan
- Prior art keywords
- guide hole
- substrate
- resin
- conductor pattern
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
本考案は回路基板にあけられた集積回路（以下
ICという）実装のためのガイド穴の裏面を、樹
脂及び基板等で埋め、その上に回路が形成されて
いることを特徴とする高密度回路基板に関する。
ICという）実装のためのガイド穴の裏面を、樹
脂及び基板等で埋め、その上に回路が形成されて
いることを特徴とする高密度回路基板に関する。
従来のIC実装構造及び回路基板は第１図に示
す如く、IC１を回路基板２上の導体パターン３
に直接平面付けするタイプがある。この方式だ
と、小型多ピンICになるほど、ICリード４と導
体パターン３との位置合わせが困難になり、作業
性が悪く、実装した際、厚くなる。そこで第２図
に示すように、IC実装時に位置決めしやすいよ
うに基板にガイド穴６をさらつてあるタイプがあ
る。
す如く、IC１を回路基板２上の導体パターン３
に直接平面付けするタイプがある。この方式だ
と、小型多ピンICになるほど、ICリード４と導
体パターン３との位置合わせが困難になり、作業
性が悪く、実装した際、厚くなる。そこで第２図
に示すように、IC実装時に位置決めしやすいよ
うに基板にガイド穴６をさらつてあるタイプがあ
る。
しかし、基板に四角く穴をさらうのは製作が容
易でなく、工数がかかる。そこで、プレス等で基
板にICガイド穴を打ち抜けば、穴の製作に関し
ては容易である。しかしこの方法だと、第３図に
示すように両面配線基板の場合、IC実装面の裏
面のガイド穴部分７はデツドスペースとなる。本
考案はかかる欠点を除去したもので、その目的は
ICガイド穴裏面側のデツドスペースの活用にあ
る。
易でなく、工数がかかる。そこで、プレス等で基
板にICガイド穴を打ち抜けば、穴の製作に関し
ては容易である。しかしこの方法だと、第３図に
示すように両面配線基板の場合、IC実装面の裏
面のガイド穴部分７はデツドスペースとなる。本
考案はかかる欠点を除去したもので、その目的は
ICガイド穴裏面側のデツドスペースの活用にあ
る。
本考案の要旨は、両面に導体パターン３，３が
形成され上下に貫通したガイド穴７を有する基板
２と、ICリード４がガイド穴７周辺の表面側の
導体パターン３に接合され前記ガイド穴７内に部
分挿入されたパツケージIC１と、前記ガイド穴
７内に注入され前記パツケージIC１の裏面を覆
うとともに前記基板２の裏面とほぼ同一面に形成
された樹脂９と、前記樹脂９の裏面上に配設され
基板２の裏面側の導体パターン３に接続される導
体パターン１０と、前記導体パターン１０を覆う
レジスト１１とを有することを特徴とする高密度
回路基板構造である。
形成され上下に貫通したガイド穴７を有する基板
２と、ICリード４がガイド穴７周辺の表面側の
導体パターン３に接合され前記ガイド穴７内に部
分挿入されたパツケージIC１と、前記ガイド穴
７内に注入され前記パツケージIC１の裏面を覆
うとともに前記基板２の裏面とほぼ同一面に形成
された樹脂９と、前記樹脂９の裏面上に配設され
基板２の裏面側の導体パターン３に接続される導
体パターン１０と、前記導体パターン１０を覆う
レジスト１１とを有することを特徴とする高密度
回路基板構造である。
以下実施例に基づいて本考案を詳しく説明す
る。
る。
第４図において、２は基板、３は導体パター
ン、４はICリード、５はハンダ付け部、１はテ
ープキヤリアタイプのパツケージIC、８はポリ
イミドテープ、９はガイド穴７に注入された樹
脂、１０は樹脂９上に印刷された導体パターン、
１１は導体パターン１０を保護するためのレジス
ト、ＡはIC実装面、Ｂは裏面である。Ａ面側に
パツケージIC１を第４図の様に実装した後、裏
面側のガイド穴７に液状のエポキシ樹脂をデイス
ペンサー（定量噴出機）を用い充填する。この場
合、エポキシ樹脂の硬化時の収縮を考虜しわずか
に裏面側が凸面になるように十分に充填する。こ
の状態で回路基板２を恒温槽に入れ150℃で３時
間の硬化処理を施す。前記エポキシ樹脂が硬化す
ると、エポキシ樹脂がパツケージIC１の裏面を
覆うとともにその裏面が回路基板２の裏面とほぼ
同一面に形成される。次に、このエポキシ樹脂の
裏面に一部裏面側の導体パターン３と接触するよ
うに液状のカーボンペースト又は銀ペーストを通
常のスクリーン印刷法で第４図の導体パターン１
０の形に形成する。一般的には、カーボンペース
トを印刷し、特に低抵抗値を必要とする場合は銀
ペーストを印刷する。この印刷後、前述のように
恒温槽にて150℃、30分の焼成を施すと導体パタ
ーン１０が得られる。次に導体パターン１０の上
面に通常の液状のソルダーレジスト１１をスクリ
ーン印刷し、前述のように恒温槽で150℃、30分
の硬化処理によりレジスト１１を硬化させる。上
記レジストは紫外線硬化型ものを使用し紫外線を
照射して硬化させれば加熱の必要がなく導体パタ
ーン１０に対して熱による変化が少なくなりより
好ましいものとなる。
ン、４はICリード、５はハンダ付け部、１はテ
ープキヤリアタイプのパツケージIC、８はポリ
イミドテープ、９はガイド穴７に注入された樹
脂、１０は樹脂９上に印刷された導体パターン、
１１は導体パターン１０を保護するためのレジス
ト、ＡはIC実装面、Ｂは裏面である。Ａ面側に
パツケージIC１を第４図の様に実装した後、裏
面側のガイド穴７に液状のエポキシ樹脂をデイス
ペンサー（定量噴出機）を用い充填する。この場
合、エポキシ樹脂の硬化時の収縮を考虜しわずか
に裏面側が凸面になるように十分に充填する。こ
の状態で回路基板２を恒温槽に入れ150℃で３時
間の硬化処理を施す。前記エポキシ樹脂が硬化す
ると、エポキシ樹脂がパツケージIC１の裏面を
覆うとともにその裏面が回路基板２の裏面とほぼ
同一面に形成される。次に、このエポキシ樹脂の
裏面に一部裏面側の導体パターン３と接触するよ
うに液状のカーボンペースト又は銀ペーストを通
常のスクリーン印刷法で第４図の導体パターン１
０の形に形成する。一般的には、カーボンペース
トを印刷し、特に低抵抗値を必要とする場合は銀
ペーストを印刷する。この印刷後、前述のように
恒温槽にて150℃、30分の焼成を施すと導体パタ
ーン１０が得られる。次に導体パターン１０の上
面に通常の液状のソルダーレジスト１１をスクリ
ーン印刷し、前述のように恒温槽で150℃、30分
の硬化処理によりレジスト１１を硬化させる。上
記レジストは紫外線硬化型ものを使用し紫外線を
照射して硬化させれば加熱の必要がなく導体パタ
ーン１０に対して熱による変化が少なくなりより
好ましいものとなる。
以上のように本考案によれば、両面に導体パタ
ーン３，３が形成された基板２に貫通したガイド
穴７を設けこのガイド穴７にパツケージIC１が
部分挿入されるから、上記ガイド穴７が設けられ
ていない基板上にパツケージICを載置する場合
に比べ薄い実装体が得られる。又、ガイド穴７内
に樹脂９が注入されてパツケージIC１の裏面を
覆うのでパツケージIC１の耐湿性をより向上さ
せ、又樹脂９が接着剤の役割を有するのでパツケ
ージIC１を基板２に強固に接合できるものであ
る。しかも前記樹脂９の裏面に導体パターン３を
形成したので、基板２の貫通したガイド穴７の平
面スペースを無駄とせず有効利用できその分は高
密度実装が可能となる。この場合、樹脂９の裏面
が基板２の裏面とほぼ同一面となることから樹脂
裏面上の導体パターン３との接続箇所に大きな段
差が生ぜず断線などの欠陥もないものである。
ーン３，３が形成された基板２に貫通したガイド
穴７を設けこのガイド穴７にパツケージIC１が
部分挿入されるから、上記ガイド穴７が設けられ
ていない基板上にパツケージICを載置する場合
に比べ薄い実装体が得られる。又、ガイド穴７内
に樹脂９が注入されてパツケージIC１の裏面を
覆うのでパツケージIC１の耐湿性をより向上さ
せ、又樹脂９が接着剤の役割を有するのでパツケ
ージIC１を基板２に強固に接合できるものであ
る。しかも前記樹脂９の裏面に導体パターン３を
形成したので、基板２の貫通したガイド穴７の平
面スペースを無駄とせず有効利用できその分は高
密度実装が可能となる。この場合、樹脂９の裏面
が基板２の裏面とほぼ同一面となることから樹脂
裏面上の導体パターン３との接続箇所に大きな段
差が生ぜず断線などの欠陥もないものである。
以上の如く本考案は、両面に導体パターンが形
成された基板を用いその貫通穴を巧みに利用して
表面側と裏面側とにパツケージICと導体パター
ンを配設したので、高密度にして信頼性の高い実
装基板が得られたものである。
成された基板を用いその貫通穴を巧みに利用して
表面側と裏面側とにパツケージICと導体パター
ンを配設したので、高密度にして信頼性の高い実
装基板が得られたものである。
第１図，第２図，第３図は従来のIC実装構造
と、回路基板形状図、第４図は本考案の実施例の
構造図である。 １はパツケージIC、２は基板、３は導体パタ
ーン、４はICリード、５ははんだ付け部、６は
ICガイド用のさらい穴、７はICガイド用打ち抜
き穴、８はポリイミドテープ、９は樹脂、１０は
印刷された導体パターン、１１はレジストであ
る。
と、回路基板形状図、第４図は本考案の実施例の
構造図である。 １はパツケージIC、２は基板、３は導体パタ
ーン、４はICリード、５ははんだ付け部、６は
ICガイド用のさらい穴、７はICガイド用打ち抜
き穴、８はポリイミドテープ、９は樹脂、１０は
印刷された導体パターン、１１はレジストであ
る。
Claims (1)
- 両面に導体パターン３，３が形成され上下に貫
通したガイド穴７を有する基板２と、ICリード
４がガイド穴７周辺の表面側の導体パターン３に
接合され前記ガイド穴７内に部分挿入されたパツ
ケージIC１と、前記ガイド穴７内に注入され前
記パツケージIC１の裏面を覆うとともに前記基
板２の裏面とほぼ同一面に形成された樹脂９と、
前記樹脂９の裏面上に配設され基板２の裏面側の
導体パターン３に接続される導体パターン１０
と、前記導体パターン１０を覆うレジスト１１と
を有することを特徴とする高密度回路基板構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP709482U JPS58111967U (ja) | 1982-01-22 | 1982-01-22 | 高密度回路基板構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP709482U JPS58111967U (ja) | 1982-01-22 | 1982-01-22 | 高密度回路基板構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58111967U JPS58111967U (ja) | 1983-07-30 |
| JPS6314475Y2 true JPS6314475Y2 (ja) | 1988-04-22 |
Family
ID=30019858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP709482U Granted JPS58111967U (ja) | 1982-01-22 | 1982-01-22 | 高密度回路基板構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111967U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104568U (ja) * | 1980-12-18 | 1982-06-28 |
-
1982
- 1982-01-22 JP JP709482U patent/JPS58111967U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58111967U (ja) | 1983-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101015651B1 (ko) | 칩 내장 인쇄회로기판 및 그 제조방법 | |
| JPS6314475Y2 (ja) | ||
| JPH0220861Y2 (ja) | ||
| JPS5930555Y2 (ja) | プリント基板 | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH0747901Y2 (ja) | 印刷配線板 | |
| JPS6239089A (ja) | 回路基板 | |
| JPS5826544Y2 (ja) | フレキシブル印刷配線板 | |
| JP3174957B2 (ja) | 電子回路モジュール用基板、およびこれを用いた電子回路モジュール | |
| JP3269506B2 (ja) | 半導体装置 | |
| JPH0217501Y2 (ja) | ||
| JPS6057999A (ja) | 多層配線板 | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JPH0642364Y2 (ja) | 回路ブロツクの構造 | |
| JPH0648876Y2 (ja) | 半導体装置 | |
| JPH0735404Y2 (ja) | 半導体装置 | |
| JPS60227492A (ja) | 電子回路ブロツク | |
| JPS5920671U (ja) | プリント配線板 | |
| JPH03225992A (ja) | 面付け部品搭載プリント基板及びその製造方法 | |
| JPS5848496A (ja) | 小型電子回路部品構体 | |
| JPS5914394U (ja) | 混成集積回路基板 | |
| JPS5952485U (ja) | 半導体試験用基板 | |
| JPS58131654U (ja) | 厚膜電極構造 |