JP7267469B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7267469B2
JP7267469B2 JP2021575545A JP2021575545A JP7267469B2 JP 7267469 B2 JP7267469 B2 JP 7267469B2 JP 2021575545 A JP2021575545 A JP 2021575545A JP 2021575545 A JP2021575545 A JP 2021575545A JP 7267469 B2 JP7267469 B2 JP 7267469B2
Authority
JP
Japan
Prior art keywords
frame
frame portion
semiconductor device
state
connection surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021575545A
Other languages
English (en)
Other versions
JPWO2021157045A1 (ja
Inventor
拓也 白▲鶴▼
省二 斉藤
勝彦 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021157045A1 publication Critical patent/JPWO2021157045A1/ja
Application granted granted Critical
Publication of JP7267469B2 publication Critical patent/JP7267469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connecting Device With Holders (AREA)

Description

本開示は、半導体装置および半導体装置の製造方法に関するものである。
従来の半導体装置では、外部接続端子（フレームに相当）と導電パターンとの接続箇所に対する応力を低減するために、外部接続端子に干渉部を設けたものがある（例えば、特許文献１参照）。
また、自然状態では金属配線板（フレームに相当）の先端部が直角よりも下方に向けられており、先端部が弾性変形により導電パターンに押し付けられて、導通可能に接触する構造を備えた半導体装置がある（例えば、特許文献２参照）。
また、主端子（フレームに相当）の最先端部分が通常状態で導電パターンの上面よりも下方に位置するようにその寸法を設計し、組み立て時にはんだ付けする際、スプリングアクションが付与されるようにする。すなわち、導電パターンの上面と主端子の下端部とが圧接され、主端子の下端部が傾斜することなく全面で接触させる構造のものがある（例えば、特許文献３参照）。
特開２０１７－２２８６３０号公報 特開２００８－２２６９２０号公報 特開平１１－１７７０１７号公報
従来の半導体装置では、フレームと半導体素子または導電パターンとをはんだで接続する際、高温状態で接続するため、導電パターンを有する絶縁基板とベース板との熱膨張係数の差によりベース板に反りが発生し、フレームと半導体素子または導電パターンの接続面との間でクリアランスが発生し、フレームの接続性が確保できないという問題があった。
フレームの接続性を確保するために、高温時におけるベース板の反りを考慮しフレームの長さを長くしてフレームと接続面との間でクリアランスを小さくすることが考えられる。しかし、フレームの接続性を確保できたとしても、フレームの剛性が高いため、ケースに設けられたフレームの一端部によりケースが引っ張られることで、ベース板とケースとの嵌合不良が発生するという問題があった。
そこで、本開示は、半導体装置において、ベース板とケースとの嵌合不良を抑制し、かつ、フレームの接続性を確保することが可能な技術を提供することを目的とする。
本開示に係る半導体装置は、ベース板と、前記ベース板上に固定され、かつ、上面に導電パターンを有する絶縁基板と、前記導電パターン上に搭載された半導体素子と、前記ベース板に固定され、かつ、前記絶縁基板および前記半導体素子を囲繞するケースと、一端部が前記ケースに設けられ、他端部が前記導電パターンまたは前記半導体素子の接続面に接続されたフレームとを備え、前記フレームは、前記接続面と平行な方向に延在しかつ前記接続面に接続される第１フレーム部と、前記ケースと前記第１フレーム部とを接続する第２フレーム部とを備え、前記第１フレーム部は複数の分割部に分割され、前記第１フレーム部における複数の前記分割部のうちの１つの分割部は、先端部が前記接続面よりも下方に位置するように傾斜する第１の状態から前記接続面と平行な方向に延在する第２の状態に弾性変形可能な弾性部であり、残りの分割部は、前記接続面と平行な方向に延在し、前記弾性部は、前記第１の状態から前記第２の状態に弾性変形した状態で、前記接続面に接続されたものである。
本開示によれば、フレームの弾性部は第１の状態から第２の状態に弾性変形した状態で、接続面に接続されたため、高温時にベース板に反りが発生したとき、弾性部は自身の復元力により第２の状態から第１の状態に戻ろうとすることで、ベース板の反りに追従する。これにより、フレームの接続性を確保することができる。
さらに、第１フレーム部は複数の分割部に分割されたため、第１フレーム部の剛性が低下することから、フレームの一端部によりケースが引っ張られることを抑制できる。これにより、ベース板とケースとの嵌合不良を抑制できる。
この開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体装置の一例を示す断面図である。 実施の形態１に係る半導体装置の他の例を示す断面図である。 実施の形態１に係る半導体装置のさらに他の例を示す断面図である。 実施の形態１に係る半導体装置が備えるフレームの第１フレーム部およびその周辺部の側面図である。 実施の形態１に係る半導体装置が備えるフレームの第１フレーム部およびその周辺部の斜視図である。 実施の形態２に係る半導体装置が備えるフレームの第１フレーム部およびその周辺部の斜視図である。 実施の形態３に係る半導体装置が備えるケースおよびフレームの断面図である。 実施の形態４に係る半導体装置が備えるフレームの第１フレーム部およびその周辺部の斜視図である。 実施の形態４に係る半導体装置が備えるフレームの分割部およびスリットの正面図である。
＜実施の形態１＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置１の一例を示す断面図である。図２は、実施の形態１に係る半導体装置１の他の例を示す断面図である。図３は、実施の形態１に係る半導体装置１のさらに他の例を示す断面図である。
図１に示すように、半導体装置１は、ベース板１９、絶縁基板１６、半導体素子１２、ケース１８、およびフレーム２，３を備えている。
ベース板１９は、例えば銅などの金属により形成され、平面視にて矩形状に形成されている。絶縁基板１６は、例えばエポキシ樹脂により形成され、ベース板１９の上面にはんだ１７を介して固定されている。絶縁基板１６は、例えば銅により形成された導電パターン１５を上面に有している。
半導体素子１２は、導電パターン１５の上面にはんだ１３を介して搭載されている。ケース１８は、平面視にて矩形枠状に形成されており、ベース板１９における上面の周縁部に嵌合されている。また、ベース板１９は絶縁基板１６および半導体素子１２を囲繞している。ケース１８の内部には、例えば熱硬化性樹脂からなる封止樹脂（図示省略）が充填されており、封止樹脂はケース１８の内部を封止している。
フレーム２，３は、例えば銅の薄板により形成されている。フレーム２における一端部はケース１８の上部に設けられ、他端部ははんだ１４を介して導電パターン１５の上面を接続面として接続されている。フレーム３における一端部はケース１８の上部に設けられ、他端部ははんだ１１を介して半導体素子１２の電極を接続面として接続されている。
具体的には、フレーム２は、第１フレーム部２ｂ、および第２フレーム部２ａを備えている。第１フレーム部２ｂはフレーム２の他端部を含んでいる。第１フレーム部２ｂは、接続面である導電パターン１５の上面と平行な方向に延在し、当該接続面に接続されている。第２フレーム部２ａはフレーム２の一端部を含んでおり、ケース１８と第１フレーム部２ｂを接続している。また、第２フレーム部２ａは、図１において左右方向に延びる水平部分と、水平部分の他端部から下方に延びる鉛直部分とで断面視にてＬ字状に形成されている。
フレーム３は、第１フレーム部３ｂ、および第２フレーム部３ａを備えている。第１フレーム部３ｂはフレーム３の他端部を含んでいる。第１フレーム部３ｂは、接続面である半導体素子１２の電極と平行な方向に延在し、当該接続面に接続されている。第２フレーム部３ａはフレーム３の一端部を含んでおり、ケース１８と第１フレーム部３ｂを接続している。また、第２フレーム部３ａは、図１において左右方向に延びる水平部分と、水平部分の他端部から下方に延びる鉛直部分とで断面視にてＬ字状に形成されている。
また、図２に示すように、導電パターン１５は２つに分割されていてもよく、この場合に２つの導電パターン１５はワイヤ２０で接続されていてもよい。または、図３に示すように、２つの導電パターン１５は、はんだ２２を介してフレーム２１で接続されていてもよい。
次に、図４と図５を用いて、フレーム２の第１フレーム部２ｂを詳細に説明する。図４は、実施の形態１に係る半導体装置１が備えるフレーム２の第１フレーム部２ｂおよびその周辺部の側面図である。図５は、実施の形態１に係る半導体装置１が備えるフレーム２の第１フレーム部２ｂおよびその周辺部の斜視図である。なお、フレーム３の第１フレーム部３ｂはフレーム２の第１フレーム部２ｂと同じ構成であるため、フレーム３の第１フレーム部３ｂについて説明を省略する。また、実施の形態２～４においても同様である。
図４と図５に示すように、第１フレーム部２ｂは２つの分割部２ｃ，２ｄに分割されている。分割部２ｃは、接続面と平行な方向に延在している。分割部２ｄは、先端部が接続面よりも下方に位置するように傾斜する第１の状態（図４と図５に示す状態）から接続面と平行な方向に延在する第２の状態（図１に示す状態）に弾性変形可能な弾性部である。
次に、第１フレーム部２ｂの接続面への接続について説明する。先ず、第１の状態にある分割部２ｄを有するフレーム２を準備する。次に、はんだ１４を用いて分割部２ｃを接続面に接続し、かつ、分割部２ｄを第１の状態から第２の状態に弾性変形させた状態で、はんだ１４を用いて分割部２ｄを接続面に接続することで、第１フレーム部２ｂは接続面に接続される。
フレーム２と導電パターン１５とをはんだ１４で接続する際、高温状態で接続するため絶縁基板１６とベース板１９との熱膨張係数の差によりベース板１９に反りが発生する。このとき、分割部２ｄは、自身の復元力により第２の状態から第１の状態に戻ろうとすることで、高温時におけるベース板１９の反りに追従するようになっている。
また、第１フレーム部２ｂにおける隣り合う分割部２ｃ，２ｄの間に、スリット４が形成されている。スリット４は、第１フレーム部２ｂの先端部から基端部に渡って形成されている。スリット４により第１フレーム部２ｂが２つに分割されたため、第１フレーム部２ｂの剛性が低下している。
ここで、第１フレーム部２ｂは３つ以上に分割されていてもよい。この場合、第１フレーム部２ｂにおける複数の分割部のうちの少なくとも１つの分割部が弾性部であればよい。分割部の数を多くすることにより第１フレーム部２ｂの剛性をさらに低下させることが可能となる。
以上のように、実施の形態１に係る半導体装置１は、ベース板１９と、ベース板１９上に固定され、かつ、上面に導電パターン１５を有する絶縁基板１６と、導電パターン１５上に搭載された半導体素子１２と、ベース板１９に固定され、かつ、絶縁基板１６および半導体素子１２を囲繞するケース１８と、一端部がケース１８に設けられ、他端部が導電パターン１５または半導体素子１２の接続面に接続されたフレーム２，３とを備えている。フレーム２，３は、接続面と平行な方向に延在しかつ接続面に接続される第１フレーム部２ｂ，３ｂと、ケース１８と第１フレーム部２ｂ，３ｂとを接続する第２フレーム部２ａ，３ａとを備え、第１フレーム部２ｂ，３ｂは複数の分割部２ｃ，２ｄに分割され、第１フレーム部２ｂ，３ｂにおける複数の分割部２ｃ，２ｄのうちの少なくとも１つの分割部２ｄは、先端部が接続面よりも下方に位置するように傾斜する第１の状態から接続面と平行な方向に延在する第２の状態に弾性変形可能な弾性部であり、弾性部としての分割部２ｄは、第１の状態から第２の状態に弾性変形した状態で、接続面に接続されている。
また、実施の形態１に係る半導体装置の製造方法は、第１の状態にある弾性部を有するフレーム２，３を準備する工程（ａ）と、弾性部を第１の状態から第２の状態に弾性変形させた状態で、第１フレーム部２ｂ，３ｂを接続面に接続する工程（ｂ）とを備えている。
したがって、フレーム２，３の弾性部としての分割部２ｄは第１の状態から第２の状態に弾性変形した状態で、接続面に接続されたため、高温時にベース板１９に反りが発生したとき、分割部２ｄは自身の復元力により第２の状態から第１の状態に戻ろうとすることで、ベース板１９の反りに追従する。これにより、フレーム２，３の接続性を確保することができる。
さらに、第１フレーム部２ｂ，３ｂは複数の分割部２ｃ，２ｄに分割されたため、第１フレーム部２ｂ，３ｂの剛性が低下することから、フレーム２，３の一端部によりケース１８が引っ張られることを抑制できる。これにより、ベース板１９とケース１８との嵌合不良を抑制できる。以上より、半導体装置１の歩留り向上を図ることができる。
また、フレーム２，３の第１フレーム部２ｂ，３ｂにおけるスリット４が形成された箇所の側面にはんだ１４，１１がそれぞれ這い上がるため、フレーム２と導電パターン１５との間、およびフレーム３と半導体素子１２との間におけるはんだ１４，１１の量の外観確認が容易となる。
＜実施の形態２＞
次に、実施の形態２に係る半導体装置１について説明する。図６は、実施の形態２に係る半導体装置が備えるフレーム２の第１フレーム部２ｂおよびその周辺部の斜視図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図６に示すように、実施の形態２では、スリット４は、第１フレーム部２ｂの先端部から第２フレーム部２ａにおける第１フレーム部２ｂの周辺部に渡って形成されている。具体的には、スリット４は、第１フレーム部２ｂの先端部から第２フレーム部２ａにおける鉛直部分の下部に渡って形成されており、スリット４の長さは、実施の形態１の場合と比べて長くなっている。これにより、第１フレーム部２ｂの剛性をさらに低下させることが可能となる。ここで、フレーム３に形成されたスリット４も、フレーム２に形成されたスリット４と同様に長く形成されている。
以上のように、実施の形態２に係る半導体装置１では、第１フレーム部２ｂ，３ｂにおける隣り合う分割部の間にスリット４が形成され、スリット４は、第１フレーム部２ｂ，３ｂの先端部から第２フレーム部２ａ，３ａにおける第１フレーム部２ｂ，３ｂの周辺部に渡って形成されている。
したがって、第１フレーム部２ｂ，３ｂの剛性をさらに低下させることが可能となるため、ベース板１９とケース１８との嵌合不良をさらに抑制できる。
＜実施の形態３＞
次に、実施の形態３に係る半導体装置１について説明する。図７は、実施の形態３に係る半導体装置１が備えるケース１８およびフレーム２の断面図である。ここで、図７では、図面を見やすくするために分割部２ｃの図示を省略している。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図７に示すように、実施の形態３では、フレーム２の分割部２ｄにおける基端部の表面の幅方向に渡って、切り欠き５が形成されている。切り欠き５は、フレーム２の厚みの１／３以下に形成されている。これにより、フレーム２の剛性をさらに低下させることが可能となる。ここで、フレーム３の第１フレーム部３ｂにも切り欠き５が形成されている。
以上のように、実施の形態３に係る半導体装置１では、フレーム２，３の分割部２ｄにおける基端部の表面にフレーム２，３の厚みの１／３以下の切り欠き５が形成されている。したがって、フレーム２，３の剛性をさらに低下させることが可能となるため、ベース板１９とケース１８との嵌合不良をさらに抑制できる。
＜実施の形態４＞
次に、実施の形態４に係る半導体装置１について説明する。図８は、実施の形態４に係る半導体装置１が備えるフレーム２の第１フレーム部２ｂおよびその周辺部の斜視図である。図９は、実施の形態４に係る半導体装置１が備えるフレーム２の分割部２ｃ，２ｄおよびスリット４の正面図である。なお、実施の形態４において、実施の形態１～３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図８に示すように、実施の形態４では、フレーム２の第１フレーム部２ｂにおける各々の分割部２ｃ，２ｄは、正面視にて上底が下底よりも長い台形状である。そのため、図９に示すように、分割部２ｄが第２の状態に弾性変形した状態で、分割部２ｃ，２ｄの間にあるスリット４は正面視にて上底が下底よりも短い台形状である。これにより、はんだ１４による接続時にフレーム２におけるスリット４が形成された箇所の側面にはんだ１４が這い上がりやすくなり、フレーム２の接続性が向上する。ここで、フレーム３の第１フレーム部３ｂにおける分割部の形状も、フレーム２の第１フレーム部２ｂの場合と同様である。
以上のように、実施の形態４に係る半導体装置１では、第１フレーム部２ｂ，３ｂにおける各々の分割部２ｃ，２ｄは、正面視にて上底が下底よりも長い台形状である。したがって、はんだ１４，１１による接続時にフレーム２，３におけるスリット４が形成された箇所の側面にはんだ１４，１１が這い上がりやすくなる。これにより、フレーム２，３の接続性を向上させることができるとともに、フレーム２と導電パターン１５との間、およびフレーム３と半導体素子１２との間におけるはんだ１４，１１の量の外観確認が容易となる。
この開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この開示がそれに限定されるものではない。例示されていない無数の変形例が、この開示の範囲から外れることなく想定され得るものと解される。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 半導体装置、２ フレーム、２ａ 第１フレーム部、２ｂ 第２フレーム部、２ｃ，２ｄ 分割部、３ フレーム、３ａ 第１フレーム部、３ｂ 第２フレーム部、４ スリット、５ 切り欠き、１５ 導電パターン、１６ 絶縁基板、１８ ケース、１９ ベース板。

Claims (5)

  1. ベース板と、
    前記ベース板上に固定され、かつ、上面に導電パターンを有する絶縁基板と、
    前記導電パターン上に搭載された半導体素子と、
    前記ベース板に固定され、かつ、前記絶縁基板および前記半導体素子を囲繞するケースと、
    一端部が前記ケースに設けられ、他端部が前記導電パターンまたは前記半導体素子の接続面に接続されたフレームと、を備え、
    前記フレームは、前記接続面と平行な方向に延在しかつ前記接続面に接続される第１フレーム部と、前記ケースと前記第１フレーム部とを接続する第２フレーム部とを備え、
    前記第１フレーム部は複数の分割部に分割され、
    前記第１フレーム部における複数の前記分割部のうちの１つの分割部は、先端部が前記接続面よりも下方に位置するように傾斜する第１の状態から前記接続面と平行な方向に延在する第２の状態に弾性変形可能な弾性部であり、残りの分割部は、前記接続面と平行な方向に延在し、
    前記弾性部は、前記第１の状態から前記第２の状態に弾性変形した状態で、前記接続面に接続された、半導体装置。
  2. 前記第１フレーム部における隣り合う前記分割部の間にスリットが形成され、
    前記スリットは、前記第１フレーム部の前記先端部から前記第２フレーム部における前記第１フレーム部の周辺部に渡って形成された、請求項１に記載の半導体装置。
  3. 前記弾性部における基端部の表面に前記フレームの厚みの１／３以下の切り欠きが形成された、請求項１または請求項２に記載の半導体装置。
  4. 前記第１フレーム部における各々の前記分割部は、正面視にて上底が下底よりも長い台形状である、請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. ベース板と、前記ベース板上に固定され、かつ、上面に導電パターンを有する絶縁基板と、前記導電パターン上に搭載された半導体素子と、前記ベース板に固定され、かつ、前記絶縁基板および前記半導体素子を囲繞するケースと、一端部が前記ケースに設けられ、他端部が前記導電パターンまたは前記半導体素子の接続面に接続されたフレームとを備えた半導体装置の製造方法であって、
    前記フレームは、前記接続面と平行な方向に延在しかつ前記接続面に接続される第１フレーム部と、前記ケースと前記第１フレーム部とを接続する第２フレーム部とを備え、
    前記第１フレーム部は複数の分割部に分割され、
    前記第１フレーム部における複数の前記分割部のうちの１つの分割部は、先端部が前記接続面よりも下方に位置するように傾斜する第１の状態から前記接続面と平行な方向に延在する第２の状態に弾性変形可能な弾性部であり、残りの分割部は、前記接続面と平行な方向に延在し、
    （ａ）前記第１の状態にある前記弾性部を有する前記フレームを準備する工程と、
    （ｂ）前記弾性部を前記第１の状態から前記第２の状態に弾性変形させた状態で、前記第１フレーム部を前記接続面に接続する工程と、
    を備えた、半導体装置の製造方法。
JP2021575545A 2020-02-07 2020-02-07 半導体装置および半導体装置の製造方法 Active JP7267469B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/004722 WO2021157045A1 (ja) 2020-02-07 2020-02-07 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021157045A1 JPWO2021157045A1 (ja) 2021-08-12
JP7267469B2 true JP7267469B2 (ja) 2023-05-01

Family

ID=77200563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021575545A Active JP7267469B2 (ja) 2020-02-07 2020-02-07 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20220359325A1 (ja)
JP (1) JP7267469B2 (ja)
CN (1) CN115053338A (ja)
DE (1) DE112020006695T5 (ja)
WO (1) WO2021157045A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422696B2 (ja) 2021-02-09 2024-01-26 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202885A (ja) 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2010010330A (ja) 2008-06-26 2010-01-14 Mitsubishi Electric Corp 半導体装置
JP2015026791A (ja) 2013-07-29 2015-02-05 新電元工業株式会社 半導体装置及びリードフレーム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261054A (ja) * 1991-02-05 1992-09-17 Mitsubishi Electric Corp 半導体パッケージのリード
JPH11177017A (ja) 1997-12-16 1999-07-02 Nippon Inter Electronics Corp 複合半導体装置
JP2008226920A (ja) 2007-03-08 2008-09-25 Sumitomo Electric Ind Ltd パワーモジュールの接続構造
JP6838298B2 (ja) 2016-06-22 2021-03-03 富士電機株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202885A (ja) 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2010010330A (ja) 2008-06-26 2010-01-14 Mitsubishi Electric Corp 半導体装置
JP2015026791A (ja) 2013-07-29 2015-02-05 新電元工業株式会社 半導体装置及びリードフレーム

Also Published As

Publication number Publication date
DE112020006695T5 (de) 2022-11-17
WO2021157045A1 (ja) 2021-08-12
US20220359325A1 (en) 2022-11-10
JPWO2021157045A1 (ja) 2021-08-12
CN115053338A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
JP4715231B2 (ja) ヒートシンクの実装構造
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP5665729B2 (ja) 電力用半導体装置
JP6750872B2 (ja) プリント配線板、プリント回路板及び電子機器
JP5236377B2 (ja) 半導体装置および表示装置
JP6012533B2 (ja) 電力用半導体装置
JP4740708B2 (ja) 配線基板、及び半導体装置
JP7267469B2 (ja) 半導体装置および半導体装置の製造方法
JP6363825B2 (ja) 半導体装置及びリードフレーム
JP4069070B2 (ja) 電力半導体モジュール
JPH0466392B2 (ja)
JP2011124193A (ja) 台座コネクタ
JP2007165084A (ja) 表面実装コネクタ
JP2009044126A (ja) テープキャリア基板および半導体装置
JP5124329B2 (ja) 半導体装置
JP2015056540A (ja) 半導体装置及びその製造方法
JP2006229030A (ja) リードフレームおよびこれを用いた半導体装置
JP2016062904A (ja) 半導体装置
JP7359317B2 (ja) 半導体装置、半導体装置の製造方法
JP4735407B2 (ja) モジュールの製造方法
KR101826763B1 (ko) 더미 영역을 구비한 반도체 패키지기판
JP4459913B2 (ja) コネクタの仮止め構造
JP2009266836A (ja) 回路基板及びそれを用いた半導体装置
JP6267738B2 (ja) 回路装置
JP6808400B2 (ja) 電線の保持構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230419

R150 Certificate of patent or registration of utility model

Ref document number: 7267469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150