KR101826763B1

KR101826763B1 - 더미 영역을 구비한 반도체 패키지기판

Info

Publication number: KR101826763B1
Application number: KR1020110090030A
Authority: KR
Inventors: 정헌일; 이용규; 조승현; 고영배
Original assignee: 엘지이노텍 주식회사
Priority date: 2011-09-06
Filing date: 2011-09-06
Publication date: 2018-02-08
Also published as: KR20130026707A

Abstract

본 발명은 반도체 패키지기판을 개시한다. 상기 반도체 패키지기판은 반도체 소자가 실장되고, 회로패턴이 형성된 패키지 영역들; 상기 패키지 영역들을 둘러싸도록 마련되는 더미 영역; 및 상기 더미 영역에서 상기 패키지 영역들의 상부 및 하부에 상기 반도체 패키지기판의 길이 방향으로 제1 간격으로 배열된 제1 크기의 직사각형 형상을 갖는 제1 그룹의 구리 블록들의 열; 및 상기 더미 영역에서 상기 패키지 영역들 사이에 상기 반도체 패키지기판의 폭 방향으로 제2 간격으로 배열된 제2 크기의 직사각형 형상을 갖는 제2 그룹의 구리 블록들의 열을 포함하는 구리 패턴부를 구비한다. 그에 따라, 종래의 구리 패턴을 가진 반도체 패키지기판에 대비하여 반도체 패키지기판의 휨 발생을 저하시키는 효과가 있다.

Description

더미 영역을 구비한 반도체 패키지기판{SEMICONDUCTOR PACKAGE SUBSTRATE INCLUDING DUMMY REGION}

본 발명은 더미 영역을 구비한 반도체 패키지기판에 관한 것이다.

본 발명은 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지 기판에 관한 것으로, 보다 구체적으로는 BGA 제품군인 BOC 등의 제품의 더미 영역(dummy area)에 소정 형상의 구리 패턴을 형성함으로써, 전체 반도체 패키지 기판의 휨을 개선하는 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지 기판에 관한 것이다.

최근 경박 단소화되는 반도체 패키지 기판의 추세에 맞추어 기판 조립 및 제조 업체에서는 초정밀 실장 기술에 많은 관심을 기울이고 있다. 특히, 반도체 패키지 기판과 메인보드 사이에 전기적인 접합을 연결하는 솔더링(soldering) 공정에서 기판이 점점 얇아짐에 따라, 반도체 패키지 기판의 휨 개선의 중요성은 갈수록 증대되고 있다.

이러한 솔더링 구현에서 반도체 패키지 기판의 휨은 공정율 및 생산성에 많은 영향을 주고 있다. 게다가, 반도체 패키지 기판의 휨은 정도에 따라 솔더링 공정에서 솔더 볼(solder ball)이 반도체 패키지 기판의 솔더 볼 패드(solder ball pad)에 형성되지 않는 문제, 또는 반도체 소자 실장 시 반도체 소자와 반도체 패키지 기판에 형성된 솔더 볼이 접합되지 않는 문제등이 발생하여 반도체 소자와 반도체 패키지 기판이 전기적으로 도통되지 않는 불량까지도 초래할 수 있는 중요한 문제가 발생할 수 있다.

도 1은 종래의 도트 모양의 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지 기판의 사시도를 도시한다.

도 1에 도시된 바와 같이, 종래의 반도체 패키지 기판(100)은 통상적으로 반도체 소자 실장부(111) 및 외층 회로패턴(112)을 포함하는 패키지 영역(110)과 패키지 영역(110)을 둘러싸고 있는 더미 영역(120)으로 구성되어 있다.

이러한 종래 반도체 패키지 기판(100)은 고밀도화, 고집적화 및 소형화되어 감에 따라 휨의 발생 정도가 커지는 문제점이 있었다. 이로 인하여, 종래의 반도체 패키지 기판(100)은 휨이 발생한 상태에서 솔더 레지스트 등이 경화되는 경우, 그 상태를 계속 유지하려는 성향이 더욱 강하게 되어, 평평한 상태의 반도체 패키지 기판(100)으로 재활용하기도 어렵게 되는 문제가 있었다.

따라서, 이러한 문제점을 해소하기 위한 한 방법으로서, 상기 더미 영역(120)에 소정 형상의 구리패턴을 형성하도록 함으로서, 전체 반도체 회로기판의 휨을 개선할 수 있는 방법을 강구하게 되었다. 이는 인쇄회로기판의 더미 부분에 어느 정도의 강성을 구비할 수 있도록 하는 구리를 소정형상의 패턴으로 형성하도록 하는 것에 의해 폴리머 소재인 솔더 레지스트(SR)와 CCL의 팽창을 억제할 수 있도록 함으로써, 비선형거동 소재인 솔더 레지스트와 CCL이 유리점온도 이상에서 발생되는 매우 큰 열변형을 방지할 수 있도록 하는 것을 그 목적으로 한다. 도 1에서 더미 영역(120)에는 도트 모양의 구리 패턴이 형성되어 있다.

이렇게 형성된 종래의 반도체 패키지 회로 기판은 더미 영역에 소정 형상의 구리 패턴을 형성하도록 함으로서 전체 반도체 패키지 기판에 걸쳐 적절한 인장강도를 가지도록 하기 때문에, 외부에서 소정의 압력을 가해도 전체 반도체 패키지 회로기판이 잘 휘지 않고, 평평한 본래의 형태를 유지하도록 하는 장점이 있으며, 또한, 상술한 바와 같이 유리점 이상의 온도에서 발생하는 열변형에도 적절하게 대응할 수 있는 장점이 있다.

도 2는 종래의 바(bar) 모양의 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지 기판의 사시도를 도시한다.

도 2를 참조하면, 반도체 패키지 기판(200)은 반도체 소자 실장부(211)와, 외층 회로패턴(212)을 포함하는 패키지 영역(210), 및 상기 패키지 영역(210)을 둘러싸도록 마련되는 구리패턴이 형성된 더미 영역(220)을 포함하여 구성되고, 상기 더미 영역(220)에 마련되는 상기 구리패턴은 소정의 폭을 구비하여 상기 기판의 길이방향으로 형성되는 빔 영역(230)과 소정의 폭을 구비하여 상기 기판의 폭방향으로 형성되는 리브 영역(240)으로 구성되어 마련되어진다.

더미 영역(220)은 반도체 소자 실장부(211)에 반도체 소자가 실장된 후, 마더 보드 등에 패키지 영역(210)이 실장되기 전에 제거되는 부분으로, 패키지 영역(210)을 둘러싸도록 형성되어 있으며, 기판의 길이방향으로 형성된 빔 영역(230)과 기판의 폭 방향으로 형성된 리브 영역(240)으로 구성되어 마련되어 있다. 빔 영역(230)의 폭을 4mm로 리브 영역(240)의 폭을 7mm로 행하고 있다.

그러나, 이러한 종래에 더미 영역을 구비한 반도체 패키지 기판도 기판의 두께가 얇아지고 유닛 사이즈가 증가함에 따라 기판 휨을 억제하지 못하고 있다.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 반도체 패키지기판에서 휨의 발생을 저하시킨 반도체 패키지기판을 제공하는데 있다.

전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 패키지기판은 반도체 소자가 실장되고, 회로패턴이 형성된 패키지 영역들; 상기 패키지 영역들을 둘러싸도록 마련되는 더미 영역; 및 상기 더미 영역에서 상기 패키지 영역들의 상부 및 하부에 상기 반도체 패키지기판의 길이 방향으로 제1 간격으로 배열된 제1 크기의 직사각형 형상을 갖는 제1 그룹의 구리 블록들의 열; 및 상기 더미 영역에서 상기 패키지 영역들 사이에 상기 반도체 패키지기판의 폭 방향으로 제2 간격으로 배열된 제2 크기의 직사각형 형상을 갖는 제2 그룹의 구리 블록들의 열을 포함하는 구리 패턴부를 구비한다.

여기에서, 상기 구리 패턴부는 상기 반도체 패키지기판의 길이 방향에서의 에지와 상기 패키지 영역들 사이에는 상기 반도체 패키지기판의 폭 방향에서의 길이가 상기 반도체 패키지기판의 길이 방향에서의 길이보다 적어도 2배 이상 긴 직사각형 형상을 가지며, 상기 패키지기판의 폭 방향으로 미리 결정된 간격으로 배치된 제3 그룹의 구리 블록들의 열을 더 포함할 수 있다.

여기에서, 상기 구리 패턴부는 상기 제2 그룹의 구리 블록들의 열과 그 인접한 패키지 영역 사이에서 상기 제2 그룹의 구리 블록들 사이의 간극과 나란히 배열되며 상기 반도체 패키지기판의 폭 방향으로 상기 간극 만큼의 길이를 갖는 구리 블록들을 더 포함할 수 있다.

본 발명의 다른 실시예에 따른 반도체 패키지기판은 반도체 소자가 실장되고, 회로패턴이 형성된 패키지 영역들; 상기 패키지 영역들을 둘러싸도록 마련되는 더미 영역; 및 상기 더미 영역에서 상기 반도체 패키지기판의 길이 방향으로 바 형상을 가진 제1 그룹의 구리 블록들의 열 및 상기 반도체 패키지기판의 길이 방향으로 바 형상을 가진 제1 그룹의 구리 블록들의 열을 포함하는데, 상기 제1 그룹의 구리 블록들과 상기 제2 그룹의 구리 블록들은 상기 반도체 패키지기판의 길이 및 폭 방향으로 서로 크로스(cross)되는 구리 패턴부를 구비한다.

본 발명에 따른 더미 영역을 구비한 반도체 패키지기판에 따르면, 종래 일반적인 구리 패턴을 가진 반도체 패키지기판에 대비하여 반도체 패키지기판의 휨 발생을 저하시키는 효과가 있다.

도 1은 종래의 도트 모양의 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지 기판의 사시도를 도시한다.
도 2는 종래의 바(bar) 모양의 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지 기판의 사시도를 도시한다.
도 3는 일반적인 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판을 나타낸 도면이다.
도 5는 본 발명의 다른 실시예에 따른 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판을 나타낸 도면이다.
도 6은 종래 기술과 본 발명에 따른 반도체 패키지기판들의 휨(warpage)을 나타낸 도면이다.
도 7은 종래 기술과 본 발명에 따른 반도체 패키지기판들의 단단함(stiffness)을 나타낸 도면이다.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 필름 타입의 칩 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.

또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.

도 3는 일반적인 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판을 나타낸 도면이다.

도 3을 참조하면, 반도체 패키지기판(300)은 반도체 소자가 실장되고 회로패턴이 형성된 패키지 영역(310) 및 더미 영역(320)을 포함한다.

더미 영역(320)은 구리 패턴부(330)을 포함한다. 구리 패턴부는 복수개의 구리 블록들(300)로 이루어져 있다. 각 구리 블록(300)은 한 변의 길이가 미리 정해진 정사각형의 크기를 갖는다. 도 3에서는 각 구리 블록(300)의 한 변의 길이는 410 mm 이다. 이러한 정사각형의 구리 블록들(300)이 더미 영역(320)에 미리 정해진 간격, 도 3에서는 90 mm로 이격되어 배열되어 있다.

본 발명은 이러한 종래 일반적인 구리 패턴에 변형을 가하여 반도체 패키지기판의 휨 발생을 저하시킨다.

도 4는 본 발명의 일 실시예에 따른 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판을 나타낸 도면이다.

도 4를 참조하면, 반도체 패키지기판(400)은 반도체 소자가 실장되고 회로패턴이 형성된 패키지 영역(410) 및 더미 영역(420)을 포함한다.

더미 영역(420)은 반도체 패키지 영역(410)에 반도체 소자가 실장된 후 마더 보드 등에 패키지 영역(410)이 실장되기 전에 제거되는 부분이다. 더미 영역(420)은 패키지 영역(410)을 둘러싸도록 형성되어 있다. 더미 영역(420)은 구리 패턴부를 포함한다. 구리 패턴부는 복수개의 구리 블록들(430)로 이루어져 있는데, 본 발명에 따라 제1 그룹의 구리 블록들과 제2 그룹의 구리 블록들로 나누어진다.

제1 그룹의 구리 블록들은 반도체 패키지기판(400)의 길이 방향으로 나란하게 위치한 패키지 영역들(410)의 상부 및 하부에서 반도체 패키지기판(400)의 길이 방향으로 미리 결정된 간격으로 배열되어 있다. 상기 제1 그룹의 구리 블록들은 직사각형의 형태를 가지며, 본 실시예에서 반도체 패키지기판(400)의 길이방향의 변들의 길이는 4.9 mm이며 다른 두 변들의 길이는 3.5 mm이다. 제1 그룹의 구리 블록들은 패키지 영역들(410)의 상부 및 하부에서 반도체 패키지기판(400)의 길이 방향으로 상기 제1 그룹의 구리 블록의 길이방향의 길이와 동일한 간격, 즉, 4.9mm으로 이격되어 배치되어 있다. 그에 따라, 패키지 영역들(410)의 상부 및 하부에는 각각 제1 그룹의 구리 블록들의 열이 형성되어 있다. 이러한 제1 그룹의 구리 블록들의 열은 패키지 영역들(410)의 상부 및 하부로부터 미리 결정된 간격만큼 떨어져 배열되어 있다.

제2 그룹의 구리 블록들은 반도체 패키지기판(400)의 길이 방향으로 나란하게 위치한 패키지 영역들(410) 사이에서 반도체 패키지기판(400)의 폭 방향을 따라 배치된다. 상기 제2 그룹의 구리 블록들은 직사각형의 형태를 가지며, 본 실시예에서 반도체 패키지기판(400)의 길이방향의 변들의 길이는 2.65 mm이며 다른 두 변들의 길이는 3 mm이다. 제2 그룹의 구리 블록들은 패키지 영역들(410) 사이에서 반도체 패키지기판(400)의 폭 방향으로 미리 결정된 간격, 예컨대, 4mm으로 배치되어 있다. 이러한 제2 그룹의 구리 블록들은 패키지 영역들(410) 사이에서 복수개의 열, 예컨대 2열을 형성한다. 이러한 제2 그룹의 구리 블록들의 열 사이의 간격은 적절하게 결정될 수 있다.

그리고, 상기 제2 그룹의 구리 블록들의 열과 그 인접한 패키지 영역(410) 사이에서 제2 그룹의 구리 블록들 사이의 간극과 나란히 배열되며 상기 반도체 패키지기판(400)의 폭 방향으로 상기 간극 만큼의 길이를 갖는 구리 블록들이 배열될 수 있다.

또한, 상기 제1 그룹의 구리 블록들의 열과 제2 그룹의 구리 블록들의 열이 중첩되는 부분과 상기 반도체 패키지기판(400)의 길이 방향에서의 에지에서 상기 제1 그룹의 구리 블록 및 제2 그룹의 구리 블록의 크기와 다른 구리 블록이 배치될 수 있다. 구체적으로, 상기 반도체 패키지기판(400)의 길이 방향에서의 에지와 상기 패키지 영역들(410) 사이에는 상기 반도체 패키지기판(400)의 폭 방향에서의 길이가 상기 반도체 패키지기판(400)의 길이 방향에서의 길이보다 적어도 2배 이상 긴 직사각형 형상의 제3 그룹의 구리 블록들이 패키지기판(400)의 폭 방향으로 미리 결정된 간격으로 배치된다. 그에 따라, 패키지기판(400)의 휨을 개선하면서도 단단함(stiffness)이 훼손되지 않는다.

또한, 상기 반도체 패키지기판(400)의 길이 방향에서의 에지와 상기 패키지 영역들(410) 사이에 상기 제3 그룹의 구리 블록들 사이의 간극과 나란히 배열되며 상기 반도체 패키지기판(400)의 폭 방향으로 상기 간극 만큼의 길이를 갖는 구리 블록들이 배열될 수 있다.

도 4를 참조하면, 패키지 영역들(410) 사이에서 반도체 패키지기판(400)의 폭 방향으로 배열된 제2 그룹의 구리 블록들의 열에서 가장 끝에 위치한 구리 블록은 반도체 패키지기판(400)의 길이 방향으로 2.65 mm의 길이를 가지며, 반도체 패키지기판(400)의 폭 방향으로 3.75 mm의 길이를 가진다.

도 5는 본 발명의 다른 실시예에 따른 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판을 나타낸 도면이다.

도 5를 참조하면, 반도체 패키지기판(500)은 반도체 소자가 실장되고 회로패턴이 형성된 패키지 영역(510) 및 더미 영역(520)을 포함한다.

더미 영역(520)은 반도체 패키지 영역(510)에 반도체 소자가 실장된 후 마더 보드 등에 패키지 영역(510)이 실장되기 전에 제거되는 부분이다. 더미 영역(520)은 패키지 영역(510)을 둘러싸도록 형성되어 있다. 더미 영역(520)은 구리 패턴부를 포함한다. 구리 패턴부는 복수개의 구리 블록들(530)로 이루어져 있는데, 본 발명에 따라 제1 그룹의 구리 블록들과 제2 그룹의 구리 블록들로 나누어진다. 다시 말해, 구리 패턴부는 상기 반도체 패키지기판의 길이 방향으로 바 형상을 가진 제1 그룹의 구리 블록들의 열 및 상기 반도체 패키지기판의 길이 방향으로 바 형상을 가진 제1 그룹의 구리 블록들의 열을 포함한다.

구체적으로, 제1 그룹의 구리 블록들은 막대 또는 바(bar) 형상을 가지며 반도체 패키지기판(500)의 길이 방향으로 나란히 배열되어 있다. 또한, 제2 그룹의 구리 블록들도 막대 또는 바(bar) 형상을 가지며 반도체 패키지기판(500)의 폭 방향으로 나란히 배열되어 있다. 그리고, 이 제1 그룹의 구리 블록들은 제2 그룹의 구리 블록들과 겹쳐져, 즉 크로스되어 있다. 그에 따라, 반도체 패키지기판(500)의 길이 방향 즉, 가로 방향과 폭 방향 즉, 세로 방향으로 바들이 크로스(cross)되는 형태가 나타난다. 이에 따라, 기존의 반도체 패키지기판에서 더미 영역에 배열되는 구리패턴들 간의 간극으로 인하여 발생하는 반도체 패키지기판의 휨이 방지될 수 있다.

도 6은 종래 기술과 본 발명에 따른 반도체 패키지기판들의 휨(warpage)을 나타낸 도면이다.

도 6을 참조하면, 기존 구리패턴을 구비하는 반도체 패키지기판에는 휨이 발생하고, 본 발명에 따른 구리패턴을 갖는 반도체 패키지기판은 휨이 발생하지 않았다. 본 발명에 따르면, 공정 중의 반도체 패키지기판 및 최종적으로 만들어진 반도체 패키지기판에서도 동일하게 휨이 발생하지 않는다. 즉, 본 발명에 따른 반도체 패키지 회로기판의 휨이 기존 기판의 휨에 비해 확연히 감소하였음을 알 수 있다.

도 7은 종래 기술과 본 발명에 따른 반도체 패키지기판들의 단단함(stiffness)을 나타낸 도면이다.

도 7을 참조하면, 종래 기술과 본 발명에 따른 반도체 패키지기판들을 단단함을 측정하기 위해 기구에 고정되었을 때 종래의 구리패턴을 구비하는 반도체 패키지기판이 본 발명에 따른 본 발명에 따른 구리패턴을 갖는 반도체 패키지기판보다 더 휘어져 있다. 즉, 본 발명에 따른 반도체 패키지기판이 기존 반도체 패키지기판보다 더 단단함을 알 수 있다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

400: 반도체 패키지기판 410: 패키지 영역
420: 더미 영역 430: 구리 블록

Claims

반도체 패키지기판에 있어서,
반도체 소자가 실장되고, 회로패턴이 형성된 패키지 영역들;
상기 패키지 영역들을 둘러싸도록 마련되는 더미 영역; 및
상기 더미 영역에서 상기 패키지 영역들의 상부 및 하부에 상기 반도체 패키지기판의 길이 방향으로 제1 간격으로 배열된 제1 크기의 직사각형 형상을 갖는 제1 그룹의 구리 블록들의 열; 및 상기 더미 영역에서 상기 패키지 영역들 사이에 상기 반도체 패키지기판의 폭 방향으로 제2 간격으로 배열된 제2 크기의 직사각형 형상을 갖는 제2 그룹의 구리 블록들의 열을 포함하는 구리 패턴부를 구비하며,
상기 구리 패턴부는 상기 반도체 패키지기판의 길이 방향에서의 에지와 상기 패키지 영역들 사이에는 상기 반도체 패키지기판의 폭 방향에서의 길이가 상기 반도체 패키지기판의 길이 방향에서의 길이보다 적어도 2배 이상 긴 직사각형 형상을 가지며, 상기 패키지기판의 폭 방향으로 미리 결정된 간격으로 배치된 제3 그룹의 구리 블록들의 열을 더 포함하는 반도체 패키지기판.
삭제
반도체 패키지기판에 있어서,
반도체 소자가 실장되고, 회로패턴이 형성된 패키지 영역들;
상기 패키지 영역들을 둘러싸도록 마련되는 더미 영역; 및
상기 더미 영역에서 상기 패키지 영역들의 상부 및 하부에 상기 반도체 패키지기판의 길이 방향으로 제1 간격으로 배열된 제1 크기의 직사각형 형상을 갖는 제1 그룹의 구리 블록들의 열; 및 상기 더미 영역에서 상기 패키지 영역들 사이에 상기 반도체 패키지기판의 폭 방향으로 제2 간격으로 배열된 제2 크기의 직사각형 형상을 갖는 제2 그룹의 구리 블록들의 열을 포함하는 구리 패턴부를 구비하며,
상기 구리 패턴부는 상기 제2 그룹의 구리 블록들의 열과 그 인접한 패키지 영역 사이에서 상기 제2 그룹의 구리 블록들 사이의 간극과 나란히 배열되며 상기 반도체 패키지기판의 폭 방향으로 상기 간극 만큼의 길이를 갖는 구리 블록들을 더 포함하는 반도체 패키지기판.
삭제