JP2015070117A - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP2015070117A JP2015070117A JP2013203271A JP2013203271A JP2015070117A JP 2015070117 A JP2015070117 A JP 2015070117A JP 2013203271 A JP2013203271 A JP 2013203271A JP 2013203271 A JP2013203271 A JP 2013203271A JP 2015070117 A JP2015070117 A JP 2015070117A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- solder resist
- resist layer
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】プリント配線板の反り。【解決手段】プリント配線板は製品領域とフレームを有する。そして、フレームに独立しているダミー導体が形成されていて、ソルダーレジスト層に溝が形成されている。ソルダーレジスト層の溝の位置とダミー導体間のスペースが重なっている。【選択図】図2
Description
本発明は、製品領域と製品領域を囲むフレームを有するプリント配線板に関する。
特許文献1は、パッケージ領域とパッケージ領域を囲むダミー領域を有する半導体パッケージ基板を開示している。特許文献1の目的は、半導体パッケージ基板のたわみを改善することである。その目的を達成するため、特許文献1では、ダミー領域がビーム領域とリブ領域で形成されている。
特許文献2は、製品領域と製品領域を囲む枠部領域を有する多層配線基板を開示している。そして、特許文献2の図2に示されているように、製品領域と枠部領域上にソルダーレジストが形成されている。
特許文献2は、製品領域と製品領域を囲む枠部領域を有する多層配線基板を開示している。そして、特許文献2の図2に示されているように、製品領域と枠部領域上にソルダーレジストが形成されている。
特許文献1は、ダミー領域上にソルダーレジスト層を形成することを明示していないが、特許文献2より、特許文献1のダミー領域はソルダーレジスト層で覆われていると考えられる。ソルダーレジスト層はプリント配線板の反りに影響を与えると考えられる。従って、特許文献1の半導体パッケージ基板のパッケージ領域とダミー領域上にソルダーレジスト層が形成されると、半導体パッケージ基板の反りやうねり、ネジレ、たわみが大きくなると予想される。
本発明の目的は、プリント配線板の変形量を小さくすることである。別の目的は、プリント配線板に電子部品を搭載する歩留りを高くすることである。さらなる別の目的は、プリント配線板とプリント配線板上に搭載されている電子部品間の接続信頼性を高くすることである。
本発明のプリント配線板は、最上の層間樹脂絶縁層と、前記最上の層間樹脂絶縁層上に形成されている最上の導体層と、前記最上の層間樹脂絶縁層と前記最上の導体層上に形成されている上側のソルダーレジスト層とを有する。そして、前記プリント配線板は製品領域と前記製品領域を囲むフレームで形成されていて、前記最上の導体層は前記フレームに独立して形成されている複数のダミー導体を含み、前記上側のソルダーレジスト層は前記ダミー導体間に溝を有する。
以下に、本発明の実施形態が図面に基づき詳細に説明される。図1には、実施形態に係るプリント配線板1の平面図が示されている。プリント配線板1の外形は略矩形である。実施形態のプリント配線板1は、製品領域10と製品領域10を囲むフレーム20で形成されていて、製品領域10に製品として複数のパッケージ基板30が形成されている。製品はマトリクスに配置されている。製品と製品の間に切断部40が形成されている。製品領域10は、点線より内側の領域である。
図1(A)に示されているプリント配線板1は1つの製品領域10と製品領域10を囲む1つのフレーム20で形成されている。図1(A)に示されているプリント配線板1は製品領域に5×10個の製品30を含んでいる。
図1(B)に示されているプリント配線板1は複数の製品領域10A、10B、10Cを有し、各製品領域はフレーム20で囲まれている。図1(B)に示されているプリント配線板1は、1つの製品領域に4×4個の製品30を含んでいる。
切断部40にダミー導体は形成されていない。
図1(B)に示されているプリント配線板1は複数の製品領域10A、10B、10Cを有し、各製品領域はフレーム20で囲まれている。図1(B)に示されているプリント配線板1は、1つの製品領域に4×4個の製品30を含んでいる。
切断部40にダミー導体は形成されていない。
プリント配線板1は、最上の層間樹脂絶縁層3と、最上の層間樹脂絶縁層3上の最上の導体層5と、最上の層間樹脂絶縁層3と最上の導体層5上のソルダーレジスト層7を有している。プリント配線板1は、コア基板を有してもよい。コア基板を有するパッケージ基板の例が米国特許第7786390号公報に示されている。実施形態のプリント配線板1のパッケージ基板30はコアレス基板でもよい。コアレス基板の例が特開2005−327780号公報に示されている。なお、パッケージ基板30は、半導体素子を搭載するための、図示しない多数のパッドを有する。そのパッド上に半田バンプが設けられている。
図2(A)は、ソルダーレジスト層形成前の実施形態のプリント配線板1のフレーム20の一部を示している。図2(A)は、平面図であって、ダミー導体6とダミー導体6から露出する最上の層間樹脂絶縁層3が描かれている。ダミー導体6は最上の層間樹脂絶縁層3上に形成されていて、最上の導体層5に含まれる。図2(A)に示されるように、各ダミー導体6は独立している。ダミー導体6は他のダミー導体6や製品領域内のパッケージ基板30の導体回路に繋がっていない。
実施形態のプリント配線板1はダミー導体6を有するので、フレーム20の剛性が高くなる。さらに、各ダミー導体6は独立しているので、プリント配線板1の反りが小さくなる。もし、ダミー導体6がダミー導体6間の配線で繋がっていると、プリント配線板1を変形させる力が1つのダミー導体6から隣のダミー導体6に伝わる。そのため、各ダミー導体6に働く力が同じ方向を向きやすい。プリント配線板1の反りが大きくなると考えられる。実施形態のプリント配線板では、ダミー導体6間にスペースSが形成されているので、スペースSで応力が緩和される。プリント配線板1を変形させる力が一つの方向に揃わない。プリント配線板1の反りが小さくなる。
図2(B)は、ソルダーレジスト層(上側のソルダーレジスト層)7形成後の実施形態のプリント配線板1のフレーム20の一部を示している。ソルダーレジスト層7の下に存在しているダミー導体6は点線で描かれている。実施形態のプリント配線板1では、反りを小さくするために、各ダミー導体6が独立している。しかしながら、ダミー導体6およびダミー導体6間のスペースS上に略平坦なソルダーレジスト層7が形成されると、ソルダーレジスト層7を介して一つのダミー導体6から別のダミー導体6へ力が伝達される。それを防止するために、実施形態のプリント配線板1では、ダミー導体6間に形成されているソルダーレジスト層7は溝8を有する。図2(B)では溝8に斜線が描かれている。
図4にフレーム20の断面図を示す。図4中に、最上の層間樹脂絶縁層3と、ダミー導体6と、ソルダーレジスト層7と、ソルダーレジスト層7の溝8が示されている。図4(A)では、溝8の底はダミー導体6の上面と最上の層間樹脂絶縁層3の上面との間に位置している。溝8により、最上の層間樹脂絶縁層3は露出されない。ソルダーレジスト層7でスペースSにより露出される最上の層間樹脂絶縁層3は覆われている。図4(A)中の点線がダミー導体6の上面の位置を示している。ソルダーレジスト層7を介して一つのダミー導体6から別のダミー導体6へ伝達する力が小さくなる。
図4(B)では、溝8により、最上の層間樹脂絶縁層3の上面が露出している。ソルダーレジスト層7を介して一つのダミー導体6から別のダミー導体6へ力が伝達しない。
反りの点で、図4(B)の例は図4(A)の例より優れる。
図4(B)では、溝8により、最上の層間樹脂絶縁層3の上面が露出している。ソルダーレジスト層7を介して一つのダミー導体6から別のダミー導体6へ力が伝達しない。
反りの点で、図4(B)の例は図4(A)の例より優れる。
溝8の幅はダミー導体6間のスペースSの幅より小さいことが好ましい。ダミー導体6の側壁がソルダーレジスト層7で覆われる。ダミー導体6が腐食しがたい。フレーム20の剛性が維持される。
溝8は全てのスペースSに形成されていることが好ましい。ダミー導体6は溝8で囲まれる。プリント配線板1の縦方向の変形と横方向の変形が小さくなる。
例えば、図示されているダミー導体6の大きさは0.4mm×0.4mmであり、ダミー導体6はマトリクスに形成されている。そして、ダミー導体6間のスペースSの幅は、0.2mmであり、溝8の幅は0.1mmである。
溝8は全てのスペースSに形成されていることが好ましい。ダミー導体6は溝8で囲まれる。プリント配線板1の縦方向の変形と横方向の変形が小さくなる。
例えば、図示されているダミー導体6の大きさは0.4mm×0.4mmであり、ダミー導体6はマトリクスに形成されている。そして、ダミー導体6間のスペースSの幅は、0.2mmであり、溝8の幅は0.1mmである。
実施形態のプリント配線板1の温度が上昇すると、ソルダーレジスト層7が膨張する。また、プリント配線板1の温度が低下すると、ソルダーレジスト層7は収縮する。ソルダーレジスト層7の膨張と収縮によりプリント配線板1は変形する。実施形態のプリント配線板1は溝8を有するので、ソルダーレジスト層7の体積が小さくなる。そのため、ソルダーレジスト層7の膨張量や収縮量は小さくなる。ソルダーレジスト層7の影響によるプリント配線板1の反りを抑制することができる。
さらに、実施形態では、溝8の位置とスペースSの位置が重なっている。ソルダーレジスト層7の上面が略平坦であると、ダミー導体6間のソルダーレジスト層7の体積はダミー導体6上のソルダーレジスト層7の体積より大きくなる。従って、ダミー導体6間のソルダーレジスト層7に溝8を形成することで、ソルダーレジスト層7の体積を効果的に減らすことが出来る。また、スペースSにダミー導体6が存在していないので、その部分の剛性が低い。そのため、スペースSを起点として、ソルダーレジスト層7の膨張や収縮によりプリント配線板1に変形が発生しやすい。しかしながら、実施形態では、ダミー導体6間のソルダーレジスト層7に溝8が形成されているので、ソルダーレジスト層7の膨張や収縮によりダミー導体6間のスペースSに働く力が弱くなる。
ソルダーレジスト層7の下にダミー導体6が存在している。そのため、ソルダーレジスト層7が収縮しても、ダミー導体6によりソルダーレジスト層7の収縮の影響が緩和される。ソルダーレジスト層7が膨張しても、溝8でソルダーレジスト層7の膨張を吸収することができる。
従って、実施形態のプリント配線板1によれば、ソルダーレジスト層7の溝8の位置とダミー導体6間のスペースSの位置が重なっている。プリント配線板1を変形させる力が分散される。そのため、プリント配線板1や個々のパッケージ基板30の反りやうねり、ネジレ、たわみが小さくなる。
なお、プリント配線板1の各パッケージ基板30に半導体素子などの電子部品が搭載される。その後、プリント配線板1は切断部40に沿って切断され、個々のパッケージ基板30に分割される。1つのプリント配線板1からICチップが実装されているパッケージ基板30が多数製造される。
図3は、図2(B)中のA部を拡大して示している。図3(A)では、ダミー導体6は製品領域10に沿っている行と列に形成されている。ダミー導体6は、図3(B)に示されるように、製品領域10の外周に対し斜めに形成されても良い。
図5は、本発明の他の実施形態に係るプリント配線板を示す断面図である。この実施形態のプリント配線板1は、先の実施形態の構成に加えて、コア基板100と、コア基板100上の最下の層間樹脂絶縁層13と、最下の層間樹脂絶縁層13上の最下の導体層15と、最下の層間樹脂絶縁層13および最下の導体層15上に形成されている下側のソルダーレジスト層17を有する。最下の導体層15は、フレーム20に最上の導体層5におけると同様なダミー導体6を有する。そして、下側のソルダーレジスト層17は、上側のソルダーレジスト層7と同様に、ダミー導体6間に溝8を有する。下側のソルダーレジスト層7の溝8の位置や深さは、上側のソルダーレジスト層7の溝8の位置や深さと同様である。
図6は、図5の実施形態に係るプリント配線板の改変例を示す断面図である。この改変例のように、最上の導体層5のダミー導体6の配置と最下の導体層15のダミー導体6の配置がずれてもよい。最上の導体層5のダミー導体6が、上側のソルダーレジスト層7に垂直な光で最下の導体層15に等倍で投影されると、最上の導体層5のダミー導体6と最下の導体層15のダミー導体6は重ならない。上側のソルダーレジスト層7の溝の位置と下側のソルダーレジスト層17の位置はずれても良い。上側のソルダーレジスト層7の溝8が上側のソルダーレジスト層7に垂直な光で下側のソルダーレジスト層17に等倍で投影されると、上側のソルダーレジスト層7の溝8と下側のソルダーレジスト層17の溝8は重ならない。プリント配線板1を変形させる力の掛かり方がプリント配線板1の上下で異なる。プリント配線板1の変形が小さくなる。
ダミー導体6の形状は多角形や円や楕円形であってもよい。
ダミー導体6の形状は多角形や円や楕円形であってもよい。
実施形態のプリント配線板1によれば、反りやうねり、ネジレ、たわみが小さくなる。そのため、プリント配線板に電子部品を搭載することが容易になる。また、プリント配線板とプリント配線板上に搭載されている電子部品間の接続信頼性が高くなる。
1 プリント配線板
3 最上の層間樹脂絶縁層
5 最上の導体層
6 ダミー導体
7 ソルダーレジスト層
8 ソルダーレジスト層の溝
10,10A,10B,10C 製品領域
13 最下の層間樹脂絶縁層
15 最下の導体層
17 下側のソルダーレジスト層
20 フレーム
30 パッケージ基板
40 切断部
S スペース
3 最上の層間樹脂絶縁層
5 最上の導体層
6 ダミー導体
7 ソルダーレジスト層
8 ソルダーレジスト層の溝
10,10A,10B,10C 製品領域
13 最下の層間樹脂絶縁層
15 最下の導体層
17 下側のソルダーレジスト層
20 フレーム
30 パッケージ基板
40 切断部
S スペース
Claims (3)
- 最上の層間樹脂絶縁層と、前記最上の層間樹脂絶縁層上に形成されている最上の導体層と、前記最上の層間樹脂絶縁層と前記最上の導体層上に形成されている上側のソルダーレジスト層とを有するプリント配線板であって、
前記プリント配線板は製品領域と前記製品領域を囲むフレームで形成されていて、
前記最上の導体層は前記フレームに独立して形成されている複数のダミー導体を含み、
前記上側のソルダーレジスト層は前記ダミー導体間に溝を有する。 - 請求項1に記載のプリント配線板であって、
前記溝の底はダミー導体の上面と最上の層間樹脂絶縁層の上面との間に位置している。 - 請求項1もしくは2に記載のプリント配線板であって、
前記ダミー導体は、前記プリント配線板の両面に配置され、
前記ダミー導体の位置は、前記基板の一方の面側と他方の面側とでずれている。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013203271A JP2015070117A (ja) | 2013-09-30 | 2013-09-30 | プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013203271A JP2015070117A (ja) | 2013-09-30 | 2013-09-30 | プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015070117A true JP2015070117A (ja) | 2015-04-13 |
Family
ID=52836524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013203271A Pending JP2015070117A (ja) | 2013-09-30 | 2013-09-30 | プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015070117A (ja) |
-
2013
- 2013-09-30 JP JP2013203271A patent/JP2015070117A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6750872B2 (ja) | プリント配線板、プリント回路板及び電子機器 | |
US20080049402A1 (en) | Printed circuit board having supporting patterns | |
JP5236377B2 (ja) | 半導体装置および表示装置 | |
JP2010177388A (ja) | 半導体装置及びその製造方法 | |
KR20170014958A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
JP2014112632A (ja) | 複合配線板 | |
KR102107034B1 (ko) | 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법 | |
JP7267469B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015070117A (ja) | プリント配線板 | |
JP2007103681A (ja) | 半導体装置およびその製造方法 | |
JP2015097226A (ja) | 複合配線板 | |
KR20140000983A (ko) | 인쇄회로기판 | |
JP6136605B2 (ja) | 表面実装型半導体パッケージの実装構造 | |
JP4976767B2 (ja) | 積層形半導体装置 | |
KR20130033150A (ko) | 기판 스트립 | |
KR101826763B1 (ko) | 더미 영역을 구비한 반도체 패키지기판 | |
KR20130015685A (ko) | 반도체 패키지 및 이의 제조 방법 | |
US11812554B2 (en) | Layout structure of a flexible circuit board | |
JP6194804B2 (ja) | モールドパッケージ | |
JP2006229030A (ja) | リードフレームおよびこれを用いた半導体装置 | |
JP2023122330A (ja) | 半導体装置およびその製造方法 | |
JP2010098226A (ja) | 半導体装置 | |
JP2005268575A (ja) | 半導体装置 | |
JP5286957B2 (ja) | 半導体装置及びその製造方法 | |
JP2009253132A (ja) | 配線基板 |