JP2023122330A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2023122330A
JP2023122330A JP2022025975A JP2022025975A JP2023122330A JP 2023122330 A JP2023122330 A JP 2023122330A JP 2022025975 A JP2022025975 A JP 2022025975A JP 2022025975 A JP2022025975 A JP 2022025975A JP 2023122330 A JP2023122330 A JP 2023122330A
Authority
JP
Japan
Prior art keywords
wire
semiconductor device
resin layer
wide portion
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022025975A
Other languages
English (en)
Inventor
寛之 脇岡
Hiroyuki Wakioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022025975A priority Critical patent/JP2023122330A/ja
Priority to TW111128377A priority patent/TWI833306B/zh
Priority to CN202210966292.9A priority patent/CN116682798A/zh
Priority to US17/940,933 priority patent/US20230268281A1/en
Publication of JP2023122330A publication Critical patent/JP2023122330A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】接続の信頼性を向上させることができる半導体装置およびその製造方法を提供する。【解決手段】本実施形態による半導体装置は、第１基板と、樹脂層と、ワイヤと、を備える。第１基板は、第１面を有する。樹脂層は、第１面上に設けられ、第１基板とは反対側に第２面を有する。ワイヤは、樹脂層を貫通して第２面から突出するように設けられる。ワイヤは、第２面から突出するワイヤの端部に設けられ、樹脂層を貫通するワイヤの幅よりも大きな幅を有する太幅部を含む。太幅部は、第２面に接するように配置される。【選択図】図１

Description

本実施形態は、半導体装置およびその製造方法に関する。
半導体パッケージにおいて、複数のパッケージが積層されるＰｏＰ（Package on Package）構造が用いられる場合がある。ＰｏＰ構造では、パッケージ同士が、例えば、はんだによって接続される。例えば、十分な接続面積が得られない場合、パッケージ間の接続部が破断してしまう可能性がある。
米国特許第１０７５６０４９号明細書 米国特許第１０５９３６４３号明細書
接続の信頼性を向上させることができる半導体装置およびその製造方法を提供する。
本実施形態による半導体装置は、第１基板と、樹脂層と、ワイヤと、を備える。第１基板は、第１面を有する。樹脂層は、第１面上に設けられ、第１基板とは反対側に第２面を有する。ワイヤは、樹脂層を貫通して第２面から突出するように設けられる。ワイヤは、第２面から突出するワイヤの端部に設けられ、樹脂層を貫通するワイヤの幅よりも大きな幅を有する太幅部を含む。太幅部は、第２面に接するように配置される。
第１実施形態による半導体装置の構成の一例を示す断面図。 第１実施形態によるワイヤの端部の構成の一例を示す断面図。 第１実施形態による半導体装置の製造方法の一例を示す断面図。 図３Ａに続く、半導体装置の製造方法の一例を示す断面図。 図３Ｂに続く、半導体装置の製造方法の一例を示す断面図。 図３Ｃに続く、半導体装置の製造方法の一例を示す断面図。 図３Ｄに続く、半導体装置の製造方法の一例を示す断面図。 図３Ｅに続く、半導体装置の製造方法の一例を示す断面図。 第２実施形態によるワイヤの端部の構成の一例を示す断面図。 第２実施形態によるワイヤの端部の形成方法の一例を示す断面図。 第３実施形態によるワイヤの端部の構成の一例を示す断面図。 第３実施形態によるワイヤの端部の形成方法の一例を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、配線基板の上下方向は、半導体チップが設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態による半導体装置１の構成の一例を示す断面図である。半導体装置１は、例えば、複数のパッケージが積層された構造を有する。半導体装置１は、積層されたパッケージ１０、２０を備える。
次に、パッケージ１０の構成について説明する。
パッケージ１０は、配線基板１１と、半導体チップ１２と、ワイヤ１３と、樹脂層１４と、ワイヤ１５と、を備える。
配線基板１１は、例えば、プリント基板等の基板である。配線基板１１は、面Ｆ１１ａ（第１面）と、面Ｆ１１ｂと、パッドＰ１１ａ～Ｐ１１ｃと、ビア１１１と、配線層（図示せず）と、を有する。
面Ｆ１１ｂは、面Ｆ１１ａとは反対側の面である。パッドＰ１１ａは、面Ｆ１１ａ上に設けられ、ワイヤ１３と接続される。パッドＰ１１ｂは、面Ｆ１１ａ上に設けられ、ワイヤ１５と接続される。パッドＰ１１ｃは、面Ｆ１１ｂ上に設けられる。ビア１１１は、配線基板１１の面Ｆ１１ａから面Ｆ１１ｂまで配線基板１１を貫通するように設けられ、パッドＰ１１ｂとパッドＰ１１ｃとを電気的に接続する。
パッドＰ１１ａ～Ｐ１１ｃおよびビア１１１の材料には、導電性材料が用いられる。
半導体チップ１２は、例えば、ＮＡＮＤ型フラッシュメモリのメモリチップ、メモリチップを制御するコントローラチップ、あるいは、任意のＬＳＩ（Large Scale Integration）を搭載した半導体チップである。半導体チップ１２は、上面にパッドＰ１２を有する。パッドＰ１２の材料には、導電性材料が用いられる。
また、半導体チップ１２は、面Ｆ１１ａ上に設けられる。半導体チップ１２は、例えば、樹脂層１４によって覆われている。半導体チップ１２は、例えば、パッドＰ１２、ワイヤ１３、パッドＰ１１ａ、配線基板１１内の配線（図示せず）、および、パッドＰ１１ｂを介して、ワイヤ１５と電気的に接続される。尚、半導体チップ１２は、２段以上に積層されてもよい。
ワイヤ１３は、例えば、ループ状のワイヤである。ワイヤ１３は、パッドＰ１２とパッドＰ１１ａとを電気的に接続する。ワイヤ１３の材料には、例えば、Ａｕ等の導電性金属が用いられる。
樹脂層１４は、配線基板１１の面Ｆ１１ａ上に設けられる。樹脂層１４は、配線基板１１とは反対側に面Ｆ１４（第２面）を有する。樹脂層１４は、例えば、誘電体封止材等の封止材である。
樹脂層１４には、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。
ワイヤ１５は、樹脂層１４を貫通するように設けられる。ワイヤ１５は、例えば、パッドＰ１１ｂから、樹脂層１４を貫通して面Ｆ１４から突出するように設けられる。ワイヤ１５は、例えば、面Ｆ１１ａに略垂直な方向に延伸するように設けられる、柱状電極である。ワイヤ１５は、パッケージ１０の配線基板１１と、パッケージ２０の配線基板２１と、を電気的に接続する。ワイヤ１５の材料には、例えば、Ａｕ等の導電性材料が用いられる。尚、配線基板２１と接続するワイヤ１５の上端部の詳細については、図２を参照して、後で説明する。
次に、パッケージ２０の構成について説明する。
パッケージ２０は、パッケージ１０上に、樹脂層１４の面Ｆ１４と対向するように設けられる。パッケージ２０は、配線基板２１と、半導体チップ２２と、ワイヤ２３と、樹脂層２４とを備える。
配線基板２１は、例えば、プリント基板等の基板である。配線基板２１は、面Ｆ２１ａと、面Ｆ２１ｂと、パッドＰ２１ａ～Ｐ２１ｃと、ビア２１１と、配線層（図示せず）と、を有する。
面Ｆ２１ｂは、面Ｆ２１ａとは反対側の面である。パッドＰ２１ａ～Ｐ２１ｃおよびビア２１１の構成は、例えば、パッケージ１０におけるパッドＰ１１ａ～Ｐ１１ｃおよびビア１１１の対応する構成とほぼ同様である。
配線基板２１は、樹脂層１４の面Ｆ１４と対向するように設けられる。また、ワイヤ１５の上端部と、配線基板２１のパッドＰ２１ｃと、の間には、はんだ１７が設けられる。また、ワイヤ１５とはんだ１７との接続部に、合金層が形成されてもよい。
半導体チップ２２は、例えば、パッケージ１０における半導体チップ１２の対応する構成とほぼ同様である。半導体チップ２２は、上面にパッドＰ２２を有する。パッドＰ２２の材料には、導電性材料が用いられる。尚、半導体チップ２２は、２段以上に積層されてもよい。
ワイヤ２３は、例えば、パッケージ１０におけるワイヤ１３の対応する構成とほぼ同様である。
樹脂層２４は、例えば、パッケージ１０における樹脂層１４の対応する構成とほぼ同様である。
次に、ワイヤ１５の上端部の構成について説明する。
図２は、第１実施形態によるワイヤ１５の端部の構成の一例を示す断面図である。図２は、図１に示す点線枠Ｄの拡大図である。また、図２では、６本のワイヤ１５が示されている。
ワイヤ１５は、貫通部１５１と、太幅部１５２と、を含む。
貫通部１５１は、樹脂層１４を貫通するワイヤ１５の部分である。すなわち、貫通部１５１は、周囲が樹脂層１４で覆われている。
太幅部１５２は、樹脂層１４の面Ｆ１４から突出するワイヤ１５の端部に設けられる。太幅部１５２は、貫通部１５１の幅よりも大きな幅を有する。太幅部１５２の幅は、面Ｆ１１ａ（面Ｆ１４）に略平行な方向の幅である。太幅部１５２は、面Ｆ１４に接するように配置される。従って、樹脂層１４に囲まれている貫通部１５１の幅は略一定であり、ワイヤ１５は、樹脂層１４の面Ｆ１４から飛び出る位置から幅が大きくなる。
太幅部１５２の形状は、例えば、略球状であるが、これに限られず、他の形状であってもよい。
複数の太幅部１５２は、図１に示す、面Ｆ１４と対向するように設けられる配線基板２１と電気的に接続される。太幅部１５２は、上記のように、例えば、はんだ１７により配線基板２１のパッドＰ２１ｃと接続される。太幅部１５２を設けることにより、太幅部１５２とはんだ１７との接触面積、すなわち、ワイヤ１５とはんだ１７との接続面積を大きくすることができる。これにより、接続の信頼性を向上させることができる。
図２に示す例では、複数の太幅部１５２のサイズ（大きさ）は、面Ｆ１４上の位置によらず、略同じである。すなわち、複数の太幅部１５２の大きさのばらつきは小さい。
次に、半導体装置１の製造方法について説明する。
図３Ａ～図３Ｆは、第１実施形態による半導体装置１の製造方法の一例を示す断面図である。尚、以下では、主にパッケージ１０の製造方法について説明する。
まず、図３Ａに示すように、配線基板１１を準備する。配線基板１１には、パッドＰ１１ａ～Ｐ１１ｃおよびビア１１１が形成される。
次に、図３Ｂに示すように、配線基板１１の面Ｆ１１ａ上に半導体チップ１２を設ける（チップマウント）。
次に、図３Ｃに示すように、ワイヤ１３を形成する。ワイヤ１３は、半導体チップ１２のパッドＰ１２と、配線基板１１のパッドＰ１１ａと、を電気的に接続するように形成される。
次に、図３Ｄに示すように、配線基板１１の面Ｆ１１ａの上方に、ワイヤ１５を形成する。ワイヤ１５は、例えば、パッドＰ１１ｂから、面Ｆ１１ａに略垂直な方向に延伸するように形成される。
次に、図３Ｅに示すように、樹脂層１４を形成する。より詳細には、ワイヤ１５の端部が露出するように、配線基板１１とは反対側に面Ｆ１４を有する樹脂層１４を面Ｆ１１ａ上に形成する。樹脂層１４は、ワイヤ１５の上端部以外の部分と、半導体チップ１２と、を覆うように形成される。例えば、樹脂層１４を形成するための金型内に、ワイヤ１５の上端部が貫通可能なフィルムを配置することにより、ワイヤ１５の上端部が樹脂層１４から露出する。
次に、図３Ｆに示すように、ワイヤ１５の先端（上端部）に太幅部１５２を形成する。より詳細には、面Ｆ１４から露出するワイヤ１５の端部に、樹脂層１４を貫通するワイヤ１５（貫通部１５１）の幅よりも大きな幅を有する太幅部１５２を形成する。太幅部１５２は、例えば、レーザによってワイヤ１５の端部を溶融することにより、形成される。溶融されたワイヤ１５の上端部は、表面張力により略球状になる。その後、溶融されたワイヤ１５が冷却され、略球状の太幅部１５２が形成される。
尚、ワイヤ１５の端部の溶融は、レーザに限られず、放電等によって行われてもよい。また、太幅部１５２の形成方法は、溶融以外の方法であってもよい。
また、樹脂層１４形成後に太幅部１５２を形成するため、太幅部１５２の下端部が面Ｆ１４と接する。これは、ワイヤ１５の端部が面Ｆ１４の位置まで溶融されるためである。これにより、溶融されるワイヤ１５の端部の量が面Ｆ１４の位置によって決まる。この結果、複数の太幅部１５２の大きさのばらつきが小さくなるように、太幅部１５２を形成することができる。
図３Ｆに示す工程において、パッケージ１０が完成する。その後、パッケージ１０上にパッケージ２０を設けることにより、図１に記載の半導体装置１が完成する。太幅部１５２は、例えば、はんだ１７によりパッケージ２０内の配線基板２１のパッドＰ２１ｃと接続される。
尚、図３Ｆに示す工程の前に、ワイヤ１５の高さを揃えるように、ワイヤ１５の上端部を、例えば、フライス盤によって研削してもよい。これにより、太幅部１５２の大きさを、面Ｆ１４上の位置によらず略同じにすることができる。すなわち、太幅部１５２の大きさのばらつきを小さくすることができる。
以上のように、第１実施形態によれば、ワイヤ１５は、太幅部１５２を含む。太幅部１５２は、面Ｆ１４から突出するワイヤ１５の端部に設けられ、樹脂層１４を貫通するワイヤ１５（貫通部１５１）の幅よりも大きな幅を有する。これにより、ワイヤ１５とはんだ１７との接続面積を大きくすることができる。この結果、接続の信頼性を向上させることができる。
また、第１実施形態では、図２に示すように、太幅部１５２は、樹脂層１４の面Ｆ１４に接するように配置される。これにより、ワイヤ１５と配線基板２１との接続の際に、太幅部１５２が配線基板２１（パッケージ２０）をより適切に支持することができる。
また、太幅部１５２は、貫通部１５１と、同一材料で一体に構成される。すなわち、太幅部１５２と貫通部１５１との間には、接続部が存在しない。これにより、応力集中しやすい面Ｆ１４において、強度を向上させることができる。この結果、接続の信頼性を向上させることができる。
比較例として、太幅部１５２が設けられない場合について説明する。太幅部１５２が設けられない場合、ワイヤ１５とはんだ１７との接続面積は、ワイヤ１５（貫通部１５１）の幅によって決まる。この場合、十分な接続面積が得られず、破断等が発生しやすくなってしまう可能性がある。また、ワイヤ１５とはんだ１７との接続部となる面Ｆ１４には、合金層が形成される。面Ｆ１４は、応力集中しやすい箇所であるため、合金層によって、せん断による破断が発生しやすく、また、物理的な衝撃耐性が低下しやすくなってしまう。
これに対して、第１実施形態では、太幅部１５２を設けるにより、ワイヤ１５とはんだ１７との接続面積を大きくすることができる。これにより、ワイヤ１５とはんだ１７との接続部の破断を抑制することができる。また、応力集中しやすい箇所である面Ｆ１４には、ワイヤ１５とはんだ１７との接続部（合金層）ではなく、貫通部１５１から太幅部１５２まで同一材料のワイヤ１５が存在する。これにより、せん断力を緩和することができ、また、衝撃耐性を向上させることができる。
また、第１実施形態では、図３Ｅおよび図３Ｆに示すように、樹脂層１４の形成後に太幅部１５２が形成される。これにより、太幅部１５２の形成時の熱を、樹脂層１４を介して逃がしやすくすることができる。この結果、配線基板１１および半導体チップ１２等のデバイスへの熱ダメージを低減することができる。
また、溶融により太幅部１５２を形成しているため、ワイヤ１５の高さのばらつきを抑制することができ、半導体装置１のパッケージ厚さ（高さ）を小さくすることができる。高さが同じになるように複数のワイヤ１５を形成する場合であっても、実際のワイヤ１５の高さにばらつきが生じてしまう場合がある。面Ｆ１４から突出したワイヤ１５は、溶融により、高さが低くなり、幅方向に大きくなる。従って、太幅部１５２の高さのばらつきは、溶融前のワイヤ１５の高さのばらつきよりも小さくなる。これにより、半導体装置１のパッケージ厚さ（高さ）を小さくすることができる。
尚、半導体装置１は、２段に限られず、３段以上に積層されたパッケージを備えてもよい。
また、パッケージ２０は、単体の配線基板であってもよい。この場合、ＰｏＰ（Package on Package）構造ではなく、パッケージ１０が、単体の配線基板上に実装される。
（第２実施形態）
図４は、第２実施形態によるワイヤ１５の端部の構成の一例を示す断面図である。第２実施形態は、面Ｆ１４上の位置によって太幅部１５２の大きさが異なる点で、第１実施形態とは異なっている。
パッケージ１０は、それぞれが太幅部１５２を含む、複数のワイヤ１５を備える。複数の太幅部１５２は、面Ｆ１４上の位置に応じて異なる大きさを有する。
ここで、図１に示す配線基板２１に、反りが生じている場合がある。例えば、図１に示す配線基板２１が下凸に反っている場合、外周部における太幅部１５２と、配線基板２１のパッドＰ２１ｃと、の間で接続不良が生じる可能性がある。
そこで、複数の太幅部１５２は、配線基板２１の反りに応じて、異なる高さを有する。太幅部１５２の高さは、面Ｆ１１ａ（面Ｆ１４）に略垂直な方向の高さである。これにより、ワイヤ１５と配線基板２１とをより適切に接続することができる。図４に示す例では、太幅部１５２は、面Ｆ１４の中心部から外周部に向かって、高くなる。尚、複数の太幅部１５２の高さは、図４に示す例に限られない。
第２実施形態による半導体装置１のその他の構成は、第１実施形態による半導体装置１の対応する構成と同様であるため、その詳細な説明を省略する。
図５は、第２実施形態によるワイヤ１５の端部の形成方法の一例を示す断面図である。図５は、図３Ｅに示す工程における拡大断面図を示す。
ワイヤ１３を形成した後（図３Ｃを参照）、面Ｆ１４から露出するワイヤ１５の高さが異なるように、面Ｆ１１ａ上の位置に応じて異なる高さを有する複数のワイヤ１５を形成する。複数のワイヤ１５は、図１に示す配線基板２１の反りに応じた高さになるように、高さを変えて形成される。図５に示す例では、ワイヤ１５は、面Ｆ１４の中心部から外周部に向かって高くなるように形成される。
次に、図３Ｅに示す工程と同様に、樹脂層１４を形成する。図５に示す例では、ワイヤ１５は、面Ｆ１４の中心部から外周部に向かって高くなるように形成される。
次に、複数のワイヤ１５のそれぞれの端部に、面Ｆ１４上の位置に応じて異なる大きさを有する太幅部１５２を形成する。太幅部１５２は、ワイヤ１５の突出部分が溶融して形成される。従って、太幅部１５２の大きさは、図５において面Ｆ１４から突出するワイヤ１５の高さによって決まる。
このように、樹脂層１４の形成後に太幅部１５２を形成するため、形成するワイヤ１５の高さを調整することによって、太幅部１５２の大きさ（高さ）をより容易に調整することができる。
第２実施形態のように、面Ｆ１４上の位置によって太幅部１５２の大きさが異なっていてもよい。第２実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
（第３実施形態）
図６は、第３実施形態によるワイヤ１５の端部の構成の一例を示す断面図である。第３実施形態は、面Ｆ１４上の位置によって太幅部１５２の大きさが異なる点で、第１実施形態とは異なっている。
複数の太幅部１５２は、面Ｆ１４におけるワイヤ１５間の間隔に応じて、異なる幅を有する。
面Ｆ１４は、領域Ｒ１と、領域Ｒ２と、を有する。領域Ｒ２は、面Ｆ１４におけるワイヤ１５の密度が領域Ｒ１よりも高い領域である。図６に示す例では、領域Ｒ１は、面Ｆ１４の中心部の領域であり、領域Ｒ２は、例えば、面Ｆ１４の外周部の領域である。尚、領域Ｒ１、Ｒ２の位置は、図６に示す例に限られない。
領域Ｒ１における隣接するワイヤ１５の間の距離は、距離Ｌ１である。領域Ｒ２における隣接するワイヤ１５間の距離は、距離Ｌ２である。距離Ｌ２は、距離Ｌ１よりも短い。
ここで、領域Ｒ２における太幅部１５２の幅が大きくなりすぎる場合、隣接する太幅部１５２同士が接触し、ショートする可能性がある。
そこで、領域Ｒ２における太幅部１５２の幅は、領域Ｒ１における太幅部１５２の幅よりも小さい。これにより、密度が比較的高い領域Ｒ２において太幅部１５２同士が接触してショートすることを抑制することができる。
また、領域Ｒ２では、太幅部１５２の数が比較的多いため、太幅部１５２の幅が小さい場合でも、太幅部１５２が配線基板２１（パッケージ２０）を支持することができる。一方、領域Ｒ１では、太幅部１５２の幅が比較的大きいため、太幅部１５２の数が少ない場合でも、太幅部１５２が配線基板２１（パッケージ２０）を支持することができる。これにより、ワイヤ１５の配置に応じて、より適切な接続面積が得られ、歩留まりを向上させることができる。
第３実施形態による半導体装置１のその他の構成は、第１実施形態による半導体装置１の対応する構成と同様であるため、その詳細な説明を省略する。
図７は、第３実施形態によるワイヤ１５の端部の形成方法の一例を示す断面図である。図７は、図３Ｅに示す工程における拡大断面図を示す。
尚、第３実施形態によるワイヤ１５の端部の形成方法は、ワイヤ１５の高さおよび配置を除いて、第２実施形態によるワイヤ１５の端部の形成方法とほぼ同じである。
複数のワイヤ１５は、密度、または、ワイヤ１５間の距離に応じて、高さを変えて形成される。図７に示す例では、ワイヤ１５は、領域Ｒ１では比較的高く形成され、領域Ｒ２では比較的低く形成される。図６に示す例では、太幅部１５２は、領域Ｒ１では比較的幅が大きくなり、領域Ｒ２では比較的幅が小さくなる。
このように、樹脂層１４の形成後に太幅部１５２を形成するため、形成するワイヤ１５の高さを調整することによって、太幅部１５２の大きさ（幅）をより容易に調整することができる。
第３実施形態のように、面Ｆ１４上の位置によって太幅部１５２の大きさが異なっていてもよい。第３実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体装置、１０ パッケージ、１１ 配線基板、１２ 半導体チップ、１４ 樹脂層、１５ ワイヤ、１５１ 貫通部、１５２ 太幅部、２１ 配線基板、Ｆ１１ａ 面、Ｆ１４ 面、Ｐ１１ｂ パッド、Ｒ１ 領域、Ｒ２ 領域

Claims (12)

  1. 第１面を有する第１基板と、
    前記第１面上に設けられ、前記第１基板とは反対側に第２面を有する樹脂層と、
    前記樹脂層を貫通して前記第２面から突出するように設けられるワイヤと、
    を備え、
    前記ワイヤは、前記第２面から突出する前記ワイヤの端部に設けられ、前記樹脂層を貫通する前記ワイヤの幅よりも大きな幅を有する太幅部を含み、
    前記太幅部は、前記第２面に接するように配置される、半導体装置。
  2. 前記ワイヤは、前記第１面に略垂直な方向に延伸する、請求項１に記載の半導体装置。
  3. それぞれが前記太幅部を含む、複数の前記ワイヤを備え、
    複数の前記太幅部は、前記第２面上の位置に応じて異なる大きさを有する、請求項１または請求項２に記載の半導体装置。
  4. 複数の前記太幅部は、前記第２面と対向するように設けられる第２基板と電気的に接続され、
    複数の前記太幅部は、前記第２基板の反りに応じて、異なる高さを有する、請求項３に記載の半導体装置。
  5. 複数の前記太幅部は、前記第２面における前記ワイヤ間の間隔に応じて、異なる幅を有する、請求項３に記載の半導体装置。
  6. 前記第２面は、第１領域と、前記第２面における前記ワイヤの密度が前記第１領域よりも高い第２領域と、を有し、
    前記第２領域における前記太幅部の幅は、前記第１領域における前記太幅部の幅よりも小さい、請求項５に記載の半導体装置。
  7. 前記太幅部は、前記樹脂層を貫通する前記ワイヤと、同一材料で一体的に構成される、請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 前記第１基板は、前記第１面上に設けられるパッドをさらに有し、
    前記ワイヤは、前記パッドから、前記樹脂層を貫通して前記第２面から突出するように設けられる、請求項１から請求項７のいずれか一項に記載の半導体装置。
  9. 前記第１面上に設けられ、前記樹脂層に覆われる半導体チップをさらに備え、
    前記半導体チップは、前記ワイヤと電気的に接続される、請求項１から請求項８のいずれか一項に記載の半導体装置。
  10. 第１面を有する第１基板の前記第１面の上方に、ワイヤを形成し、
    前記ワイヤの端部が露出するように、前記第１基板とは反対側に第２面を有する樹脂層を前記第１面上に形成し、
    前記第２面から露出する前記ワイヤの端部に、前記樹脂層を貫通する前記ワイヤの幅よりも大きな幅を有する太幅部を形成する、
    ことを具備する、半導体装置の製造方法。
  11. 前記第２面から露出する前記ワイヤの高さが異なるように、前記第１面上の位置に応じて異なる高さを有する複数の前記ワイヤを形成し、
    複数の前記ワイヤのそれぞれの端部に、前記第２面上の位置に応じて異なる大きさを有する前記太幅部を形成する、
    ことをさらに具備する、請求項１０に記載の半導体装置の製造方法。
  12. 前記ワイヤの端部を溶融することにより、前記第２面から露出する前記ワイヤの端部に前記太幅部を形成する、ことをさらに具備する、請求項１０または請求項１１に記載の半導体装置の製造方法。
JP2022025975A 2022-02-22 2022-02-22 半導体装置およびその製造方法 Pending JP2023122330A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022025975A JP2023122330A (ja) 2022-02-22 2022-02-22 半導体装置およびその製造方法
TW111128377A TWI833306B (zh) 2022-02-22 2022-07-28 半導體裝置及半導體裝置之製造方法
CN202210966292.9A CN116682798A (zh) 2022-02-22 2022-08-12 半导体装置及半导体装置的制造方法
US17/940,933 US20230268281A1 (en) 2022-02-22 2022-09-08 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022025975A JP2023122330A (ja) 2022-02-22 2022-02-22 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2023122330A true JP2023122330A (ja) 2023-09-01

Family

ID=87574535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022025975A Pending JP2023122330A (ja) 2022-02-22 2022-02-22 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20230268281A1 (ja)
JP (1) JP2023122330A (ja)
CN (1) CN116682798A (ja)
TW (1) TWI833306B (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836136B2 (en) * 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US9209110B2 (en) * 2014-05-07 2015-12-08 Qualcomm Incorporated Integrated device comprising wires as vias in an encapsulation layer
TWI582917B (zh) * 2015-07-29 2017-05-11 力成科技股份有限公司 以封膠體取代基板核心之多晶片封裝構造
WO2017107176A1 (en) * 2015-12-25 2017-06-29 Intel Corporation Conductive wire through-mold connection apparatus and method
US10593647B2 (en) * 2018-06-27 2020-03-17 Powertech Technology Inc. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
US20230268281A1 (en) 2023-08-24
TW202335113A (zh) 2023-09-01
CN116682798A (zh) 2023-09-01
TWI833306B (zh) 2024-02-21

Similar Documents

Publication Publication Date Title
JP5590814B2 (ja) 半導体装置及びその製造方法
JP4615189B2 (ja) 半導体装置およびインターポーザチップ
JP2001352009A (ja) 半導体装置およびその製造方法
JP5543086B2 (ja) 半導体装置及びその製造方法
KR20090050810A (ko) 접합 신뢰성이 향상된 적층형 반도체 패키지
US11437326B2 (en) Semiconductor package
JP2009212315A (ja) 半導体装置及びその製造方法
JP5393986B2 (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
JP5538682B2 (ja) 半導体装置及びその製造方法
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011228603A (ja) 半導体装置の製造方法および半導体装置
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
JP2009200289A (ja) 半導体装置、電子装置、半導体装置の製造方法および配線基板
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2023122330A (ja) 半導体装置およびその製造方法
JP2010272734A (ja) 半導体装置及びその製造方法
JP4497304B2 (ja) 半導体装置及びその製造方法
JP2009283835A (ja) 半導体装置及びその製造方法
KR102573760B1 (ko) 반도체 패키지
US20090321892A1 (en) Semiconductor package using through-electrodes having voids
US10373886B2 (en) Preformed lead frame and lead frame packaged structure including the same
JP2011061055A (ja) 半導体装置の製造方法
KR101123797B1 (ko) 적층 반도체 패키지
JP4917979B2 (ja) 半導体装置及びその製造方法
JP2007214582A (ja) 半導体装置およびインターポーザチップ