KR101905526B1 - 수지가 충진될 수 있는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법 - Google Patents

수지가 충진될 수 있는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법 Download PDF

Info

Publication number
KR101905526B1
KR101905526B1 KR1020120032188A KR20120032188A KR101905526B1 KR 101905526 B1 KR101905526 B1 KR 101905526B1 KR 1020120032188 A KR1020120032188 A KR 1020120032188A KR 20120032188 A KR20120032188 A KR 20120032188A KR 101905526 B1 KR101905526 B1 KR 101905526B1
Authority
KR
South Korea
Prior art keywords
lead frame
frame strip
groove
semiconductor package
resin
Prior art date
Application number
KR1020120032188A
Other languages
English (en)
Other versions
KR20130110327A (ko
Inventor
유상수
구성근
김병우
권용덕
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020120032188A priority Critical patent/KR101905526B1/ko
Publication of KR20130110327A publication Critical patent/KR20130110327A/ko
Application granted granted Critical
Publication of KR101905526B1 publication Critical patent/KR101905526B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명이 이루고자 하는 기술적 과제는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법에 관한 것으로서, 열에 의해 발생하는 휨 현상을 개선한 리드 프레임 스트립 및 상기와 같은 휨 현상이 개선된 리드 프레임 스트립을 반도체 패키지 기판과 동시에 제조할 수 있는 방법을 제공하기 위한 것이다.
본 발명에서 제공하는 수지가 충진될 수 있는 리드 프레임 스트립은, 리드 프레임 스트립에 있어서, 상기 리드 프레임 스트립 일 면에 형성된 사이드 레일 중 적어도 하나 이상의 상기 사이드 레일 상에 수지가 충진되기 위한 제1 요홈을 적어도 하나 이상 포함하는 완충부; 를 포함하되, 상기 제1 요홈은 상기 리드 프레임 스트립의 두께 방향으로 관통 형성되지 않은 것을 특징으로 하는 리드 프레임 스트립을 제공한다. 또한, 본 발명에 따른 반도체 패키지 기판의 제조 방법은 전도성 소재의 기판을 준비하는 단계; 상기 전도성 소재의 기판의 일 면에 범프를 제외한 영역을 선택적으로 제거하기 위한 제1 하프 에칭 단계; 상기 제1 하프 에칭에 의해 형성된 공간에 수지를 충진하는 단계; 및 상기 전도성 소재의 기판의 타 면에 소정의 도전성 패턴을 제외한 영역을 선택적으로 제거하기 위한 제2 하프 에칭 단계; 를 포함하는 반도체 패키지 기판의 제조 방법에 있어서, 상기 제1 하프 에칭 단계는, 상기 전도성 소재의 기판 일 면에 형성된 사이드 레일 상에 수지가 충진되기 위한 제1 요홈이 적어도 하나 이상 형성되도록 함께 에칭하는 것을 특징으로 한다.
이상의 본 발명에 따른 수지가 충진될 수 있는 리드 프레임 스트립은 반도체 패키지 조립 공정상에서의 반도체 패키지 기판의 휨(warpage) 현상을 개선할 수 있고, 또한, 본 발명에 따른 수지가 충진될 수 있는 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법은 하나의 공정을 통해 가능하므로, 본 발명에 따른 휨 현상이 개선된 리드 프레임 스트립을 별도로 제조하기 위한 공정을 거칠 필요가 없는 효과가 있다.

Description

수지가 충진될 수 있는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법 {LEAD FRAME STRIP WHICH CAN BE FILLED WITH RESIN AND METHOD FOR MANUFACTURING THE SAME LEAD FRAME STRIP AND SEMICONDUCTOR PACKAGE SUBSTRATE}
본 발명은 리드 프레임 스트립(lead frame strip)에 관한 것으로, 보다 구체적으로는 휨 현상이 개선된 구조를 갖는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법에 관한 것이다.
최근 전자 산업이 급속히 발전함에 따라서 반도체 패키지 분야에서 다양한 기술들이 발전해왔다. 특히, 전자제품의 경박단소(輕薄短小)화, 고성능화, 복합적인 기능을 갖추는 추세에 따라 반도체 패키지 기판에 미세 회로 패턴(Fine Pitch)을 형성하거나 내지는 많은 수의 I/O 단자를 형성하기 위한 요구가 증가하고 있다.
이러한 요구에 따라 라우터블 QFN(Routable Quad Flat No-lead)과 같은 반도체 패키지 제조 방법은 다음과 같다.
도 1a는 반도체 패키지 제조 방법을 일 측 단면도로 순서에 따라 나타낸 도면이고, 도 1b는 반도체 패키지 기판의 제조 방법을 순서에 따라 블록 다이어그램으로 나타낸 도면이다.
반도체 패키지(7)를 조립하기 전의 반도체 패키지 기판(6)을 제조하는 방법은 도 1(b)에 도시한 바와 같이, Cu와 같은 전도성 소재로 이루어진 박판(薄板)인 리드 프레임(lead frame) 재(材)와 같은 전도성 소재의 기판(1)을 준비하는 단계(S10)(도 1a(a) 참조)와, 상기 전도성 소재의 기판(1)의 일 면에 반도체 칩(5)이 반도체 패키지(7) 외부의 회로 간에 전기적으로 연결을 성립하기 위한 제2 회로층(4)을 형성하기 위해 범프(4a)를 제외한 영역을 선택적으로 제거하는 제1 하프 에칭(half etching) 단계(S20)(도 1a(b) 참조)와, 상기 제1 하프 에칭에 의해 선택적으로 제거된 영역에 절연성 소재의 수지(resin)(3)를 충진하는 단계(S30)(도 1a(c) 참조)와, 과충진된 수지(3)를 전도성 소재의 기판(1)이 외부로 노출되도록 제거하는 단계(S35)(도 1a(d) 참조)와, 제1 하프 에칭한 면의 반대 면에 반도체 칩(5)과 직접적으로 전기적 연결을 성립하기 위한 제1 회로층(2)을 형성하기 위해 도전성 패턴을 제외한 영역을 선택적으로 제거하는 제2 하프 에칭 단계(S40)(도 1a(e) 참조)를 포함한다.
상기와 같은 방법에 의해 제조된 반도체 패키지 기판(6)을 이용하여, 도 1a(f)에 도시한 바와 같이, 반도체 칩(5)을 반도체 패키지 기판(6) 위에 다이 어태칭(die attaching), 와이어 본딩(wire bonding) 또는 플립칩 본딩(flip-chip bonding), 몰딩(molding)에 의해 반도체 패키지(7)를 조립할 수 있다.
이와 같은 반도체 패키지 기판(6)은 종래의 CCL(Copper Clad Laminate) 소재에 드릴을 이용하여 홀을 형성하고, 무전해/전해 동도금을 실시하여 에칭 및/도금을 통한 제조방법에 의해 제조되는 반도체 패키지 기판에 비해 낮은 비용으로도 많은 수의 I/O 단자를 형성할 수 있으며, 회로에서 전기적인 경로(path)가 자유로운 반도체 패키지 기판을 제조할 수 있는 효과가 있다.
하지만, 이와 같은 반도체 패키지 기판(6)이 제조되는 리드 프레임 스트립에 대한 휨(warpage)을 조절하는 것에는 문제점이 있다. 반도체 패키지 기판(6)의 제조 공정상 또는 반도체 패키지(7) 조립 공정상 기판에 열에 의한 휨이 발생하기 때문이다.
상기와 같은 휨이 발생하는 원인 중의 하나는 도 1a(e)에 도시한 바와 같이, 반도체 패키지 기판(6)의 일 면에만 수지(3)가 충진되어, 반도체 패키지 기판(6)의 양면은 전도성 소재(2, 4)와 절연성 소재(3)의 비율이 서로 달라지게 되고, 이와 같은 소재의 차이는 열팽창계수(CTE; Coefficient of Thermal Expansion)과 같은 물성 차이를 발생하여 반도체 패키지 기판(6)은 열에 의해 휨이 발생할 수 있다.
도 2에서는 수지를 달리하여 제조한 반도체 패키지 기판을 포함한 리드 프레임 스트립을 (a)부터 (g)까지 도시하였다. 순서대로 수지를 epoxy#1, epoxy#2, PPG(prepreg), LCP(Liquid Crystal Polymer), PSR(Photo-imageable Solder Resist), Liquid EMC(Liquid Epoxy Molding Compound), PI(Poly Imide)로 달리하여 충진하였으나, 열에 의해 반도체 패키지 기판 내지는 리드 프레임 스트립에서 휨 현상이 발생하였다.
그뿐만 아니라, 몰딩 공정을 포함하는 반도체 패키지(7) 조립 공정은 EMC의 경우 175℃의 고온에서 일정시간 동안 경화하여야 하므로, 반도체 패키지 기판 내지 이를 포함한 리드 프레임 스트립에 대한 휨 현상은 더욱 심하게 발생되는 것은 당연하다.
따라서, 상기와 같은 문제가 해결된 리드 프레임 스트립 및 상기와 같은 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법에 대한 필요 기술이 절실히 요구되는 실정이다.
본 발명이 이루고자 하는 기술적 과제는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법에 관한 것으로서, 열에 의해 발생하는 휨 현상을 개선한 리드 프레임 스트립 및 상기와 같은 휨 현상이 개선된 리드 프레임 스트립을 반도체 패키지 기판과 동시에 제조할 수 있는 방법을 제공하기 위한 것이다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 본 발명은 리드 프레임 스트립에 있어서, 상기 리드 프레임 스트립 일 면에 형성된 사이드 레일 중 적어도 하나 이상의 상기 사이드 레일 상에 수지가 충진되기 위한 제1 요홈을 적어도 하나 이상 포함하는 완충부; 를 포함하되, 상기 제1 요홈은 상기 리드 프레임 스트립의 두께 방향으로 관통 형성되지 않은 것을 특징으로 하는 리드 프레임 스트립을 제공한다.
또한, 본 발명은 상기 제1 요홈이 상기 사이드 레일의 길이 방향으로 상기 사이드 레일을 따라 길게 형성되거나, 상기 사이드 레일의 너비 방향으로 상기 사이드 레일을 가로질러 형성된 것을 특징으로 하는 리드 프레임 스트립을 제공한다.
또한, 본 발명은 상기 제1 요홈이 상기 리드 프레임 스트립의 에지로부터 5mm 이하의 거리로 떨어져 형성된 것을 특징으로 하는 리드 프레임 스트립을 제공한다.
또한, 본 발명은 상기 제1 요홈이 내 측면 또는 하면에 돌출된 적어도 하나 이상의 돌기부를 포함하는 것을 특징으로 하는 리드 프레임 스트립을 제공한다.
또한, 본 발명은 상기 돌기부가 일정 패턴으로 형성된 것을 특징으로 하는 리드 프레임 스트립을 제공한다.
또한, 본 발명은 상기 완충부가 상기 제1 요홈에 충진되는 수지의 유리전이온도가 90℃ 내지 180℃이고, 열팽창계수가 7ppm 내지 30ppm인 것을 특징으로 하는 리드 프레임 스트립을 제공한다.
또한, 본 발명은 상기 리드 프레임 스트립 타 면에 형성된 사이드 레일 중 적어도 하나 이상의 사이드 레일 상에 적어도 하나 이상의 제2 요홈을 포함하는 원소재 조절부; 를 더 포함하는 것을 특징으로 하는 리드 프레임 스트립을 제공한다.
또한, 본 발명은 상기 제2 요홈이 상기 리드 프레임 스트립 일 면에 충진된 수지가 노출되도록 형성된 것을 특징으로 하는 리드 프레임 스트립을 제공한다.
또한, 본 발명은 상기 제2 요홈이 일정 패턴으로 형성된 것을 특징으로 하는 리드 프레임 스트립을 제공한다.
또한, 본 발명은 전도성 소재의 기판을 준비하는 단계; 상기 전도성 소재의 기판의 일 면에 범프를 제외한 영역을 선택적으로 제거하기 위한 제1 하프 에칭 단계; 상기 제1 하프 에칭에 의해 형성된 공간에 수지를 충진하는 단계; 및 상기 전도성 소재의 기판의 타 면에 소정의 도전성 패턴을 제외한 영역을 선택적으로 제거하기 위한 제2 하프 에칭 단계; 를 포함하는 반도체 패키지 기판의 제조 방법에 있어서, 상기 제1 하프 에칭 단계는, 상기 전도성 소재의 기판 일 면에 형성된 사이드 레일 상에 수지가 충진되기 위한 제1 요홈이 적어도 하나 이상 형성되도록 함께 에칭하는 것을 특징으로 하는 리드 프레임 스트립 및 반도체 패키지 기판을 제조하는 방법을 제공한다.
또한, 본 발명은 상기 수지를 충진하는 단계가 상기 제1 요홈 내에 수지를 함께 충진하는 것을 특징으로 하는 리드 프레임 스트립 및 반도체 패키지 기판을 제조하는 방법을 제공한다.
또한, 본 발명은 상기 제2 하프 에칭 단계가 상기 전도성 소재의 기판 타 면에 형성된 사이드 레일 상에 적어도 하나 이상의 제2 요홈이 형성되도록 함께 에칭하는 것을 특징으로 하는 리드 프레임 스트립 및 반도체 패키지 기판을 제조하는 방법을 제공한다.
이상의 본 발명에 따른 수지가 충진될 수 있는 리드 프레임 스트립은 반도체 패키지 조립 공정상에서 리드 프레임 스트립의 휨(warpage) 현상을 개선할 수 있는 효과가 있다.
또한, 본 발명에 따른 수지가 충진될 수 있는 리드 프레임 스트립은 제1 요홈의 내 측면에 돌기부를 적어도 하나 이상 포함함으로써, 제1 요홈에 충진되는 수지가 경화되는 경우, 상기의 수지가 제1 요홈에서 이탈되는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명에 따른 수지가 충진될 수 있는 리드 프레임 스트립은 제1 요홈의 내 하면에 돌기부를 적어도 하나 이상 포함함으로써, 수지가 충진된 리드 프레임 스트립의 강성(stiffness)를 확보할 수 있는 효과가 있다.
또한, 본 발명에 따른 수지가 충진될 수 있는 리드 프레임 스트립은 반도체 패키지 기판에 충진되는 수지와 동일한 수지가 사이드 레일 상에 충진되더라도 리드 프레임 스트립에 대한 휨을 방지할 수 있는 효과가 있다.
또한, 본 발명에 따른 수지가 충진될 수 있는 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법은 하나의 공정을 통해 가능하므로, 본 발명에 따른 리드 프레임 스트립을 별도로 제조하기 위한 공정을 거칠 필요가 없다.
도 1a는 반도체 패키지 제조 방법을 일 측 단면도로 순서에 따라 나타낸 도면이다.
도 1b는 반도체 패키지 기판의 제조 방법을 순서에 따라 블록 다이어그램으로 나타낸 도면이다.
도 2는 종래 휨 현상이 발생한 반도체 패키지 기판을 실제로 촬영한 사진을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 리드 프레임 스트립의 일 면을 평면도로 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 리드 프레임 스트립 일 면의 일부분을 확대하여 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 리드 프레임 스트립 일 면을 실제로 촬영한 사진을 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 리드 프레임 스트립 타 면의 일부분을 확대하여 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 리드 프레임 스트립 타 면을 실제로 촬영한 사진을 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른 리드 프레임 스트립에 열을 가한 결과를 촬영한 사진을 나타낸 도면이다.
아래에는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구성될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하고도 명확하게 설명하기로 한다.
리드 프레임 스트립
도 3은 본 발명의 일 실시예에 따른 리드 프레임 스트립의 일 면을 평면도로 나타낸 도면이다.
도 3(a)에 도시한 바와 같이, 사이드 레일(side rail)(10)은 리드 프레임 스트립(strip)(100)의 외주를 따라 형성된 틀 형태로서, 리드 프레임 스트립의 강성(stiffness)을 확보해 주는 역할을 수행하기도 한다.
종래 리드 프레임 스트립(100)에 형성된 사이드 레일(10)은 도 3(a)에 도시한 바와 같이, 사이드 레일(10) 상에 어떠한 구성을 포함하지 않으나, 본 발명의 일 실시예에 따른 수지가 충진될 수 있는 리드 프레임 스트립은 도 3(b) 내지 도 3(f)에 도시한 바와 같이, 반도체 패키지 유닛(unit)의 제조 기반인 반도체 패키지 유닛부(11)가 다수 배열된 군(群)과 리드 프레임 스트립 에지(edge)(101) 사이에 형성된 사이드 레일(10) 상에 완충부(20)를 포함한다.
즉, 반도체 패키지 유닛부(11)와 리드 프레임 스트립(100)의 최외곽을 따라 형성된 리드 프레임 원소재로 이루어진 최외곽 프레임(12) 사이에 완충부(20)를 포함하거나, 사이드 레일(10)을 너비 방향으로 가로지르도록 완충부(20)를 포함함으로써, 반도체 패키지 유닛부(11)에 충진되는 수지의 열에 의한 신축 변화량으로부터 사이드 레일(10)에 작용하는 변형 스트레스(stress)를 완충시켜, 리드 프레임 스트립(100)에 대한 휨(warpage) 현상을 개선한다.
리드 프레임 스트립(100)에 대한 휨 현상의 주요 원인은 사이드 레일(10)에 작용하는 변형 스트레스이다. 이때, 상기의 변형 스트레스는 내부 반도체 패키지 유닛부(11)에 충진되는 수지와 외곽의 사이드 레일(10)을 이루는 리드 프레임 원소재의 열에 의한 신축 변화량 차이에 의해 발생하는 것으로서, 다수의 반도체 패키지 유닛부(11)에 충진되는 수지의 열에 의한 누적 신축 변화량은 외곽 사이드 레일(10)에 영향을 미쳐 리드 프레임 스트립(100) 전체에 걸쳐 휨 현상이 발생하도록 한다.
따라서, 본 발명은 사이드 레일(10)에 완충부(20)를 포함함으로써, 내부 반도체 패키지 유닛부(11)에 충진되는 수지에 의한 변형 스트레스를 해소시켜 주어, 리드 프레임 스트립(100)의 변형을 방지한다.
이때, 상기 사이드 레일(10) 상에 수지가 충진되기 위한 공간인 제1 요홈(30)을 포함하는 완충부(20)는 도 3(b) 내지 도 3(f)에서 도시한 바와 같은 다양한 형태일 수 있다.
즉, 도 3(b)에 도시한 바와 같이, 리드 프레임 스트립(100)의 두께 방향으로 형성된 제1 요홈(30)은 적어도 일 측의 사이드 레일(10)을 따라 사이드 레일(10)의 길이 방향으로 길게 형성될 수 있고, 또한 도 3(c)에 도시한 바와 같이, 적어도 일 측의 사이드 레일(10)을 따라 사이드 레일(10)의 길이 방향으로 길게 형성된 제1 요홈(30)이 소정의 간격으로 다수 형성될 수 있고, 또한 도 3(d) 및 도 3(e)에 도시한 바와 같이, 적어도 일 측의 사이드 레일(10)을 따라 길이 방향으로 길게 형성된 제1 요홈(30)이 소정의 간격으로 다수 형성되되, 상기 형성된 간격에 두 개의 제1 요홈(30) 간에 원형의 고리(도 3(d) 참조) 또는 다각형의 고리(도 3(e) 참조) 형태의 요홈으로 연결 형성될 수도 있다.
상기와 같은 형태 이외에도 도 3(f)에 도시한 바와 같이, 사이드 레일(10)을 너비 방향으로 가로질러 반도체 패키지 유닛부(11)와 리드 프레임 스트립의 에지(101)를 연결된 형태의 제1 요홈(30)이 적어도 일 측의 사이드 레일(10)을 따라 다수 형성될 수도 있고, 아울러 사이드 레일(10)의 너비 방향으로 가로지른 제1 요홈(30)은 적어도 하나 이상의 절곡부를 구비한 형태일 수 있다.
제1 요홈(30)에 대한 다양한 형태를 제시하였으나, 이에 한정하지 않고 수지가 충진될 수 있는 공간을 갖는 형태이면 족하되, 상기 예시된 형태들의 조합일 수 있고, 규칙적으로 반복형성되지 않을 수도 있음은 물론이며, 이러한 제1 요홈(30)은 리드 프레임 스트립의 두께 방향으로 관통 형성되지 않은 것을 특징으로 하여, 반도체 패키지 제조 공정 중 범프가 형성되는 하프 에칭 공정(도 1a(b) 및 도 1b의 S20 단계 참조)에 의해 제1 요홈도 동시에 형성될 수 있다. 또한, 제1 요홈(30)에 충진되는 수지 역시 반도체 패키지 제조 공정 중 수지를 충진하는 공정(도 1a(c) 및 도 1b의 S30 단계 참조)에 의해 동시에 충진될 수 있다.
도 4는 본 발명의 일 실시예에 따른 리드 프레임 스트립 일 면의 일부분을 확대하여 나타낸 도면이다.
도 4에서는 도 3(b)에 도시한 바와 같은 형태의 제1 요홈(30)을 포함하는 완충부(20)를 도시하였으나, 본 발명에서는 이에 한정하지 않고 다양한 형태의 제1 요홈(30)을 포함한 완충부(20)가 될 수 있음은 앞서 본 바와 같다.
이때, 제1 요홈(30)을 포함하는 완충부(20)는 내(內) 측면(側面) 또는 하면(下面)에 돌출된 적어도 하나 이상의 돌기부(40, 50)를 포함할 수 있다.
우선, 도 4에 도시한 바와 같이, 제1 요홈(30)의 내 측면에는 적어도 하나 이상의 돌기부(40)를 포함할 수 있다.
이때, 다수의 돌기부(40)가 형성되는 경우에는 일정한 패턴으로 형성될 수 있다. 즉, 도 4에 도시한 바와 같이, 돌기부(40)가 일정한 피치로 사이드 레일(10)의 길이 방향으로 따라 반복 형성되어 리드 프레임 스트립(100)의 너비 방향 단면 형상이 소정의 파형을 이룰 수 있다. 이때, 형성되는 소정의 파형은 도 4에 도시한 바와 같은 구형파 형태뿐만 아니라, 삼각파, 사다리꼴파, 정현파 등의 형태 내지는 이들과 유사한 형태로 형성될 수 있다. 그러나, 이에 한정하지 않고 상기 예시된 파형들의 조합일 수도 있고, 규칙적인 모양이 아니어서 정규의 파형을 이루는 것은 아니더라도 반파 등의 다양한 비정규적인 파형으로 형성될 수도 있음은 물론이다.
상기와 같은 제1 요홈(30) 내 측면에 형성된 적어도 하나 이상의 돌기부(40)는 도 4에 도시한 바와 같이 하나의 측면에만 형성될 수 있으나, 그 반대 측면에만 형성될 수도 있고 또는 양 측면 모두에 형성될 수도 있음은 물론이다.
또한, 도 4에 도시한 바와 같이, 제1 요홈(30)의 내 하면에는 적어도 하나 이상의 돌기부(50)를 포함할 수 있다.
제1 요홈(30)의 내 측면에 형성된 돌기부(40)와 마찬가지로, 하면에 형성된 다수의 돌기부(50) 역시 일정한 패턴으로 형성될 수 있다. 돌기부(50)의 형태, 다수의 돌기부(50)가 이루는 패턴의 형태 및 돌기부(50)의 높이에 대해서는 한정 짓지 않으며, 일정하게 반복 형성되지 않은 비정규적인 패턴으로 형성될 수도 있다. 이렇게, 리드 프레임 원소재를 제1 요홈(30) 내에 돌기부(40, 50)를 포함함으로써, 제1 요홈(30) 내에 수지가 충진된 경우, 리드 프레임 스트립(100)의 강성(stiffness)을 확보할 수 있게 된다.
즉, 제1 요홈(30) 내에 돌기부(40, 50) 없이 수지만이 충진되는 경우에는, 리드 프레임 스트립(100)의 강성은 충분히 확보되지 않을 수 있어, 반도체 패키지 기판 제조 공정 중에 리드 프레임 스트립(100)은 외부의 물리적인 힘으로부터 크랙(crack)이 발생하거나, 휨이 발생할 우려가 있을 수 있다.
또한, 제1 요홈(30) 내에 적어도 하나 이상의 돌기부(40, 50)를 두는 경우에는, 제1 요홈(30) 내에 충진되는 수지와 상기 돌기부(40, 50) 간에 접촉 면적이 넓어지게 되며, 이렇게 제1 요홈(30) 내에 충진되는 수지와 돌기부(40, 50) 간에 넓어진 접촉 면적에 의해 제1 요홈(30)과 돌기부(40, 50) 간에 마찰력은 증가하게 되어, 제1 요홈(30)에 충진된 수지가 큐어(cure) 공정 등을 통해 경화되는 경우, 리드 프레임 스트립(100)으로부터 수지가 이탈되는 것을 방지하도록 할 수 있다.
제1 요홈(30)은 도 4에 도시한 바와 같이, 사이드 레일을 가로지르는 너비 방향이 아닌 사이드 레일의 길이 방향으로 사이드 레일을 따라 길게 형성된 경우(도 3(b) 내지 도 3(e) 참조), 상기 제1 요홈(30)은 너비 방향으로 리드 프레임 스트립(100)의 에지(101)까지 형성되지 않고, 상기 에지(101)로부터 소정의 거리(도 4에 "w"로 도시한 길이)만큼 떨어지도록 형성되는 것이 바람직하고, 이때 소정의 거리 w는 5mm 이하인 것이 바람직하다.
제1 요홈(30)이 리드 프레임 스트립(100)의 에지(101)로부터 5mm 이상 떨어져 형성되어 수지가 충진되는 경우, 다수의 반도체 패키지 유닛부(11)에 충진되는 수지의 열에 의한 누적 신축 변화량으로부터 외곽의 사이드 레일(10)에 미치는 영향을 충분히 완충시켜주지 못해 리드 프레임 스트립(100)의 휨 현상은 개선되지 않기 때문이다.
이때, 제1 요홈(30) 측면에 돌기부(40)를 적어도 하나 이상 포함한 경우에는, 리드 프레임 스트립의 에지(101)에서 제1 요홈(30)까지의 직선 거리 중 긴 부분 즉, 에지(101)에서 제1 요홈(30) 내 측면에 형성된 돌기부(40)의 높이를 포함한 제1 요홈(30)까지의 직선 거리를 기준으로 상기 거리 w를 산정하는 것이 완충 역할을 수행하는 수지의 충진이 충분히 이루어질 수 있는 면에서 바람직하다.
상기와 같이 상기 제1 요홈(30)의 내 측면 및 하면에 돌기부(40, 50)를 포함한 제1 요홈(30)을 에칭에 의해 형성한 실제 리드 프레임 스트립을 도 5(b)에 도시하였다. 종래의 리드 프레임 스트립을 나타낸 도 5(a)와 비교해보면, 본 발명의 일 실시예에 따른 리드 프레임 스트립은 종래의 것과 달리 사이드 레일(10) 상에 제1 요홈(30)을 포함한 차이가 있음을 볼 수 있다.
아울러, 상기와 같은 제1 요홈(30)에 충진되는 수지는 실험에 의해, 유리전이온도(Tg; glass transition temperature)가 90℃ 내지 180℃이고, 열팽창계수(CTE; Coefficient of Thermal Expansion)가 7ppm 내지 30ppm의 물성을 갖는 것이 리드 프레임 스트립(100)의 휨 현상 개선 측면에서 바람직하다.
도 6은 본 발명의 일 실시예에 따른 리드 프레임 스트립 타 면의 일부분을 확대하여 나타낸 도면이다.
본 발명의 일 실시예에 따른, 리드 프레임 스트립(100)은 일 면에 완충부(20)를 포함하나, 도 6에 도시한 바와 같이, 반대 면 즉, 리드 프레임 스트립(100)의 타 면에 원소재 조절부(60)를 더 포함할 수 있다.
원소재 조절부(60)는 리드 프레임 스트립 타 면에 형성된 사이드 레일 중 적어도 하나 이상의 사이드 레일 상에 적어도 하나 이상의 제2 요홈(70)을 포함한다.
즉, 제1 요홈(30)이 형성된 일 면의 반대 면에서 리드 프레임 원소재로 이루어진 사이드 레일 상에 제2 요홈(70)을 형성함으로써, 리드 프레임 원소재를 일부 제거하게 된다.
제2 요홈(70)을 형성하여 리드 프레임 스트립(100)의 사이드 레일(10) 상에 남는 리드 프레임 원소재의 양에 대한 변화를 줌으로써, 수지 및 리드 프레임 원소재 간의 물성 차이에서 오는 열에 의한 신축률 변화를 조절하여, 리드 프레임 스트립(100)에 대한 휨 현상을 방지할 수 있게 된다.
이때, 제2 요홈(70)은 다양한 크기, 다양한 형태로 이루어질 수 있고, 또한 다수의 제2 요홈(70)은 일정한 피치로 반복 형성되어 일정한 패턴으로 형성될 수 있다. 일 예로서, 도 6(a) 및 도 6(b)에 도시한 바와 같은 메쉬 패턴(mesh pattern)일 수 있으나, 이에 한정하지 않고 다수의 제2 요홈(70)은 다양한 패턴으로 형성될 수 있고, 규칙적으로 반복되지 않은 비정규 형상의 패턴으로 형성될 수도 있음은 물론이다.
아울러, 제2 요홈(70)은 소정의 깊이로 형성될 수 있으나, 이때 반대 면의 제1 요홈(30)에 충진한 수지가 노출되도록 에칭하는 것이 리드 프레임 스트립에 발생하는 휨 현상을 개선하는 측면에서 바람직하다.
리드 프레임 스트립(100)은 일반적으로 일 측 변이 이와 접한 다른 변보다 길이가 긴 직사각형 형태를 갖는다. 이때, 제2 요홈(70)은 사이드 레일(10) 상에 장측(長側) 또는 단측(短側)에 따라 제2 요홈(70)의 크기, 형상, 갯수, 배열 형태 등을 달리하여 형성할 수 있고, 이로써, 다수의 반도체 패키지 유닛부(11)에 충진된 수지의 누적 신축률 변화량 차이에 의해 방향에 따라 다른 휨 정도를 조절하여, 리드 프레임 스트립(100) 전체에 대한 휨 현상을 효과적으로 개선할 수 있다.
상기와 같은 휨 현상이 개선된 리드 프레임 스트립에 대해 실제로 열을 가한 결과를 촬영한 사진을 도 8에 도시하였다.
도 8(a)에 도시한 바와 같이, 리드 프레임 스트립에 열을 가하지 않은 경우 전체적인 휨은 약 0.5mm 이내로 나타났다. 이와 같은 본 발명에 따른 리드 프레임 스트립을 핫 플레이트(hot plate) 장치 위에 올려놓고, 열을 가한 경우에는 도 8(b)에 도시한 바와 같이, 전체적인 휨은 약 2.0mm 이내로 나타나 반도체 패키지 조립 공정(다이 어태칭(die attaching), 와이어 본딩(wire bonding) 및 몰딩(molding))을 수행할 수 있는 적정 범위 내에 해당되어 휨 현상이 개선된 것을 볼 수 있고, 또한, 적외선 리플로우(IR reflow)를 더 거친 후에도 전체적인 휨 현상은 약 2.5mm 이내로 나타나 반도체 패키지 조립 공정을 수행할 수 있는 적정 범위 내에 해당되어 역시 휨 현상이 개선된 것을 볼 수 있다.
리드 프레임 스트립 및 반도체 패키지 기판의 제조방법
본 발명은 상기와 같은 휨 현상이 개선된 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법을 제공한다.
종래의 반도체 패키지 기판의 제조 방법은 도 1b에 도시한 바와 같이, 크게 전도성 소재의 기판(1)을 준비하는 단계(S10), 전도성 소재의 기판(1)의 일 면에 범프(4a)를 제외한 영역을 선택적으로 제거하기 위한 제1 하프 에칭 단계(S20), 제1 하프 에칭에 의해 형성된 공간에 수지(3)를 충진하는 단계(S30) 및 전도성 소재의 기판(1)의 타 면에 소정의 도전성 패턴을 제외한 영역을 선택적으로 제거하기 위한 제2 하프 에칭 단계(S40)를 포함한다.
본 발명의 일 실시예에 따른 리드 프레임 스트립 및 반도체 패키지 기판을 동시에 제조하는 방법은, 전도성 소재의 기판(1) 일 면에 대해 제1 하프 에칭을 할 때(S20), 그 면에 형성된 사이드 레일 상에 수지가 충진되기 위한 제1 요홈(30)(도 3 참조)이 적어도 하나 이상 형성되도록 함께 에칭하고, 또한 반도체 패키지 유닛 내에 제1 하프 에칭에 의해 형성된 공간 내에 수지(3)를 충진할 때(S30), 제1 요홈(30) 내에 수지를 함께 충진함으로써, 반도체 패키지 기판의 제조 공정 중 가열 후 쿨링(cooling)시 리드 프레임 스트립에 발생하는 휨(warpage) 현상은 제1 요홈(30) 내에 충진된 수지가 반도체 패키지 유닛에 충진되는 수지의 신축 변화량에 대한 완충 역할을 함으로써 해소된다.
또한, 전도성 소재의 기판(1) 타 면에 대해 제2 하프 에칭을 할 때(S40), 그 면에 형성된 사이드 레일 상에 적어도 하나 이상의 제2 요홈(70)(도 6 참조)이 적어도 하나 이상 형성되도록 함께 에칭함으로써, 리드 프레임 원소재의 양을 조절하여, 수지와 리드 프레임 원소재 간의 물성 차이에 따른 리드 프레임 스트립(100)의 휨 현상을 개선할 수 있고, 이로써, 반도체 패키지 조립 공정을 거칠 수 있는 반도체 패키지 기판에 대한 수율이 향상되는 효과가 있게 된다.
이상에서 설명한 본 발명의 바람직한 실시예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상 및 범위 안에서 다양한 수정, 변경 또는 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
1: 기판 2: 제1 회로층
3: 수지 4: 제2 회로층
4a: 범프 5: 반도체 칩
6: 반도체 패키지 기판 7: 반도체 패키지
10: 사이드 레일 11: 반도체 패키지 유닛부
12: 최외곽 프레임 20: 완충부
30: 제1 요홈 40, 50: 돌기부
60: 원소재 조절부 70: 제2 요홈
100: 리드 프레임 스트립 101: 에지

Claims (12)

  1. 기판 양면에 회로층이 형성되되, 기판 양면 각각에서 전도성 소재와 절연성 소재의 비율이 서로 다른 비율을 갖는 리드 프레임 스트립에 있어서,
    상기 리드 프레임 스트립은 그 외주를 따라 형성된 틀 형태의 사이드 레일을 구비하며,
    상기 리드 프레임 스트립의 사이드 레일 일 면에 형성되며, 상기 사이드 레일 중 적어도 하나 이상의 상기 사이드 레일 상에 수지가 충진되기 위한 제1 요홈을 적어도 하나 이상 포함하는 완충부;를 포함하되,
    상기 제1 요홈은 상기 리드 프레임 스트립의 두께 방향으로 관통 형성되지 않고, 그 내부에 수지가 충진된 것을 특징으로 하는 리드 프레임 스트립.
  2. 제 1 항에 있어서,
    상기 제1 요홈은,
    상기 사이드 레일의 길이 방향으로 상기 사이드 레일을 따라 길게 형성되거나, 상기 사이드 레일의 너비 방향으로 상기 사이드 레일을 가로질러 형성된 것을 특징으로 하는 리드 프레임 스트립.
  3. 제 1 항에 있어서,
    상기 제1 요홈은,
    상기 리드 프레임 스트립의 에지로부터 5mm 이하의 거리로 떨어져 형성된 것을 특징으로 하는 리드 프레임 스트립.
  4. 제 1 항에 있어서,
    상기 제1 요홈은,
    내 측면 또는 하면에 돌출된 적어도 하나 이상의 돌기부를 포함하는 것을 특징으로 하는 리드 프레임 스트립.
  5. 제 4 항에 있어서,
    상기 돌기부는, 일정 패턴으로 형성된 것을 특징으로 하는 리드 프레임 스트립.
  6. 제 1 항에 있어서,
    상기 완충부는,
    상기 제1 요홈에 충진되는 수지가 유리전이온도가 90℃ 내지 180℃이고, 열팽창계수가 7ppm 내지 30ppm의 물성을 갖는 것을 특징으로 하는 리드 프레임 스트립.
  7. 제 1 항에 있어서,
    상기 리드 프레임 스트립 타 면에 형성된 사이드 레일 중 적어도 하나 이상의 사이드 레일 상에 적어도 하나 이상의 제2 요홈을 포함하는 원소재 조절부;
    를 더 포함하는 것을 특징으로 하는 리드 프레임 스트립.
  8. 제 7 항에 있어서,
    상기 제2 요홈은,
    상기 리드 프레임 스트립 일 면에 충진된 수지가 노출되도록 형성된 것을 특징으로 하는 리드 프레임 스트립.
  9. 제 7 항에 있어서,
    상기 제2 요홈은 일정 패턴으로 형성된 것을 특징으로 하는 리드 프레임 스트립.
  10. 삭제
  11. 삭제
  12. 삭제
KR1020120032188A 2012-03-29 2012-03-29 수지가 충진될 수 있는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법 KR101905526B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120032188A KR101905526B1 (ko) 2012-03-29 2012-03-29 수지가 충진될 수 있는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120032188A KR101905526B1 (ko) 2012-03-29 2012-03-29 수지가 충진될 수 있는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20130110327A KR20130110327A (ko) 2013-10-10
KR101905526B1 true KR101905526B1 (ko) 2018-10-08

Family

ID=49632156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120032188A KR101905526B1 (ko) 2012-03-29 2012-03-29 수지가 충진될 수 있는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101905526B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102474509B1 (ko) * 2015-11-25 2022-12-07 해성디에스 주식회사 리드 프레임 스트립 및 리드 프레임 스트립의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246530A (ja) * 2001-02-15 2002-08-30 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2005166695A (ja) * 2003-11-28 2005-06-23 Mitsui High Tec Inc リードフレーム及び半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101683825B1 (ko) * 2010-04-20 2016-12-07 해성디에스 주식회사 반도체 패키지용 회로 기판의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246530A (ja) * 2001-02-15 2002-08-30 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2005166695A (ja) * 2003-11-28 2005-06-23 Mitsui High Tec Inc リードフレーム及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20130110327A (ko) 2013-10-10

Similar Documents

Publication Publication Date Title
JP3776867B2 (ja) 印刷回路基板のボンディングパッド及びその形成方法
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
US20140217620A1 (en) Semiconductor device and method for manufacturing the same
JP5213736B2 (ja) 半導体装置
JP5877291B2 (ja) 半導体装置およびその製造方法
KR101997548B1 (ko) 반도체 장치 및 그 제조 방법
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
JP5983249B2 (ja) 半導体モジュールの製造方法
JP2000323624A (ja) 半導体装置およびその製造方法
JP2007088160A (ja) 半導体デバイスの製造方法、半導体デバイス、及び電子機器
KR101905526B1 (ko) 수지가 충진될 수 있는 리드 프레임 스트립 및 그 리드 프레임 스트립과 반도체 패키지 기판을 제조하는 방법
KR100629830B1 (ko) 반도체 장치
KR102107034B1 (ko) 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JP6347323B2 (ja) 半導体装置
JP5653893B2 (ja) 積層基板
JP2013106031A (ja) 半導体パッケージ及びその製造方法
KR100804509B1 (ko) 반도체 몰드금형의 세정용 더미
JP2012182207A (ja) Ｌｅｄ素子用リードフレームおよびその製造方法
KR20170009074A (ko) 전자소자 패키지
KR20160047277A (ko) 반도체 패키지 및 그의 제조 방법
JP2010205888A (ja) 半導体装置
JP2011151104A (ja) 半導体装置の製造方法及び半導体装置の中間構造体
JP7359317B2 (ja) 半導体装置、半導体装置の製造方法
KR20090009137U (ko) 인쇄회로기판

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant