KR101119305B1 - 더미영역을 포함하는 반도체 패키지 기판 - Google Patents

더미영역을 포함하는 반도체 패키지 기판 Download PDF

Info

Publication number
KR101119305B1
KR101119305B1 KR1020100131624A KR20100131624A KR101119305B1 KR 101119305 B1 KR101119305 B1 KR 101119305B1 KR 1020100131624 A KR1020100131624 A KR 1020100131624A KR 20100131624 A KR20100131624 A KR 20100131624A KR 101119305 B1 KR101119305 B1 KR 101119305B1
Authority
KR
South Korea
Prior art keywords
metal pattern
semiconductor package
package substrate
dummy region
pattern
Prior art date
Application number
KR1020100131624A
Other languages
English (en)
Inventor
양재준
김형근
강형원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100131624A priority Critical patent/KR101119305B1/ko
Priority to JP2011113108A priority patent/JP2012134441A/ja
Application granted granted Critical
Publication of KR101119305B1 publication Critical patent/KR101119305B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명에 따른 반도체 패키지 기판은 일면에 다각형 모양의 제1 금속패턴(11)이 형성되고 타면에 다각형 모양의 제2 금속패턴(12)이 상호 교호적으로 형성되는 더미영역(10)을 포함한다. 본 발명에 따르면, 반도체 패키지 기판의 더미영역 양면에 제1 금속패턴과 제2 금속패턴을 형성함으로써 반도체 패키지 기판의 휨을 방지하는 효과가 있다.

Description

더미영역을 포함하는 반도체 패키지 기판{Semiconductor package board having Dummy Area}
본 발명은 더미영역을 포함하는 반도체 패키지 기판에 관한 것이다.
최근 경박 단소화되는 반도체 패키지 기판의 추세에 맞추어 기판 조립 및 제조 업체에서는 초정밀 실장 기술에 많은 관심을 기울이고 있는 실정이다.
특히, 반도체 패키지 기판과 메인 보드사이에 전기적인 접합을 연결하는 솔더링(soldering) 공정에서 기판이 점점 얇아짐에 따라, 반도체 패키지 기판의 휨 개선의 중요성이 갈수록 증대되고 있다.
이러한 솔더링 구현에서 반도체 패키지 기판의 휨은 공정율 및 생산성에 많은 영향을 주고 있다.
게다가, 반도체 패키지 기판의 휨은 정도에 따라 솔더링 공정에서 솔더 볼(solder ball)이 반도체 패키지 기판의 솔더 볼 패드(solder ball pad)에 형성되지 않는 문제, 또는 반도체 소자 실장시에 반도체 소자와 반도체 패키지 기판에 형성된 솔더 볼이 접합되지 않는 문제 등이 발생하여 반도체 소자와 반도체 패키지 기판이 전기적으로 도통되지 않는 불량까지도 초래할 수 있는 중요한 인자이다.
도 1은 종래의 반도체 패키지 기판의 사시도이다.
도 1에 나타낸 바와 같이, 종래의 반도체 패키지 기판(100)은 통상적으로 반도체 소자 실장부(110a) 및 외층 회로패턴(110b)을 포함하는 패키지 영역(110) 및 패키지 영역(110)을 둘러싸고 있는 더미 영역(120)으로 이루어져 있다.
이러한 종래의 반도체 패키지 기판(100)은 패키지 영역(110)의 외층 회로패턴(110b)의 두께 또는 패키지 영역(110)과 더미 영역(120)의 솔더 레지스트층(solder resist layer)의 두께를 조절함으로써, 반도체 패키지 기판(100) 전체의 균형을 유지하여 휨을 개선하려 하였다.
그러나, 종래의 반도체 패키지 기판(100)의 패키지실장을 위한 탑면(top side)과 솔더볼이 올라가는 바텀면(bottom side)의 구리잔존율이 상이함에 따라 탑면과 바텀면의 열팽창계수의 차이에 의한 기판의 휨이 발생하는 문제점이 있었다.
또한, 종래의 반도체 패키지 기판(100)은 솔더 레지스트의 스크린 프린팅(screen printing) 공정의 편차가 크기 때문에, 반도체 패키지 기판(100)이 고밀도화, 고집적화 및 소형화되어 감에 따라 휨의 발생 정도도 커지는 문제점이 있었다.
이로 인하여, 종래의 반도체 패키지 기판(100)은 휨이 발생한 상태에서 솔더 레지스트 등이 경화되는 경우, 그 상태를 계속 유지하려는 성향이 더욱더 강하게 되어서, 평평한 상태의 반도체 패키지 기판(100)으로 재활용하기도 어려웠었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창출된 것으로, 본 발명의 목적은 반도체 패키지 기판에 더미영역을 형성하고, 더미영역에 제1 금속패턴 및 제2 금속패턴을 양면에 형성하여 반도체 패키지 기판의 휨을 방지하기 위한 더미영역이 포함된 반도체 패키지 기판을 제공하기 위한 것이다.
본 발명에 따른 더미영역을 포함하는 반도체 패키지 기판은 일면에 다각형 모양의 제1 금속패턴이 형성되고 타면에 다각형 모양의 제2 금속패턴이 상호 교호적으로 형성되는 더미영역을 포함한다.
여기서, 상기 제1 금속패턴 및 상기 제2 금속패턴은 격자형상으로 이루어지는 것을 특징으로 한다.
또한, 상기 제1 금속패턴과 상기 제2 금속패턴은 삼각형, 육각형, 도트 또는 블록모양으로 형성되는 것을 특징으로 한다.
또한, 상기 제1 금속패턴과 상기 제2 금속패턴이 형성되는 이외의 영역에 정사각형의 공간이 형성되며, 상기 정사각형의 한변의 길이와 상기 제1 금속패턴 또는 제2 금속패턴이 형성되는 두께는 1: 1.5 내지 2의 비율로 형성되는 것을 특징으로 한다.
또한, 상기 제1 금속패턴과 상기 제2 금속패턴은 구리로 형성된 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 반도체 패키지 기판의 더미영역 양면에 제1 금속패턴과 제2 금속패턴을 교호적으로 형성함으로써 반도체 패키지 기판의 휨을 방지하고, 생산성을 향상시키는 효과가 있다.
또한, 반도체 패키지 기판의 더미영역에 제1 금속패턴과 제2 금속패턴을 양면에 교호적으로 형성하여 기판의 휨을 방지함으로써 반도체 패키지 기판의 신뢰성을 향상시키는 효과가 있다.
또한, 반도체 패키지 기판의 더미영역 양면에 제1 금속패턴과 제2 금속패턴을 형성하여 양면의 열팽창계수의 균형을 이룸으로써 반도체 패키지 기판의 휨 현상의 방지 및 반도체 패키지 기판의 신뢰성을 향상시키는 효과가 있다.
또한, 반도체 패키지 기판의 더미영역에 제1 금속패턴과 제2 금속패턴을 형성함으로써 반도체 패키지 기판의 자체 형태를 변경할 필요 없이 생산의 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 종래의 반도체 패키지 기판과 더미영역을 나타낸 도면;
도 2는 본 발명에 따른 반도체 패키지 기판의 더미영역의 양면에 제1 금속패턴과 제2 금속패턴이 형성된 것을 나타낸 도면; 및
도 3은 본 발명의 실시예에 따른 반도체 패키지기판의 휨 개선정도를 그래프로 나타낸 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 그리고, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략하도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 반도체 패키지 기판의 더미영역(10)의 양면에 제1 금속패턴(11)과 제2 금속패턴(12)이 형성된 것을 나타낸 도면이다. 본 발명에 따른 반도체 패키지 기판은 일면에 다각형 모양의 제1 금속패턴(11)이 형성되고 타면에 다각형 모양의 제2 금속패턴(12)이 상호 교호적으로 형성되는 더미영역(10)을 포함한다.
더미영역(10)은 반도체 소자 실장영역에 반도체 소자가 실장된 후, 마더보드 등에 패키지 영역이 실장되기 전에 제거되는 부분으로, 패키지 영역을 둘러싸도록 형성되어 있다. 기판의 더미영역(10) 양면에는 제1 금속패턴(11)과 제2 금속패턴(12)이 형성될 수 있다. 더미영역(10)의 일면에 형성되는 제1 금속패턴(11)과 더미영역(10) 타면에 형성되는 제2 금속패턴(12)은 상호 교호적으로 형성될 수 있다. 그러므로 제1 금속패턴(11)과 제2 금속패턴(12)은 상호 일치되지 않으며 각 패턴이 교차되도록 형성된다. 도 2에서와 같이 제1 금속패턴(11)과 제2 금속패턴(12)이 가로, 세로의 직선이 같은 간격으로 문살처럼 직각으로 교차해 나가는 격자무늬를 형성할 수 있다. 제1 금속패턴(11)과 제2 금속패턴(12)은 상호 교호적으로 형성되므로 더미영역(10)의 일면의 제1 금속패턴(11)과 더미영역(10) 타면의 제2 금속패턴(12)이 서로 직각으로 교차되어 형성될 수 있다.
도 2에서와 같은 제1 금속패턴(11)과 제2 금속패턴(12)이 격자무늬로 형성되는 경우에는 제1 금속패턴(11)과 제2 금속패턴(12)이 교차됨으로써 발생되는 제1 금속패턴(11)과 제2 금속패턴(12)이 지나지 않는 사각형의 공간이 형성될 수 있다. 제1 금속패턴(11)과 제2 금속패턴(12)이 지나지 않은 사각형은 정사각형으로 형성됨이 바람직하며, 도 2에서와 같이 그 길이 a와 b가 동일할 수 있다. 그러나 이러한 사각형은 정사각형으로 반드시 한정되는 것은 아니며, 직사각형 또는 기타의 사각형으로 형성될 수 있음은 물론이다.
더미영역(10)에 형성되는 제1 금속패턴(11)과 제2 금속패턴(12)의 형성두께는 각각 A와 B로 형성될 수 있다(도 2 참조). 제1 금속패턴(11)과 제2 금속패턴(12)의 형성두께 A와 B는 서로 동일하게 형성되는 것이 바람직하며, 다만, 제1 금속패턴(11)과 제2 금속패턴(12)이 형성되는 가로, 세로의 직선의 두께가 동일한 것에 한정되지 않으며, 다양한 두께로 상호 대응되도록 형성될 수 있음은 물론이다. 제1 금속패턴(11)과 제2 금속패턴(12)의 형성두께 A와 B가 동일하게 형성되고, 제1 금속패턴(11)과 제2 금속패턴(12)이 지나지 않는 공간에 형성되는 사각형의 a와 b가 동일할 때, a 또는 b의 길이와 A 또는 B의 두께의 비율은 1: 1 내지 1.5로 형성되는 것이 바람직하며, 반드시 이러한 비율에 한정되는 것은 아니다.
더미영역(10)에 형성되는 제1 금속패턴(11)과 제2 금속패턴(12)은 상기와 같은 격자모양으로 형성될 수 있으나 이에 반드시 한정되는 것은 아니며, 예를 들어, 삼각형, 육각형, 도트 또는 블록모양으로 형성될 수 있음은 물론이다. 이러한 형상으로 제1 금속패턴(11)과 제2 금속패턴(12)이 형성되는 경우에도, 상호 교호적으로 형성되어 반도체 패키지 기판의 휨을 방지할 수 있다.
제1 금속패턴(11)과 제2 금속패턴(12)은 구리로 형성될 수 있음은 물론이며, 반드시 이에 한정되지 않고, 반도체 패키지 기판의 제작에 따른 도금인입선 역할을 할 수 있는 금속재질이면 다양한 금속재질로 형성가능할 것이다.
도 3은 본 발명의 실시예에 따른 반도체 패키지 기판의 휨 개선정도를 그래프로 나타낸 도면이다. 도 3의 두 그래프는 기판의 더미영역에 종래와 같은 구리패턴을 형성한 경우(그래프(a))와 본 발명의 실시예에 따라 더미패턴을 형성한 경우(그래프(b))에 반도체 패키지 기판의 휨 정도를 나타낸 그래프이다. 특히, 본 발명의 실시예중 A값과 B값이 같고, a값과 b값이 같은 경우(도 2 참조)에 A 또는 B와 a 또는 b의 길이 비율을 2:1로 하여 실험한 그래프를 나타낸 것이다. 도 3의 X축에 나타난 값은 휨정도를 나타내는 값으로 그 값이 "0" 일때 휨이 발생되지 않게 된다. X축 값이 0보다 큰 경우는 ∪형태로 휘어지는 것이며, X축 값이 0보다 작은 경우에는 ∩형태로 휘어진다. 즉, X축의 음수방향의 LSL(관리 하한값)은 ∩ 형태로 기판의 휨이 발생되는 값을 의미하며, X축의 양수방향의 USL(관리 상한값)은 ∪ 형태로 기판의 휨이 발생되는 값을 의미한다. 도 3의 (a)그래프에서 막대그래프로 표시된 테이터들은 X축값의 -0.5에서 -0.1사이에 밀집되어 있으며, (b)그래프에서 막대그래프로 표시된 데이터들은 X축값의 -0.3에서 -0.1사이에 밀집되어 있다. 따라서, 그래프(b)에서는 그래프(a)에서 보다 X축 값의 밀집도가 "0"에 더 가깝게 근접하고 있어 기판의 휨이 줄어든 것을 알 수 있다. 이러한 기판의 휨의 비교를 나타내기 위해서 데이터들의 중앙값의 밀집성을 나타내는 CPK값을 이용한다. (a)그래프는 CPK 값이 1.86인 반면, (b)그래프는 CPK값이 2.21로 나타남에 따라 본 발명의 더미패턴형성으로 기존보다 약 19%의 반도체 패키지 기판의 휨 발생이 개선된 점을 알 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 더미영역(10)을 포함하는 반도체 패키지 기판은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
10: 더미영역 11: 제1 금속패턴
12: 제2 금속패턴

Claims (5)

  1. 일면에 다각형 모양의 제1 금속패턴이 형성되고 타면에 다각형 모양의 제2 금속패턴이 상호 교호적으로 형성되는 더미영역을 포함하는 반도체 패키지 기판.
  2. 청구항 1에 있어서,
    상기 제1 금속패턴 및 상기 제2 금속패턴은 격자형상으로 이루어지는 것을 특징으로 하는 반도체 패키지 기판.
  3. 청구항 1에 있어서,
    상기 제1 금속패턴과 상기 제2 금속패턴은 삼각형, 육각형, 도트 또는 블록모양으로 형성되는 것을 특징으로 하는 반도체 패키지 기판.
  4. 청구항 2에 있어서,
    상기 제1 금속패턴과 상기 제2 금속패턴이 형성되는 이외의 영역에 정사각형의 공간이 형성되며, 상기 정사각형의 일측변의 길이와 상기 제1 금속패턴 또는 제2 금속패턴이 형성되는 두께는 1: 1.5 내지 2의 비율로 형성되는 것을 특징으로 하는 반도체 패키지 기판.
  5. 청구항 1에 있어서,
    상기 제1 금속패턴과 상기 제2 금속패턴은 구리패턴으로 형성된 것을 특징으로 하는 반도체 패키지 기판.
KR1020100131624A 2010-12-21 2010-12-21 더미영역을 포함하는 반도체 패키지 기판 KR101119305B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100131624A KR101119305B1 (ko) 2010-12-21 2010-12-21 더미영역을 포함하는 반도체 패키지 기판
JP2011113108A JP2012134441A (ja) 2010-12-21 2011-05-20 ダミー領域を含む半導体パッケージ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131624A KR101119305B1 (ko) 2010-12-21 2010-12-21 더미영역을 포함하는 반도체 패키지 기판

Publications (1)

Publication Number Publication Date
KR101119305B1 true KR101119305B1 (ko) 2012-03-16

Family

ID=46141419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131624A KR101119305B1 (ko) 2010-12-21 2010-12-21 더미영역을 포함하는 반도체 패키지 기판

Country Status (2)

Country Link
JP (1) JP2012134441A (ko)
KR (1) KR101119305B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809405B2 (en) 2001-12-14 2004-10-26 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
JP2007019496A (ja) 2005-07-04 2007-01-25 Samsung Electro Mech Co Ltd 半導体パッケージ基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168848A (ja) * 2001-11-30 2003-06-13 Nec Kansai Ltd 配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809405B2 (en) 2001-12-14 2004-10-26 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
JP2007019496A (ja) 2005-07-04 2007-01-25 Samsung Electro Mech Co Ltd 半導体パッケージ基板

Also Published As

Publication number Publication date
JP2012134441A (ja) 2012-07-12

Similar Documents

Publication Publication Date Title
KR101488733B1 (ko) 기판 장치
KR100722597B1 (ko) 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판
JP6948302B2 (ja) 回路のパッケージ構造
JP2014112632A (ja) 複合配線板
KR101259844B1 (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
KR20170000458A (ko) 기판 스트립
JP2004200265A (ja) プリント配線板
CN111083868A (zh) 印刷电路板和包括该印刷电路板的半导体封装件
KR101119305B1 (ko) 더미영역을 포함하는 반도체 패키지 기판
JP4215814B2 (ja) 半導体装置の製造方法
JP2001326429A (ja) プリント配線基板
KR100752011B1 (ko) 패키지 기판의 스트립 포맷 및 그 배열
JP5438965B2 (ja) プリント基板
KR101061175B1 (ko) 반도체 패키지용 기판
KR20120096345A (ko) 인쇄회로기판의 휨 제어방법
KR101826763B1 (ko) 더미 영역을 구비한 반도체 패키지기판
KR20140000983A (ko) 인쇄회로기판
JP2007305753A (ja) 半導体装置及びその実装構造
TWI721648B (zh) 封裝載板以及封裝結構
TWI734993B (zh) 帶狀配線基板以及半導體裝置
KR101095210B1 (ko) 기판의 변형 제어를 위한 배선패턴 구조
JP6550516B1 (ja) パネル、ｐｃｂおよびｐｃｂの製造方法
JP2007128990A (ja) 半導体装置とその製造方法
KR100639947B1 (ko) 인쇄회로기판과 그 제조 방법
JP2024039752A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9